CN100450074C - 链形组网时共享式高层数据链路控制链路传输数据的方法 - Google Patents
链形组网时共享式高层数据链路控制链路传输数据的方法 Download PDFInfo
- Publication number
- CN100450074C CN100450074C CNB2004100429456A CN200410042945A CN100450074C CN 100450074 C CN100450074 C CN 100450074C CN B2004100429456 A CNB2004100429456 A CN B2004100429456A CN 200410042945 A CN200410042945 A CN 200410042945A CN 100450074 C CN100450074 C CN 100450074C
- Authority
- CN
- China
- Prior art keywords
- node
- high level
- hdlc
- hdlc frame
- controlling links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明提供了一种链形组网时共享式HDLC链路传输数据的方法，其关键是，在每个SN内分别设置上行数据处理单元；该上行数据处理单元判断来自本SN或下级SN传送来的数据是否为有效的HDLC帧，如果是，则将其存入自身的HDLC帧缓存器内，再重复执行判断操作，否则，直接重复执行该判断操作；上行数据处理单元根据先入先出的原则，将自身HDLC帧缓存器内的HDLC帧发送给与其相邻的上级节点。应用本发明所述的方法使各个SN可以主动地给MN发送上行数据，而不用受到MN的限制。同时避免了应用NRM方式时轮询周期长的问题，使SN发送上行数据的时刻更加灵活。另外，本发明对于树形连接的SN和一个MN同时与多个SN链相连的情况同样适用，因而具有很好的扩展性。
Description
技术领域
本发明涉及数据传输技术领域，特别是指一种链形组网时共享式高层数据链路控制(HDLC)链路传输数据的方法。
背景技术
通信系统中常常要求一个主节点(MN)带多个从节点(SN)，多个SN之间的物理连接关系为链形，且这些SN共享一条HDLC链路。HDLC是通信系统常用的一种数据链路层协议。通常，将MN向SN方向传送的数据称为下行数据，传送下行数据的链路为下行HDLC链路；将SN向MN方向传送的数据称为上行数据，传送上行数据的链路为上行HDLC链路。
图1所示为现有的链形组网时共享式HDLC链路的一实施例示意图。在本实施例中有三个SN共享HDLC链路，其分别为SN1、SN2和SN3。每个节点包括MN和SN内，有一个HDLC处理器，用于对上下行链路上的数据进行处理。在上述共享式HDLC链路中，MN与每个SN直接通信，而各个SN之间不通信。
MN通过下行HDLC链路向SN传输下行数据时，每个SN只需将来自MN的下行数据直通或者直接复制后通过下行HDLC链路送给相邻的下级SN即可，不需做特别处理，每个SN内的HDLC处理器能够自动地从下行HDLC链路上识别出传送给本SN的数据。
SN通过上行HDLC链路向MN传输上行数据，为避免多个SN同时发送数据所造成的冲突，通常采用正常响应模式(NRM，Normal ResponseMode)。具体实现方法为：MN通过下行HDLC链路向某个SN发送通知消息，以通知其发送上行数据，当MN从上行HDLC链路上得到该SN的响应消息或MN自身的定时器超时后仍未收到SN的响应，再通过下行HDLC链路向下一个SN发送通知消息以通知其发送上行数据。即MN轮询地给每个SN发送通知消息，接收到通知消息的SN由其内的HDLC处理器通过上行HDLC链路向MN发送上行数据。也就是说，在同一时刻只会有一个SN应用上行HDLC链路发送上行数据给MN，各个SN发送上行数据的时刻由MN统一调度。
现有技术的缺陷在于：MN只有得到SN的响应消息或MN自身的定时器超时后，才能给下一个SN发送通知消息以通知其发送上行数据。应用不灵活，而且当SN较多时，轮询的周期时间较长。
发明内容
有鉴于此，本发明的目的在于提供一种链形组网时共享式HDLC链路传输数据的方法，使各个SN可以主动地给MN发送上行数据，而不用受到MN的限制。
为达到上述目的，本发明的技术方案是这样实现的：
一种链形组网时共享式高层数据链路控制链路传输数据的方法，在每个从节点SN内分别设置上行数据处理单元，该方法还包括以下步骤：
所述上行数据处理单元判断来自本从节点或下级从节点传送来的数据是否为有效的高层数据链路控制HDLC帧，如果是，则将其存入自身的HDLC帧缓存器内，再重复执行判断操作，否则，直接重复执行判断操作；
上行数据处理单元根据先入先出的原则，将自身HDLC帧缓存器内的HDLC帧发送给与其相邻的上级节点。
较佳地，所述判断方法包括以下步骤：
a、判断本从节点或下级从节点传送来的数据内是否包含有HDLC帧的边界标识，如果是，则将该边界标识作为一个HDLC帧的第一个边界标识，并执行步骤b；
b、继续查询与第一个边界标识配对的第二个边界标识，并判断查询出的该第二个边界标识是否紧接着第一个边界标识出现，如果是，则废弃已找到的第一个边界标识，将第二个边界标识当作新的第一个边界标识，然后重复执行步骤b，否则执行步骤c；
c、判断在查询到和第一个边界标识配对的第二个边界标识之前的数据流中是否含有异常标识，如果是，则废弃已找到的第一个边界标识，重新执行步骤a，否则，包含第一个边界标识和第二个边界标识的HDLC帧之间的数据为有效的HDLC帧。
较佳地，所述判断本从节点传送来的数据是否为有效的HDLC帧的操作是由上行数据处理单元内与本从节点内的HDLC处理器相连的HDLC帧判断器执行的，所述判断下级从节点传送来的数据是否为有效的HDLC帧的操作是由上行数据处理单元内与下级从节点内的HDLC处理器相连的HDLC帧判断器执行的。
较佳地，在一个从节点同时连接一个以上下级从节点时，每个下级从节点内的HDLC处理器分别和与其相连的该上级从节点中的上行数据处理单元内的一个HDLC帧判断器相对应。
较佳地，所述相邻的上级节点为上级从节点或主节点。
较佳地，所述将HDLC帧缓存器内的HDLC帧发送给与其相邻的上级节点的操作是由上行数据处理单元内的发送器执行的。
较佳地，该方法进一步包括：每个从节点通过发送上行数据的间隔时间和所发送上行数据包的大小对其所发送的上行数据进行流量控制。
较佳地，在一个主节点同时连接一个以上SN链时，该方法进一步包括：在主节点内设置上行数据处理单元；该上行数据处理单元判断来自各个SN链的数据是否为有效的HDLC帧，如果是，则将其存入自身的HDLC帧缓存器内，否则，重复执行该判断操作；上行数据处理单元根据先入先出的原则，将自身HDLC帧缓存器内的HDLC帧传送给主节点内的HDLC处理器进行处理。
较佳地，该方法进一步包括：每个从节点将来自主节点的下行数据直通或直接复制后传送给与其相邻的下级从节点。
应用本发明，在每个SN内分别设置上行数据处理单元；该上行数据处理单元判断来自本从节点或下级从节点传送来的数据是否为有效的HDLC帧，如果是，则将其存入自身的HDLC帧缓存器内，再重复执行判断操作，否则，直接重复执行该判断操作；上行数据处理单元根据先入先出的原则，将自身HDLC帧缓存器内的HDLC帧发送给与其相邻的上级节点。应用本发明所述方法使各个SN可以主动地给MN发送上行数据，而不用受到MN的限制。同时避免了应用NRM方式时轮询周期长的问题，使SN发送上行数据的时刻更加灵活，且易于实现。另外，本发明对于树形连接的SN和一个MN同时与多个SN链相连的情况同样适用，因而具有很好的扩展性。应用本发明所述方法的同时，并没有限制NRM方式的应用。
附图说明
图1所示为现有的链形组网时共享式HDLC链路的一实施例示意图；
图2所示为应用本发明的链形组网时共享式HDLC链路的一实施例示意图；
图3所示为上行数据处理单元处理数据的示意图。
具体实施方式
为使本发明的技术方案更加清楚，下面结合附图进行详细说明。
本发明的思路是：在每个SN内分别设置上行数据处理单元；该上行数据处理单元判断来自本从节点或下级从节点传送来的数据是否为有效的HDLC帧，如果是，则将其存入自身的HDLC帧缓存器内，再重复执行判断操作，否则，直接重复执行该判断操作；上行数据处理单元根据先入先出的原则，将自身HDLC帧缓存器内的HDLC帧发送给与其相邻的上级节点。应用本发明所述方法使各个SN可以主动地给MN发送上行数据，而不用受到MN的限制。同时避免了应用NRM方式时轮询周期长的问题，使SN发送上行数据的时刻更加灵活。
图2所示为应用本发明的链形组网时共享式HDLC链路的一实施例示意图。在本实施例中有三个SN共享一条HDLC链路，其分别为SN1、SN2和SN3。每个节点包括MN和SN内，有一个HDLC处理器，用于对上下行的数据进行处理。在每个SN内，增设一上行数据处理单元，该上行数据处理单元位于上行HDLC链路上。
MN通过下行HDLC链路向SN传输下行数据时，其处理方式与现有技术相同。即每个SN只需将来自MN的下行数据直通或者直接复制后通过下行HDLC链路送给相邻的下级SN即可，不需做特别处理，每个SN内的HDLC处理器能够自动地从下行HDLC链路上识别出传送给本SN的数据。
SN通过上行HDLC链路向MN传输上行数据时，由上行数据处理单元对来自本SN和下级SN的上行数据进行处理后，再将处理后的上行数据发送给与其相邻的上级SN或MN。其具体实现方式参见图3。
图3所示为上行数据处理单元处理数据的示意图。该上行数据处理单元内至少包括分别与本SN内的HDLC处理器和与相邻下级SN内的HDLC处理器相连的HDLC帧判断器、一个发送器和一个HDLC帧缓冲器。与本SN内的HDLC处理器相连的HDLC帧判断器判断本SN传送来的上行数据是否含有有效的HDLC帧，与相邻下级SN内的HDLC处理器相连的HDLC帧判断器判断下级SN传送来的上行数据是否含有有效的HDLC帧，如果HDLC帧判断器判断出所传送的上行数据是有效的HDLC帧，则将该有效的HDLC帧放入HDLC帧缓冲器，然后由上行数据处理单元内的发送器按照先进先出的原则，将HDLC帧缓冲器内的HDLC帧依次发送给相邻的上级SN或MN。上行数据处理单元内的HDLC帧判断器不断地执行判断操作，如果判断出是有效的HDLC帧，则将该有效的HDLC帧放入HDLC帧缓冲器内后，再执行判断操作；如果判断出是无效的HDLC帧，则不对该无效的HDLC帧进行处理，直接重复执行判断操作。
上述HDLC帧判断器的判断方法为：判断本从节点或下级从节点传送来的数据内是否包含有HDLC帧的边界标识，例如，设定二进制数据‘01111110’为HDLC帧的边界标识，如果是，则将该边界标识作为一个HDLC帧的第一个边界标识，继续查询HDLC帧的第二个边界标识，该第二个边界标识与第一边界标识是成对的，例如，第一边界标识为‘0111110’，则第二边界标识也为‘0111110’；如果第二个边界标识紧接着第一个边界标识出现，则将第二个边界标识当作新的第一个边界标识，继续寻找和其配对的第二个边界标识。如果在查询到和第一个边界标识配对的第二个边界标识之前数据流中含有异常标识，例如，设定二进制数据中含有六个或六个以上的“1”时为异常标识，则废弃找到的第一个边界标识，重新寻找第一个边界标识，如此下去，直到找到两个配对的边界标识，这两个包含边界标识的HDLC帧之间的数据为有效的HDLC帧，否则，为无效的HDLC帧。
应用本发明所述的方法，HDLC帧判断器仅执行判断操作，而不执行HDLC协议中定义的抽0处理和循环冗余校验(CRC)等操作，因而本发明的方法实用易行。
参见图3，在上述实施例中，本SN内上行数据处理单元的输入有两路，即本SN和下级SN的输入，而输出只有一路，即HDLC帧将缓冲器内的数据发送给上级SN或MN。由于通常情况下这三路HDLC链路的带宽是一样的，因此如果本SN内的HDLC处理器及下级SN内的HDLC处理器不对所发送的数据包作任何流量控制，则可能会造成HDLC帧缓存器的溢出，因此，为了避免可能出现的HDLC帧缓存器溢出的现象，每个SN通过发送上行数据的时间间隔和所发送上行数据包的大小对其所发送的上行数据进行流量控制。
至此，应用本发明的方法，可以使各个SN可以主动地给MN发送上行数据，而不用受到MN的限制。
另外，本发明还有很好的扩展性。
例如，对于树形连接而言，一个SN会与多个下级SN同时相连，这时，只需在上行数据处理单元内，增设与多个下级SN内HDLC处理器分别相连的HDLC帧判断器，每个HDLC帧判断器判断与其相连的SN传送来的上行数据是否为有效的HDLC帧即可。也就是说，每个下级从节点内的HDLC处理器分别和与其相连的上级从节点中的上行数据处理单元内的一个HDLC帧判断器相对应。其余的步骤不需改变。
在一个MN同时与一个以上SN链相连时，也可以采用本发明的方法，即在MN内设置一上行数据处理单元，此时，不同SN链可主动的传送上行数据，而不需要等待来自MN的轮询信息。
应用本发明的方法后，MN和SN之间可以采取非NRM方式进行上行数据的传输，但并没有限制NRM方式的应用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1、一种链形组网时共享式高层数据链路控制HDLC链路传输数据的方法，其特征在于，在每个从节点内分别设置上行数据处理单元，该方法还包括以下步骤：
所述上行数据处理单元判断来自本从节点或下级从节点传送来的数据是否为有效的高层数据链路控制HDLC帧，如果是，则将其存入自身的高层数据链路控制HDLC帧缓存器内，再重复执行所述判断操作，否则，直接重复执行所述判断操作；
上行数据处理单元根据先入先出的原则，将自身高层数据链路控制HDLC帧缓存器内的高层数据链路控制HDLC帧发送给与其相邻的上级节点。
2、根据权利要求1所述的方法，其特征在于，所述判断是否为有效的高层数据链路控制HDLC帧的步骤包括：
a、判断本从节点或下级从节点传送来的数据内是否包含有高层数据链路控制HDLC帧的边界标识，如果是，则将该边界标识作为一个高层数据链路控制HDLC帧的第一个边界标识，并执行步骤b；
b、继续查询与第一个边界标识配对的第二个边界标识，并判断查询出的该第二个边界标识是否紧接着第一个边界标识出现，如果是，则废弃已找到的第一个边界标识，将第二个边界标识当作新的第一个边界标识，然后重复执行步骤b，否则执行步骤c；
c、判断在查询到和第一个边界标识配对的第二个边界标识之前的数据流中是否含有异常标识，如果是，则废弃已找到的第一个边界标识，重新执行步骤a，否则，包含第一个边界标识和第二个边界标识的高层数据链路控制HDLC帧之间的数据为有效的高层数据链路控制HDLC帧。
3、根据权利要求1所述的方法，其特征在于，所述判断本从节点传送来的数据是否为有效的高层数据链路控制HDLC帧的操作是由上行数据处理单元内与本从节点内的高层数据链路控制HDLC处理器相连的高层数据链路控制HDLC帧判断器执行的，所述判断下级从节点传送来的数据是否为有效的高层数据链路控制HDLC帧的操作是由上行数据处理单元内与下级从节点内的高层数据链路控制HDLC处理器相连的高层数据链路控制HDLC帧判断器执行的。
4、根据权利要求3所述的方法，其特征在于，在一个从节点同时连接一个以上下级从节点时，每个下级从节点内的高层数据链路控制HDLC处理器分别和与其相连的该上级从节点中的上行数据处理单元内的一个高层数据链路控制HDLC帧判断器相对应。
5、根据权利要求1所述的方法，其特征在于，所述相邻的上级节点为上级从节点或主节点。
6、根据权利要求1所述的方法，其特征在于，所述将高层数据链路控制HDLC帧缓存器内的高层数据链路控制HDLC帧发送给与其相邻的上级节点的操作是由上行数据处理单元内的发送器执行的。
7、根据权利要求1所述的方法，其特征在于，该方法进一步包括：每个从节点通过发送上行数据的间隔时间和所发送上行数据包的大小对其所发送的上行数据进行流量控制。
8、根据权利要求1或7所述的方法，其特征在于，在一个主节点同时连接一个以上从节点链时，该方法进一步包括：在主节点内设置上行数据处理单元；该主节点内的上行数据处理单元判断来自各个从节点链的数据是否为有效的高层数据链路控制HDLC帧，如果是，则将其存入自身的高层数据链路控制HDLC帧缓存器内，否则，重复执行判断来自各个从节点链的数据是否为有效的高层数据链路控制HDLC帧；该主节点内的上行数据处理单元根据先入先出的原则，将自身高层数据链路控制HDLC帧缓存器内的高层数据链路控制HDLC帧传送给主节点内的高层数据链路控制HDLC处理器进行处理。
9、根据权利要求8所述的方法，其特征在于，该方法进一步包括：每个从节点将来自主节点的下行数据直通或直接复制后传送给与其相邻的下级从节点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100429456A CN100450074C (zh) | 2004-06-04 | 2004-06-04 | 链形组网时共享式高层数据链路控制链路传输数据的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100429456A CN100450074C (zh) | 2004-06-04 | 2004-06-04 | 链形组网时共享式高层数据链路控制链路传输数据的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1708028A CN1708028A (zh) | 2005-12-14 |
| CN100450074C true CN100450074C (zh) | 2009-01-07 |
Family
ID=35581685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100429456A Expired - Fee Related CN100450074C (zh) | 2004-06-04 | 2004-06-04 | 链形组网时共享式高层数据链路控制链路传输数据的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100450074C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130809A (zh) * | 2010-10-26 | 2011-07-20 | 北京鼎汉技术股份有限公司 | 提高rs485轮询效率的方法及系统 |
| CN103237017B (zh) * | 2013-03-29 | 2016-12-28 | 瑞斯康达科技发展股份有限公司 | 一种基于高级数据链路控制协议时分复用方法及系统 |
| CN111367848B (zh) * | 2018-12-25 | 2021-08-20 | 北京天能博信息科技有限公司 | 一种区块链的数据处理装置、相关设备及方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331632A (en) * | 1992-01-31 | 1994-07-19 | At&T Bell Laboratories | Expandable time slot interchanger |
| US5469436A (en) * | 1992-09-24 | 1995-11-21 | Brandner; James M. | Polling-type digital communications system having pseudo-balanced mode |
| CN1204930A (zh) * | 1997-06-27 | 1999-01-13 | Lg情报通信株式会社 | 具有以菊花链形式建立的基站的蜂窝无线通信系统 |
| US5878279A (en) * | 1995-08-03 | 1999-03-02 | Sgs-Thomson Microelectronics S.A. | HDLC integrated circuit using internal arbitration to prioritize access to a shared internal bus amongst a plurality of devices |
| CN1212540A (zh) * | 1996-12-19 | 1999-03-31 | 奥蒂斯电梯公司 | 具有相同节点的自动节点配置 |
| CN1243401A (zh) * | 1998-06-02 | 2000-02-02 | 三星电子株式会社 | 使用菊花链的通信系统及其测试方法 |
| US6195346B1 (en) * | 1998-06-16 | 2001-02-27 | Mci Communications Corporation | Method and system for processing an HDLC message |
| WO2001054355A1 (en) * | 2000-01-24 | 2001-07-26 | Advanced Micro Devices, Inc. | Apparatus and method for sharing memory using a single ring data bus connnection configuration |
| US6317352B1 (en) * | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
-
2004
- 2004-06-04 CN CNB2004100429456A patent/CN100450074C/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331632A (en) * | 1992-01-31 | 1994-07-19 | At&T Bell Laboratories | Expandable time slot interchanger |
| US5469436A (en) * | 1992-09-24 | 1995-11-21 | Brandner; James M. | Polling-type digital communications system having pseudo-balanced mode |
| US5878279A (en) * | 1995-08-03 | 1999-03-02 | Sgs-Thomson Microelectronics S.A. | HDLC integrated circuit using internal arbitration to prioritize access to a shared internal bus amongst a plurality of devices |
| CN1212540A (zh) * | 1996-12-19 | 1999-03-31 | 奥蒂斯电梯公司 | 具有相同节点的自动节点配置 |
| CN1204930A (zh) * | 1997-06-27 | 1999-01-13 | Lg情报通信株式会社 | 具有以菊花链形式建立的基站的蜂窝无线通信系统 |
| CN1243401A (zh) * | 1998-06-02 | 2000-02-02 | 三星电子株式会社 | 使用菊花链的通信系统及其测试方法 |
| US6195346B1 (en) * | 1998-06-16 | 2001-02-27 | Mci Communications Corporation | Method and system for processing an HDLC message |
| WO2001054355A1 (en) * | 2000-01-24 | 2001-07-26 | Advanced Micro Devices, Inc. | Apparatus and method for sharing memory using a single ring data bus connnection configuration |
| US6317352B1 (en) * | 2000-09-18 | 2001-11-13 | Intel Corporation | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1708028A (zh) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100452750C (zh) | Ad Hoc网络的令牌传递方法 | |
| US5742602A (en) | Adaptive repeater system | |
| KR910002016B1 (ko) | 광역 패킷 통신 회로망 및 정보 전송 방법 | |
| KR100631271B1 (ko) | 패킷 응집 전송 방법 | |
| US20060186973A1 (en) | Radio frequency integrated circuit having a physical layer portion integrated therein | |
| CA1263721A (en) | Communication system for the transfer of small digital message blocks and large digital message blocks | |
| AU2032501A (en) | Batched fair exhaustive polling scheduler | |
| WO1999007112A3 (en) | Wireless networked message routing | |
| JP2006503479A5 (zh) | ||
| US7756096B2 (en) | Transmission resource reservation management in wireless network | |
| CN1578305A (zh) | 在无线局域网中高速率发送帧的方法 | |
| EP1460809A3 (en) | Layer module for medium access control protocol of a mobile station in a mobile ad hoc network and corresponding method | |
| Jayasumana et al. | On the use of the IEEE 802.4 token bus in distributed real-time control systems | |
| JP2001308926A (ja) | 受信機と送信機間でデータを伝送するための方法及びシステム | |
| CN101686169A (zh) | 用于避免多环互连中的死锁的方案及对拥塞控制的额外应用 | |
| CN100450074C (zh) | 链形组网时共享式高层数据链路控制链路传输数据的方法 | |
| CN104703296A (zh) | 无线通信多跳网络链状及树状拓扑结构的链路休眠方法 | |
| Morel et al. | Requirements for wireless extensions of a FIP fieldbus | |
| WO2016003170A1 (ko) | 다중 홉 무선 통신 시스템의 하향 링크에서 신호 전송 방법 | |
| Hasnaoui et al. | An implementation of a proposed modification of CAN protocol on CAN fieldbus controller component for supporting a dynamic priority policy | |
| US8015290B2 (en) | Group driver | |
| Kumberg et al. | Improving the performance of the cross-layer wake-up routing protocol T-ROME | |
| WO2021115203A1 (zh) | 一种数据处理方法、装置、设备和存储介质 | |
| KR100609493B1 (ko) | 복수의 센서 데이터를 하나의 캔 메시지로 전송하는 방법 | |
| CN205142245U (zh) | 用于在载波侦听多址接入网络中进行组播通信的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090107 Termination date: 20140604 |