JPH09224042A - Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 - Google Patents
Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法Info
- Publication number
- JPH09224042A JPH09224042A JP19528496A JP19528496A JPH09224042A JP H09224042 A JPH09224042 A JP H09224042A JP 19528496 A JP19528496 A JP 19528496A JP 19528496 A JP19528496 A JP 19528496A JP H09224042 A JPH09224042 A JP H09224042A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- mpeg
- packets
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2381—Adapting the multiplex stream to a specific network, e.g. an Internet Protocol [IP] network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
- H04N21/643—Communication protocols
- H04N21/64307—ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 限定されたサイズの複数のフレームを有する
データのブロックをメモリ要素から転送する際の効率を
最適化する方法を提供する。 【解決手段】 回路は伝送（「ＴＸ」）ＤＭＡエンジン
とＴＸセグメント化エンジンとを備えている。ＴＸ Ｄ
ＭＡエンジンはＴＸデータ・バッファ内のデータのブロ
ックのためのオーバヘッド情報をその特定のＴＸデータ
・バッファ専用のデータ記述子からアクセスすることを
担う。ＴＸ ＤＭＡエンジンはさらに、メモリ要素から
データのブロックを読み取って、その要素にローカルに
記憶することも担う。ＴＸセグメント化エンジンはデー
タのブロックを複数のフレームの数に対応した複数のセ
ル・パケットにセグメント化することを担う。各セル・
パケットは共通してデータのブロックに関する前記オー
バヘッド情報を含んでいて、ＴＸ ＤＭＡエンジンがデ
ータ記述子に再アクセスして、転送される各フレームに
対する同一のオーバヘッド情報を取得することを回避す
る。
データのブロックをメモリ要素から転送する際の効率を
最適化する方法を提供する。 【解決手段】 回路は伝送（「ＴＸ」）ＤＭＡエンジン
とＴＸセグメント化エンジンとを備えている。ＴＸ Ｄ
ＭＡエンジンはＴＸデータ・バッファ内のデータのブロ
ックのためのオーバヘッド情報をその特定のＴＸデータ
・バッファ専用のデータ記述子からアクセスすることを
担う。ＴＸ ＤＭＡエンジンはさらに、メモリ要素から
データのブロックを読み取って、その要素にローカルに
記憶することも担う。ＴＸセグメント化エンジンはデー
タのブロックを複数のフレームの数に対応した複数のセ
ル・パケットにセグメント化することを担う。各セル・
パケットは共通してデータのブロックに関する前記オー
バヘッド情報を含んでいて、ＴＸ ＤＭＡエンジンがデ
ータ記述子に再アクセスして、転送される各フレームに
対する同一のオーバヘッド情報を取得することを回避す
る。
Description
【０００１】
【発明の属する技術分野】本発明はデータ転送の分野に
関する。詳細にいえば、本発明はホスト・メモリに順次
記憶され、アクセス可能なデータを、オーバヘッドを軽
減し、データの帯域幅を広げるために後でセグメント化
するために、複数のデータ・パケットにパケット化する
装置および方法に関する。
関する。詳細にいえば、本発明はホスト・メモリに順次
記憶され、アクセス可能なデータを、オーバヘッドを軽
減し、データの帯域幅を広げるために後でセグメント化
するために、複数のデータ・パケットにパケット化する
装置および方法に関する。
【０００２】
【従来の技術】非同期転送モード（ＡＴＭ）ネットワー
クにより、コンピュータ・システムなどの異なるシステ
ムが互いに通信できるようになることは周知である。ほ
とんどのネットワークと同様に、ＡＴＭネットワーク全
体の性能は、さまざまな要因によって大幅な影響を受け
る。本願に関連する要因の１つは、コンピュータ・シス
テムのシステム・バスとネットワーク媒体（たとえば、
光ファイバ、ツイスト・ペア、スーパー・ツイスト・ペ
アなど）との間の伝送（「ＴＸ」）データ経路を確立す
るインタフェース回路のデータ帯域幅である。本願の範
囲に関し、「データ帯域幅」はソフトウェア・オーバヘ
ッド量に対する、ＴＸデータ経路を介してコンピュータ
・システムから伝送されるデータの量の割合で表され
る。「ソフトウェア・オーバヘッド」はデータ転送を行
うためにシステム機能を動作させるのに必要な制御情報
として定義される。
クにより、コンピュータ・システムなどの異なるシステ
ムが互いに通信できるようになることは周知である。ほ
とんどのネットワークと同様に、ＡＴＭネットワーク全
体の性能は、さまざまな要因によって大幅な影響を受け
る。本願に関連する要因の１つは、コンピュータ・シス
テムのシステム・バスとネットワーク媒体（たとえば、
光ファイバ、ツイスト・ペア、スーパー・ツイスト・ペ
アなど）との間の伝送（「ＴＸ」）データ経路を確立す
るインタフェース回路のデータ帯域幅である。本願の範
囲に関し、「データ帯域幅」はソフトウェア・オーバヘ
ッド量に対する、ＴＸデータ経路を介してコンピュータ
・システムから伝送されるデータの量の割合で表され
る。「ソフトウェア・オーバヘッド」はデータ転送を行
うためにシステム機能を動作させるのに必要な制御情報
として定義される。
【０００３】
【発明が解決しようとする課題】従来のＡＴＭネットワ
ークで経験する主な欠点の１つは、２地点間でのビデオ
およびその他の通信データに対してフレーム・サイズの
制約があり、これが所与の量のソフトウェア・オーバヘ
ッドが制御するデータの量を増やすだけで、データ帯域
幅を向上させるのを妨げることである。たとえば、ビデ
オはＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ Ｅｘ
ｐｅｒｔｓ Ｇｒｏｕｐ）フレームで転送されるが、こ
れはホストメモリに連続して記憶された１８８バイトの
データである。単一のＭＰＥＧフレームのバイト・サイ
ズは、すべてのサイズが限定されているフレームと同様
に、ソフトウェア・オーバヘッドがＭＰＥＧフレームの
サイズに比較して大きいという状況のなかで変更するこ
とができない。従来のネットワークでは、各ＭＰＥＧフ
レームは通信ソフトウェアによって個別にアクセスさ
れ、ローカル記憶用にインタフェース回路に転送され
る。ＡＴＭネットワークが単一のＭＰＥＧフレームをイ
ンタフェース回路に転送するのに多くのソフトウェア・
オーバヘッドを必要とするのであれば、データ帯域幅が
大幅に減少することは明らかである。それ故、上述の欠
点を解決する装置および方法を作成することが有利なも
のとなる。
ークで経験する主な欠点の１つは、２地点間でのビデオ
およびその他の通信データに対してフレーム・サイズの
制約があり、これが所与の量のソフトウェア・オーバヘ
ッドが制御するデータの量を増やすだけで、データ帯域
幅を向上させるのを妨げることである。たとえば、ビデ
オはＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ Ｅｘ
ｐｅｒｔｓ Ｇｒｏｕｐ）フレームで転送されるが、こ
れはホストメモリに連続して記憶された１８８バイトの
データである。単一のＭＰＥＧフレームのバイト・サイ
ズは、すべてのサイズが限定されているフレームと同様
に、ソフトウェア・オーバヘッドがＭＰＥＧフレームの
サイズに比較して大きいという状況のなかで変更するこ
とができない。従来のネットワークでは、各ＭＰＥＧフ
レームは通信ソフトウェアによって個別にアクセスさ
れ、ローカル記憶用にインタフェース回路に転送され
る。ＡＴＭネットワークが単一のＭＰＥＧフレームをイ
ンタフェース回路に転送するのに多くのソフトウェア・
オーバヘッドを必要とするのであれば、データ帯域幅が
大幅に減少することは明らかである。それ故、上述の欠
点を解決する装置および方法を作成することが有利なも
のとなる。
【０００４】
【課題を解決するための手段】データ転送の制御に使用
されるソフトウェア・オーバヘッドを最小限とし、これ
によって、データ帯域幅を広くするために、データ転送
を制御し、これを行うハードウェア回路をネットワーク
・インタフェース回路（「ＮＩＣ」）に実装する。ハー
ドウェア回路は伝送（「ＴＸ」）ＤＭＡエンジンと、Ｔ
Ｘセグメント化エンジンを備えている。
されるソフトウェア・オーバヘッドを最小限とし、これ
によって、データ帯域幅を広くするために、データ転送
を制御し、これを行うハードウェア回路をネットワーク
・インタフェース回路（「ＮＩＣ」）に実装する。ハー
ドウェア回路は伝送（「ＴＸ」）ＤＭＡエンジンと、Ｔ
Ｘセグメント化エンジンを備えている。
【０００５】多数のＭＰＥＧフレームを有するデータ・
ブロックにアクセスするために、データ記述子からオー
バヘッドにアクセスした後、ＴＸ ＤＭＡエンジンはデ
ータ・ブロックをＭＰＥＧフレームの数およびサイズに
対応したＭＰＥＧパケットにパケット化する。これらの
ＭＰＥＧパケットはＮＩＣに対してローカルに記憶され
る。ＭＰＥＧパケットを記憶する態様は、ＴＸ ＤＭＡ
エンジンが同一のデータ・ブロックから生じる連続した
ＭＰＥＧパケットに関して同一のデータ記述子によって
オーバヘッド情報に再アクセスする必要がない点で、通
常のデータとは異なっている。逆に、いくつかのオーバ
ヘッド・パラメータをローカルに記憶してから、最初の
ＭＰＥＧパケットが記憶され、これらのいくつかのオー
バヘッド・パラメータは同一のデータ・ブロックの連続
したＭＰＥＧパケットをセグメント化するために、ＴＸ
セグメント化エンジンによって使用される。これはハー
ドウェア回路を使用するシステムによって実現される全
体的なデータ帯域幅を広げる。
ブロックにアクセスするために、データ記述子からオー
バヘッドにアクセスした後、ＴＸ ＤＭＡエンジンはデ
ータ・ブロックをＭＰＥＧフレームの数およびサイズに
対応したＭＰＥＧパケットにパケット化する。これらの
ＭＰＥＧパケットはＮＩＣに対してローカルに記憶され
る。ＭＰＥＧパケットを記憶する態様は、ＴＸ ＤＭＡ
エンジンが同一のデータ・ブロックから生じる連続した
ＭＰＥＧパケットに関して同一のデータ記述子によって
オーバヘッド情報に再アクセスする必要がない点で、通
常のデータとは異なっている。逆に、いくつかのオーバ
ヘッド・パラメータをローカルに記憶してから、最初の
ＭＰＥＧパケットが記憶され、これらのいくつかのオー
バヘッド・パラメータは同一のデータ・ブロックの連続
したＭＰＥＧパケットをセグメント化するために、ＴＸ
セグメント化エンジンによって使用される。これはハー
ドウェア回路を使用するシステムによって実現される全
体的なデータ帯域幅を広げる。
【０００６】データ・ブロックがＭＰＥＧパケットとし
て記憶されていることが検出されると、ＴＸセグメント
化エンジンはＭＰＥＧパケットのデータをセル・パケッ
トの伝送セルに対するペイロードとしてセグメント化
し、かつ必要に応じ、オーバヘッド・パラメータを検索
して、各ＭＰＥＧパケットに対するセル・パケットを作
成するように構成される。データ・ブロックに関連する
すべてのＭＰＥＧフレームがＴＸ ＤＭＡエンジンによ
って読み取られ、ローカルに記憶された後、ＮＩＣはホ
スト・メモリのＴＸ完了リングに書込みを行って、デー
タ・ブロックが完全に転送されたことを通信ソフトウェ
アに通知する。
て記憶されていることが検出されると、ＴＸセグメント
化エンジンはＭＰＥＧパケットのデータをセル・パケッ
トの伝送セルに対するペイロードとしてセグメント化
し、かつ必要に応じ、オーバヘッド・パラメータを検索
して、各ＭＰＥＧパケットに対するセル・パケットを作
成するように構成される。データ・ブロックに関連する
すべてのＭＰＥＧフレームがＴＸ ＤＭＡエンジンによ
って読み取られ、ローカルに記憶された後、ＮＩＣはホ
スト・メモリのＴＸ完了リングに書込みを行って、デー
タ・ブロックが完全に転送されたことを通信ソフトウェ
アに通知する。
【０００７】本発明の特徴および利点は本発明の以下の
詳細な説明から明らかとなろう。
詳細な説明から明らかとなろう。
【０００８】
【発明の実施の形態】以下の詳細な説明において、本発
明はホスト・メモリに記憶されているデータをセグメン
ト化する装置および方法を説明する。このようなセグメ
ント化は非同期転送モード（「ＡＴＭ」）ネットワーク
のネットワーク・インタフェース回路（「ＮＩＣ」）内
で行われる。本明細書で定義するある種の制御回路およ
び２進表記を説明するために、いくつかの用語が頻繁に
使用される。「データ」とは一般に２進データをいう。
「ワード」とは長さが４倍と（３２ビット）であること
が好ましいが、長さが任意の「２x 」（ただし、ｘは０
≧である）でよく、「パケット」は連続して記憶された
複数のワードである。「データ・ブロック」は伝送
（「ＴＸ」）データ・バッファに記憶されている連続し
てアクセスされるバイトのグループと定義され、「ＭＰ
ＥＧフレーム」はビデオを含む任意のタイプの通信デー
タのデータ・ブロックのサイズが限定された部分を指す
ために使用される。ＭＰＥＧフレームは長さが１８８バ
イトであることが好ましいが、任意のバイト長のもので
もよい。「ＭＰＥＧパケット」とはサイズおよびデータ
の内容がＭＰＥＧフレームに対応しているが、ＴＸデー
タ・バッファではなく、ＴＸバッファ・メモリに記憶さ
れるものである。最後に、「パケット（化）」とはデー
タ・ブロックをデータのパケットにセグメント化するの
に必要な操作をいう。
明はホスト・メモリに記憶されているデータをセグメン
ト化する装置および方法を説明する。このようなセグメ
ント化は非同期転送モード（「ＡＴＭ」）ネットワーク
のネットワーク・インタフェース回路（「ＮＩＣ」）内
で行われる。本明細書で定義するある種の制御回路およ
び２進表記を説明するために、いくつかの用語が頻繁に
使用される。「データ」とは一般に２進データをいう。
「ワード」とは長さが４倍と（３２ビット）であること
が好ましいが、長さが任意の「２x 」（ただし、ｘは０
≧である）でよく、「パケット」は連続して記憶された
複数のワードである。「データ・ブロック」は伝送
（「ＴＸ」）データ・バッファに記憶されている連続し
てアクセスされるバイトのグループと定義され、「ＭＰ
ＥＧフレーム」はビデオを含む任意のタイプの通信デー
タのデータ・ブロックのサイズが限定された部分を指す
ために使用される。ＭＰＥＧフレームは長さが１８８バ
イトであることが好ましいが、任意のバイト長のもので
もよい。「ＭＰＥＧパケット」とはサイズおよびデータ
の内容がＭＰＥＧフレームに対応しているが、ＴＸデー
タ・バッファではなく、ＴＸバッファ・メモリに記憶さ
れるものである。最後に、「パケット（化）」とはデー
タ・ブロックをデータのパケットにセグメント化するの
に必要な操作をいう。
【０００９】図１を参照すると、本発明のネットワーク
・インタフェース回路（「ＮＩＣ」）が組み込まれた例
示的なネットワークが示されている。ネットワーク１０
０は各々にホスト・メモリとＮＩＣ１２０が図示のよう
に組み込まれている各種のシステム、たとえばコンピュ
ータ・システム（図示せず）からなっている。ＮＩＣ１
２０は公衆ＡＴＭ交換機１５０に直結されていても、あ
るいは構内ＡＴＭ交換機１４０を介して間接的に結合さ
れていてもよい。同様に、構内および公衆交換機１４０
および１５０は任意に選択された方式で結合され、２つ
以上のシステムの間の通信経路をもたらすようになって
いる。必要とされるサービスの質（すなわち、ビット速
度、許容タイミング損失など）により、これらの構内お
よび公衆ＡＴＭ交換機１４０および１５０はデータの経
路指定を行って、互いに遠隔配置されたシステムで動作
しているアプリケーションの間の非同期転送をサポート
する。図１にさらに示すように、ネットワーク１００は
ローカル・エリア・ネットワーク（「ＬＡＮ」）エミュ
レーション１３０を含んでいてもよく、これはＡＴＭを
サポート・フレームワークとして使用するイーサネット
やトークン・リング・ネットワークなどの他のネットワ
ーク１６０に接続するゲートウェイとして働く。
・インタフェース回路（「ＮＩＣ」）が組み込まれた例
示的なネットワークが示されている。ネットワーク１０
０は各々にホスト・メモリとＮＩＣ１２０が図示のよう
に組み込まれている各種のシステム、たとえばコンピュ
ータ・システム（図示せず）からなっている。ＮＩＣ１
２０は公衆ＡＴＭ交換機１５０に直結されていても、あ
るいは構内ＡＴＭ交換機１４０を介して間接的に結合さ
れていてもよい。同様に、構内および公衆交換機１４０
および１５０は任意に選択された方式で結合され、２つ
以上のシステムの間の通信経路をもたらすようになって
いる。必要とされるサービスの質（すなわち、ビット速
度、許容タイミング損失など）により、これらの構内お
よび公衆ＡＴＭ交換機１４０および１５０はデータの経
路指定を行って、互いに遠隔配置されたシステムで動作
しているアプリケーションの間の非同期転送をサポート
する。図１にさらに示すように、ネットワーク１００は
ローカル・エリア・ネットワーク（「ＬＡＮ」）エミュ
レーション１３０を含んでいてもよく、これはＡＴＭを
サポート・フレームワークとして使用するイーサネット
やトークン・リング・ネットワークなどの他のネットワ
ーク１６０に接続するゲートウェイとして働く。
【００１０】さて、図２を参照すると、図１のシステム
の１つ（以下、「ホスト・システム」と呼ぶ）によって
使用されるＮＩＣのアーキテクチャの単純化した図が示
されている。ＮＩＣ１２０は入出力（「Ｉ／Ｏ」）バス
（たとえば、システム・バス）３８０を介して、ＡＴＭ
プロトコルにしたがって動作しているネットワーク媒体
に結合されたホスト・システム３９０とインタフェース
している。ＮＩＣ１２０はシステム・バス・インタフェ
ース２００、汎用入出力（「ＧＩＯ」）インタフェース
２４０を介してシステム・バス・インタフェース２００
に結合されているシステムおよびＡＴＭ層コア２２０、
ローカル・スレーブ・インタフェース２６０、伝送
（「ＴＸ」）ＦＩＦＯアレイ２８０、受信（「ＲＸ」）
ＦＩＦＯアレイ３００、媒体インタフェース３２０、外
部バッファ・メモリ・インタフェース３４０、およびク
ロック合成回路３６０を備えている。
の１つ（以下、「ホスト・システム」と呼ぶ）によって
使用されるＮＩＣのアーキテクチャの単純化した図が示
されている。ＮＩＣ１２０は入出力（「Ｉ／Ｏ」）バス
（たとえば、システム・バス）３８０を介して、ＡＴＭ
プロトコルにしたがって動作しているネットワーク媒体
に結合されたホスト・システム３９０とインタフェース
している。ＮＩＣ１２０はシステム・バス・インタフェ
ース２００、汎用入出力（「ＧＩＯ」）インタフェース
２４０を介してシステム・バス・インタフェース２００
に結合されているシステムおよびＡＴＭ層コア２２０、
ローカル・スレーブ・インタフェース２６０、伝送
（「ＴＸ」）ＦＩＦＯアレイ２８０、受信（「ＲＸ」）
ＦＩＦＯアレイ３００、媒体インタフェース３２０、外
部バッファ・メモリ・インタフェース３４０、およびク
ロック合成回路３６０を備えている。
【００１１】また、ＮＩＣ１２０の構成要素２００−３
６０は協働して、複数の帯域幅グループの複数の動的に
割り振られるチャネルを通じて、ホスト・システム３９
０とネットワーク内の他のシステムとの間でデータを非
同期で転送する。換言すると、ＮＩＣ１２０の構成要素
は集合して、ホスト・システム３９０のシステム・バス
３８０に結合されたマルチチャネル直接メモリ・アクセ
ス（ＤＭＡ）コントローラとして機能する。好ましい実
施の形態において、複数の送受信チャネルが全二重１５
５／６２２Ｍｂｐｓ物理リンクを利用する仮想チャネル
としてサービスを受ける。
６０は協働して、複数の帯域幅グループの複数の動的に
割り振られるチャネルを通じて、ホスト・システム３９
０とネットワーク内の他のシステムとの間でデータを非
同期で転送する。換言すると、ＮＩＣ１２０の構成要素
は集合して、ホスト・システム３９０のシステム・バス
３８０に結合されたマルチチャネル直接メモリ・アクセ
ス（ＤＭＡ）コントローラとして機能する。好ましい実
施の形態において、複数の送受信チャネルが全二重１５
５／６２２Ｍｂｐｓ物理リンクを利用する仮想チャネル
としてサービスを受ける。
【００１２】外部バッファ・メモリ・インタフェース３
４０を介してＮＩＣ１２０外にある外部バッファ・メモ
リ４２０へのシステム・バス３８０によって異なるチャ
ネルに与えられたデータの複数のパケットは、システム
およびＡＴＭ層コア２２０の回路によって、媒体インタ
フェース３２０を介した媒体４００への伝送用の伝送セ
ルにセグメント化される。外部バッファ・メモリ４２０
は、複数のＦＩＦＯであるのが好ましく、１つのＦＩＦ
Ｏがネットワークの各チャネルに対応して、異なるデー
タ転送速度をサポートしているＲＸバッファ・メモリ４
４０と、ＴＸバッファ・メモリ４６０を含んでいる。各
ＦＩＦＯは（ｉ）セグメント化のための制御情報を与え
る複数のヘッダ・タグ・ビット、（ｉｉ）少なくとも１
つのデータのワードを各クロック・サイクルで読み取
り、図７に示すような単一エントリに一時的に記憶でき
るようにする複数の対応するエントリを記憶するのに十
分な記憶容量を有している。
４０を介してＮＩＣ１２０外にある外部バッファ・メモ
リ４２０へのシステム・バス３８０によって異なるチャ
ネルに与えられたデータの複数のパケットは、システム
およびＡＴＭ層コア２２０の回路によって、媒体インタ
フェース３２０を介した媒体４００への伝送用の伝送セ
ルにセグメント化される。外部バッファ・メモリ４２０
は、複数のＦＩＦＯであるのが好ましく、１つのＦＩＦ
Ｏがネットワークの各チャネルに対応して、異なるデー
タ転送速度をサポートしているＲＸバッファ・メモリ４
４０と、ＴＸバッファ・メモリ４６０を含んでいる。各
ＦＩＦＯは（ｉ）セグメント化のための制御情報を与え
る複数のヘッダ・タグ・ビット、（ｉｉ）少なくとも１
つのデータのワードを各クロック・サイクルで読み取
り、図７に示すような単一エントリに一時的に記憶でき
るようにする複数の対応するエントリを記憶するのに十
分な記憶容量を有している。
【００１３】図２をさらに参照すると、システムおよび
ＡＴＭ層コア２２０は伝送および受信それぞれのデータ
・セルの非同期セル化および再アセンブリを容易とする
ための分離されたセル化および再アセンブリ論理（図示
せず）を備えている。システムおよびＡＴＭ層コア２２
０と媒体インタフェース３２０の間に結合されているＴ
ＸおよびＲＸ ＦＩＦＯのアレイ２８０および３００を
使用して、伝送および受信それぞれのデータ・セルの伝
送および受信セル・ペイロードをステージングする。媒
体インタフェース３２０はクロック合成回路３６０がも
たらすクロック信号によって駆動され、ネットワークの
媒体４００に対してデータ・セルを送受信する。媒体４
００が、したがって媒体インタフェース３２０がＡＴＭ
形式特別仕様書（ＡＴＭ Ｆｏｒｍ Ａｄ Ｈｏｃ ｓ
ｐｅｃｉｆｉｃａｔｉｏｎ）に記載されているＡＴＭ汎
用テストおよび操作物理インタフェース（Ｕｎｉｖｅｒ
ｓａｌ Ｔｅｓｔ ａｎｄ Ｏｐｅｒａｔｉｏｎｓ Ｐ
ｈｙｓｉｃａｌ Ｉｎｔｅｒｆａｃｅ ｆｏｒ ＡＴ
Ｍ：「ＵＴＯＰＩＡ」）に準拠していることが好まし
い。ＵＴＯＰＩＡ仕様に準拠するために、クロック合成
回路３６０は２０ＭＨｚまたは４０ＭＨｚのいずれかの
クロック信号をもたらして、媒体インタフェース３２０
が１５５Ｍｂｐｓのデータ・ストリームについては２０
ＭＨｚで、また６２２Ｍｂｐｓのデータ・ストリームに
ついては４０ＭＨｚでバイト・ストリームをサポートで
きるようにする。
ＡＴＭ層コア２２０は伝送および受信それぞれのデータ
・セルの非同期セル化および再アセンブリを容易とする
ための分離されたセル化および再アセンブリ論理（図示
せず）を備えている。システムおよびＡＴＭ層コア２２
０と媒体インタフェース３２０の間に結合されているＴ
ＸおよびＲＸ ＦＩＦＯのアレイ２８０および３００を
使用して、伝送および受信それぞれのデータ・セルの伝
送および受信セル・ペイロードをステージングする。媒
体インタフェース３２０はクロック合成回路３６０がも
たらすクロック信号によって駆動され、ネットワークの
媒体４００に対してデータ・セルを送受信する。媒体４
００が、したがって媒体インタフェース３２０がＡＴＭ
形式特別仕様書（ＡＴＭ Ｆｏｒｍ Ａｄ Ｈｏｃ ｓ
ｐｅｃｉｆｉｃａｔｉｏｎ）に記載されているＡＴＭ汎
用テストおよび操作物理インタフェース（Ｕｎｉｖｅｒ
ｓａｌ Ｔｅｓｔ ａｎｄ Ｏｐｅｒａｔｉｏｎｓ Ｐ
ｈｙｓｉｃａｌ Ｉｎｔｅｒｆａｃｅ ｆｏｒ ＡＴ
Ｍ：「ＵＴＯＰＩＡ」）に準拠していることが好まし
い。ＵＴＯＰＩＡ仕様に準拠するために、クロック合成
回路３６０は２０ＭＨｚまたは４０ＭＨｚのいずれかの
クロック信号をもたらして、媒体インタフェース３２０
が１５５Ｍｂｐｓのデータ・ストリームについては２０
ＭＨｚで、また６２２Ｍｂｐｓのデータ・ストリームに
ついては４０ＭＨｚでバイト・ストリームをサポートで
きるようにする。
【００１４】この実施の形態において、媒体インタフェ
ース３２０は各々が４バイトのセル・ヘッダと４８バイ
トのペイロードを有している５２バイトのデータ・セル
をＴＸ ＦＩＦＯ２８０から受け取る。媒体インタフェ
ース３２０は、５番目のバイトとしてチェックサムを各
伝送セルのヘッダに挿入してから、１つまたは複数の５
３バイトの伝送セル（以下、「セル・パケット」と呼
ぶ）を媒体４００に与える。最後の伝送セルは制御およ
び長さ情報、埋込み文字（必要に応じ）ならびに周期冗
長チェックワード「ＣＲＣ」を含んでいる。逆に、媒体
インタフェース３２０が媒体４００からセルを受信した
場合、媒体インタフェースは各受信セルの５番目のバイ
トのチェックサムを調べて、チェックサムが正しいかど
うか判定する。正しい場合には、チェックサムを表すバ
イトが受信セルからはぎ取られ、ＲＸ ＦＩＦＯ３００
に送られる。それ以外の場合には、受信セル全体が無視
される。
ース３２０は各々が４バイトのセル・ヘッダと４８バイ
トのペイロードを有している５２バイトのデータ・セル
をＴＸ ＦＩＦＯ２８０から受け取る。媒体インタフェ
ース３２０は、５番目のバイトとしてチェックサムを各
伝送セルのヘッダに挿入してから、１つまたは複数の５
３バイトの伝送セル（以下、「セル・パケット」と呼
ぶ）を媒体４００に与える。最後の伝送セルは制御およ
び長さ情報、埋込み文字（必要に応じ）ならびに周期冗
長チェックワード「ＣＲＣ」を含んでいる。逆に、媒体
インタフェース３２０が媒体４００からセルを受信した
場合、媒体インタフェースは各受信セルの５番目のバイ
トのチェックサムを調べて、チェックサムが正しいかど
うか判定する。正しい場合には、チェックサムを表すバ
イトが受信セルからはぎ取られ、ＲＸ ＦＩＦＯ３００
に送られる。それ以外の場合には、受信セル全体が無視
される。
【００１５】システム・バス・インタフェース２００お
よびＧＩＯインタフェース２４０はホスト・システム３
９０を媒体４００への転送の細部から絶縁する。さら
に、システムおよびＡＴＭ層コア２２０はシステム・バ
ス３８０の細部およびホストの細部から絶縁される。こ
の好ましい実施の形態において、システム・バスは米国
電気電子技術者協会（「ＩＥＥＥ」）規格１４９６仕様
書で規定されているＳ−バスである。システム・バス・
インタフェース２００はシステム・バスの仕様にしたが
って、本例ではＳ−バスによって通信を行うように構成
されている。システム・バス・インタフェース２００を
異なるホスト・システム・バスに適合するように構成す
ることも行われた。システム・バス・インタフェース２
００はＧＩＯインタフェース２４０によって規定される
プロトコルにしたがってデータを送受信するようにも構
成される。ＧＩＯインタフェース２４０はシステムおよ
びＡＴＭ層コア２２０がホスト・システム３９０と通信
を行う単一のインタフェースをもたらし、したがって、
異なるホスト・システムおよびバスとインタフェースす
るＮＩＣ１２０の異なる実施の形態に合わせて変化する
ことはない。
よびＧＩＯインタフェース２４０はホスト・システム３
９０を媒体４００への転送の細部から絶縁する。さら
に、システムおよびＡＴＭ層コア２２０はシステム・バ
ス３８０の細部およびホストの細部から絶縁される。こ
の好ましい実施の形態において、システム・バスは米国
電気電子技術者協会（「ＩＥＥＥ」）規格１４９６仕様
書で規定されているＳ−バスである。システム・バス・
インタフェース２００はシステム・バスの仕様にしたが
って、本例ではＳ−バスによって通信を行うように構成
されている。システム・バス・インタフェース２００を
異なるホスト・システム・バスに適合するように構成す
ることも行われた。システム・バス・インタフェース２
００はＧＩＯインタフェース２４０によって規定される
プロトコルにしたがってデータを送受信するようにも構
成される。ＧＩＯインタフェース２４０はシステムおよ
びＡＴＭ層コア２２０がホスト・システム３９０と通信
を行う単一のインタフェースをもたらし、したがって、
異なるホスト・システムおよびバスとインタフェースす
るＮＩＣ１２０の異なる実施の形態に合わせて変化する
ことはない。
【００１６】ホスト・システム３９０はホスト・メモリ
３９５を含んでおり、このメモリはデータ・パケットお
よび送受信されるパケットに対するポインタを含んでい
る。上述したように、ＮＩＣ１２０はホスト・システム
３９０で動作しているアプリケーションからの非同期転
送のセル描出の詳細もシールドする。このため、ホスト
・システム３９０で動作しているアプリケーションが以
下で説明するようなパケット・インタフェースを備えた
循環送受信リングを使用して送受信データを管理するも
のと想定する。しかしながら、本発明は他のデータ構造
を使用して送受信データを管理する、ホスト・システム
３９０で動作するソフトウェア・アプリケーションで実
施することもできる。
３９５を含んでおり、このメモリはデータ・パケットお
よび送受信されるパケットに対するポインタを含んでい
る。上述したように、ＮＩＣ１２０はホスト・システム
３９０で動作しているアプリケーションからの非同期転
送のセル描出の詳細もシールドする。このため、ホスト
・システム３９０で動作しているアプリケーションが以
下で説明するようなパケット・インタフェースを備えた
循環送受信リングを使用して送受信データを管理するも
のと想定する。しかしながら、本発明は他のデータ構造
を使用して送受信データを管理する、ホスト・システム
３９０で動作するソフトウェア・アプリケーションで実
施することもできる。
【００１７】図３を参照すると、データ伝送で使用され
るホスト・メモリ３９５の好ましいデータ構造の概要が
示されている。ホスト・メモリは伝送（「ＴＸ」）デー
タ・バッファ４７０ａ−４７０ｋと、これに対応するＴ
Ｘデータ記述子リング４８０ａ−４８０ｍおよびＴＸ完
了リング４９０を含んでいる。ＴＸデータ・バッファ４
７０ａ−４７０ｋはホスト・メモリ内部の所定のサイズ
の連続してアドレスされるバッファである。ＴＸデータ
・バッファ４７０ａ−４７０ｋはデータ・ブロックを個
別に記憶し、ビデオなどの通信媒体用の大きな記憶域を
まとめてもたらすために使用される。
るホスト・メモリ３９５の好ましいデータ構造の概要が
示されている。ホスト・メモリは伝送（「ＴＸ」）デー
タ・バッファ４７０ａ−４７０ｋと、これに対応するＴ
Ｘデータ記述子リング４８０ａ−４８０ｍおよびＴＸ完
了リング４９０を含んでいる。ＴＸデータ・バッファ４
７０ａ−４７０ｋはホスト・メモリ内部の所定のサイズ
の連続してアドレスされるバッファである。ＴＸデータ
・バッファ４７０ａ−４７０ｋはデータ・ブロックを個
別に記憶し、ビデオなどの通信媒体用の大きな記憶域を
まとめてもたらすために使用される。
【００１８】ＴＸデータ記述子リング４８０ａ−４８０
ｍは複数「Ｎ」のリング・エントリ、たとえば、エント
リ１、２、３などを有しているデータ構造である。ＴＸ
データ記述子リング４８０ａ−４８０ｍの各々はＮＩＣ
がサポートしている、通常は異なる転送データ速度の
「Ｍ」本のチャネル（「Ｍ」は２以上の自然数）の１本
に対応している。各ＴＸデータ記述子リング４８０ａ−
４８０ｍは通信ソフトウェアによって順次循環形式でア
クセスされる複数「Ｎ」のリング・エントリを含んでい
る。各リング・エントリは伝送に関係する情報（たとえ
ば、データ・ブロックのサイズ、ＭＰＥＧフレームな
ど）を有している「データ記述子」、およびＴＸデータ
・バッファ４７０ａ−４７０ｋにおかれている希望する
データ・ブロックへのポインタを収めるのに十分なサイ
ズ（たとえば、６４バイト）のものである。各ＴＸデー
タ記述子リングのデータ記述子には、１から「Ｎ」まで
の番号がつけられている（ただし、「Ｎ」は各ＴＸデー
タ記述子リング４８０ａ−４８０ｍの記述子の数に等し
い自然数）。通常、リングには１０２４のデータ記述子
があり、すなわち、Ｎ＝１０２４であり、各リングは事
前プログラム済みの帯域幅グループと関連づけられてい
る。さらに、各データ記述子リングは伝送のために待ち
行列化された１つまたは複数のデータ・ブロックを持っ
ていてもよい。ＴＸデータ・バッファの数「Ｋ」は、Ｔ
Ｘデータ・バッファ４７０ａ−４７０ｋがＮ個のエント
リおよびＭ本のチャネルからのデータを保持するのに十
分な数でなければならないため、「Ｍ」×「Ｎ」以下で
あることが好ましい。
ｍは複数「Ｎ」のリング・エントリ、たとえば、エント
リ１、２、３などを有しているデータ構造である。ＴＸ
データ記述子リング４８０ａ−４８０ｍの各々はＮＩＣ
がサポートしている、通常は異なる転送データ速度の
「Ｍ」本のチャネル（「Ｍ」は２以上の自然数）の１本
に対応している。各ＴＸデータ記述子リング４８０ａ−
４８０ｍは通信ソフトウェアによって順次循環形式でア
クセスされる複数「Ｎ」のリング・エントリを含んでい
る。各リング・エントリは伝送に関係する情報（たとえ
ば、データ・ブロックのサイズ、ＭＰＥＧフレームな
ど）を有している「データ記述子」、およびＴＸデータ
・バッファ４７０ａ−４７０ｋにおかれている希望する
データ・ブロックへのポインタを収めるのに十分なサイ
ズ（たとえば、６４バイト）のものである。各ＴＸデー
タ記述子リングのデータ記述子には、１から「Ｎ」まで
の番号がつけられている（ただし、「Ｎ」は各ＴＸデー
タ記述子リング４８０ａ−４８０ｍの記述子の数に等し
い自然数）。通常、リングには１０２４のデータ記述子
があり、すなわち、Ｎ＝１０２４であり、各リングは事
前プログラム済みの帯域幅グループと関連づけられてい
る。さらに、各データ記述子リングは伝送のために待ち
行列化された１つまたは複数のデータ・ブロックを持っ
ていてもよい。ＴＸデータ・バッファの数「Ｋ」は、Ｔ
Ｘデータ・バッファ４７０ａ−４７０ｋがＮ個のエント
リおよびＭ本のチャネルからのデータを保持するのに十
分な数でなければならないため、「Ｍ」×「Ｎ」以下で
あることが好ましい。
【００１９】データ記述子がリング・エントリに入力さ
れ、ＮＩＣ１２０による以降の読取りのために待ち行列
化されると、ホスト・メモリ上で動作しているソフトウ
ェアは「キック」コマンドを、図２のＮＩＣ１２０のシ
ステムおよびＡＴＭ層コア２２０に対して発行する。こ
のコマンドは書込み操作であり、パラメータとして、Ｔ
Ｘデータ記述子リング番号（０−１２６）、および参照
することによって本明細書の一部となる本願と同時出願
の「Ａ Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ
Ｆｏｒ Ｃｏｏｒｄｉｎａｔｉｎｇ Ｄａｔａ Ｔｒａ
ｎｓｆｅｒ Ｂｅｔｗｅｅｎ Ｈａｒｄｗａｒｅ ａｎ
ｄ Ｓｏｆｔｗａｒｅ」（代理人整理番号Ｎｏ．８２２
２５．Ｐ０９３４）なる名称の米国特許願で、本出願人
が検討している特定のＴＸデータ記述子リングに通知さ
れた最後のデータ記述子の対応するデータ記述子番号を
与える。これはほとんどのパーソナル・コンピュータ・
プラットフォームで用いるには費用がかさみ、データを
伝送する必要がない場合には必要のない、ＮＩＣによる
ＴＸデータ記述子リングのポーリングを回避するために
行われる。ＮＩＣはＴＸデータ記述子リングごとに、処
理済みの最後のデータ記述子を追跡する。
れ、ＮＩＣ１２０による以降の読取りのために待ち行列
化されると、ホスト・メモリ上で動作しているソフトウ
ェアは「キック」コマンドを、図２のＮＩＣ１２０のシ
ステムおよびＡＴＭ層コア２２０に対して発行する。こ
のコマンドは書込み操作であり、パラメータとして、Ｔ
Ｘデータ記述子リング番号（０−１２６）、および参照
することによって本明細書の一部となる本願と同時出願
の「Ａ Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ
Ｆｏｒ Ｃｏｏｒｄｉｎａｔｉｎｇ Ｄａｔａ Ｔｒａ
ｎｓｆｅｒ Ｂｅｔｗｅｅｎ Ｈａｒｄｗａｒｅ ａｎ
ｄ Ｓｏｆｔｗａｒｅ」（代理人整理番号Ｎｏ．８２２
２５．Ｐ０９３４）なる名称の米国特許願で、本出願人
が検討している特定のＴＸデータ記述子リングに通知さ
れた最後のデータ記述子の対応するデータ記述子番号を
与える。これはほとんどのパーソナル・コンピュータ・
プラットフォームで用いるには費用がかさみ、データを
伝送する必要がない場合には必要のない、ＮＩＣによる
ＴＸデータ記述子リングのポーリングを回避するために
行われる。ＮＩＣはＴＸデータ記述子リングごとに、処
理済みの最後のデータ記述子を追跡する。
【００２０】図４に示すような好ましい実施の形態にお
いて、ＴＸデータ記述子リングの各データ記述子は６４
バイト（ないし、１６ワード）の情報を含んでおり、そ
の中には、ＴＸ ＤＭＡエンジン（以下で説明する）が
使用して、ホスト・メモリのＴＸデータ・バッファ４７
０ａ−４７０ｋからのデータをパケット化するものがあ
る。データ記述子の最初のワード（すなわち、３２ビッ
ト）４８１は少なくとも１つの制御ビット（以下、「Ｍ
ＰＥＧビット」という）４８２を含んでおり、これはセ
ットされたときに、通信ソフトウェアが複数のＭＰＥＧ
フレームを介してビデオを転送することを望んでいるこ
とを示す。ＭＰＥＧビット４８２がセットされている場
合には、通常はＴＸデータ記述子リングと関連づけられ
たＴＸデータ・バッファのバッファ長を示すためにもっ
ぱら使用されている、データ記述子の最初のワード４８
１内の複数のビット（「フレーム・ビット」）４８３
が、単一のＭＰＥＧフレームのバイト長を指定するため
に使用される。
いて、ＴＸデータ記述子リングの各データ記述子は６４
バイト（ないし、１６ワード）の情報を含んでおり、そ
の中には、ＴＸ ＤＭＡエンジン（以下で説明する）が
使用して、ホスト・メモリのＴＸデータ・バッファ４７
０ａ−４７０ｋからのデータをパケット化するものがあ
る。データ記述子の最初のワード（すなわち、３２ビッ
ト）４８１は少なくとも１つの制御ビット（以下、「Ｍ
ＰＥＧビット」という）４８２を含んでおり、これはセ
ットされたときに、通信ソフトウェアが複数のＭＰＥＧ
フレームを介してビデオを転送することを望んでいるこ
とを示す。ＭＰＥＧビット４８２がセットされている場
合には、通常はＴＸデータ記述子リングと関連づけられ
たＴＸデータ・バッファのバッファ長を示すためにもっ
ぱら使用されている、データ記述子の最初のワード４８
１内の複数のビット（「フレーム・ビット」）４８３
が、単一のＭＰＥＧフレームのバイト長を指定するため
に使用される。
【００２１】データ記述子はさらに、（ｉ）このＴＸデ
ータ記述子リングのＴＸデータ・バッファに記憶された
データ・ブロックの最初のバイトの３２ビット・スター
ト・アドレス（「Ｓｔａｒｔ＿Ａｄｄｒ＿Ｐｔｒ」）を
与える第２のワード４８４と、ＭＰＥＧビット４８２が
セットされている場合には、（ｉｉ）同じデータ記述子
を利用して転送されるＭＰＥＧフレームの数（「Ｎｕｍ
＿Ｆｒａｍｅｓ」）を示す第３のワード４８５を含んで
いる。さらに、データ記述子は得られるセル・パケット
の制御情報とペイロード長さ（「制御／長さ」）を含ん
でいる第４のワード４８６と、１バイトのチェックサム
を除き、４バイトのセル・ヘッダ（「セル・ヘッダ」）
を含んでいる第５のワード４８７を含んでいる。
ータ記述子リングのＴＸデータ・バッファに記憶された
データ・ブロックの最初のバイトの３２ビット・スター
ト・アドレス（「Ｓｔａｒｔ＿Ａｄｄｒ＿Ｐｔｒ」）を
与える第２のワード４８４と、ＭＰＥＧビット４８２が
セットされている場合には、（ｉｉ）同じデータ記述子
を利用して転送されるＭＰＥＧフレームの数（「Ｎｕｍ
＿Ｆｒａｍｅｓ」）を示す第３のワード４８５を含んで
いる。さらに、データ記述子は得られるセル・パケット
の制御情報とペイロード長さ（「制御／長さ」）を含ん
でいる第４のワード４８６と、１バイトのチェックサム
を除き、４バイトのセル・ヘッダ（「セル・ヘッダ」）
を含んでいる第５のワード４８７を含んでいる。
【００２２】図３に戻ると、ＴＸ完了リング４９０は複
数のリング・エントリ「Ｊ」を有するデータ構造であ
り、ＴＸデータ記述子リング４８０ａ−４８０ｍと異な
り、ポインタに依存するのではなく、リング・エントリ
にすべての必要な情報を含んでいる。ＴＸ完了リング４
９０はハードウェアに対するプレース・ホルダとして働
き、バッファ・メモリ４２０に転送されたパケットの状
況を与える。それ故、ＴＸ完了記述子リング４９０のリ
ング・エントリの数は「Ｊ」であり、ＴＸ完了リング４
９０は、Ｍ本のチャネルからのＮ個のデータ記述子を通
知するのに十分なエントリを持っていなければならない
ので、ＪはＭ×Ｎ以下（Ｊ≦Ｍ×Ｎ）である。ハードウ
ェアはＴＸ完了記述子リング４９０の記述子を使用し
て、対応するＴＸデータ記述子リング番号と、転送され
たデータ・ブロックに対応するデータ記述子番号をもた
らす。好ましい実施の形態において、ＴＸ完了リング４
９０は完了したトランザクションの更新を通知するため
にハードウェアが使用するのに利用できるデータ記述子
をハードウェアに報告するために使用される。ＴＸ完了
記述子リング４９０がハードウェアとソフトウェアの両
方によってアクセスできることが有利である。さらに、
ＴＸ完了リング４９０は各々がＮ個のデータ記述子を持
っている「Ｍ」個のＴＸデータ記述子リングからの複数
の完了更新を収めるのに十分な大きさでなければならな
いので、１０２４のリング・エントリによってホスト・
メモリ中の６４Ｋバイトを占めることが好ましい。
数のリング・エントリ「Ｊ」を有するデータ構造であ
り、ＴＸデータ記述子リング４８０ａ−４８０ｍと異な
り、ポインタに依存するのではなく、リング・エントリ
にすべての必要な情報を含んでいる。ＴＸ完了リング４
９０はハードウェアに対するプレース・ホルダとして働
き、バッファ・メモリ４２０に転送されたパケットの状
況を与える。それ故、ＴＸ完了記述子リング４９０のリ
ング・エントリの数は「Ｊ」であり、ＴＸ完了リング４
９０は、Ｍ本のチャネルからのＮ個のデータ記述子を通
知するのに十分なエントリを持っていなければならない
ので、ＪはＭ×Ｎ以下（Ｊ≦Ｍ×Ｎ）である。ハードウ
ェアはＴＸ完了記述子リング４９０の記述子を使用し
て、対応するＴＸデータ記述子リング番号と、転送され
たデータ・ブロックに対応するデータ記述子番号をもた
らす。好ましい実施の形態において、ＴＸ完了リング４
９０は完了したトランザクションの更新を通知するため
にハードウェアが使用するのに利用できるデータ記述子
をハードウェアに報告するために使用される。ＴＸ完了
記述子リング４９０がハードウェアとソフトウェアの両
方によってアクセスできることが有利である。さらに、
ＴＸ完了リング４９０は各々がＮ個のデータ記述子を持
っている「Ｍ」個のＴＸデータ記述子リングからの複数
の完了更新を収めるのに十分な大きさでなければならな
いので、１０２４のリング・エントリによってホスト・
メモリ中の６４Ｋバイトを占めることが好ましい。
【００２３】図２のシステムおよびＡＴＭ層コア２２０
の機能の１つは、特定のチャネルによる伝送のためにホ
スト・メモリからデータを受け取り、このデータをパケ
ット化された形式でＴＸバッファ・メモリ内に記憶し
て、後で検索し、まとまってセル・パケットを形成する
ＡＴＭセルのペイロードに挿入することである。この機
能はセル化論理、すなわち図５に示したＴＸ ＤＭＡエ
ンジン５００、ＴＸセグメント化エンジン５１０および
ＴＸ制御ＲＡＭ５２０の共同アービトレーション・オペ
レーションによって達成される。
の機能の１つは、特定のチャネルによる伝送のためにホ
スト・メモリからデータを受け取り、このデータをパケ
ット化された形式でＴＸバッファ・メモリ内に記憶し
て、後で検索し、まとまってセル・パケットを形成する
ＡＴＭセルのペイロードに挿入することである。この機
能はセル化論理、すなわち図５に示したＴＸ ＤＭＡエ
ンジン５００、ＴＸセグメント化エンジン５１０および
ＴＸ制御ＲＡＭ５２０の共同アービトレーション・オペ
レーションによって達成される。
【００２４】ＴＸ ＤＭＡエンジン５００はＴＸデータ
・バッファからのデータを検索し、データをＴＸバッフ
ァ・メモリに適宜パケット化することを担う。データが
ＭＰＥＧ伝送を必要とするビデオである場合には、ＤＭ
Ａエンジン５００が以下で説明するようにＭＰＥＧパケ
ット・フォーマットにしたがいビデオをパケット化す
る。ＴＸセグメント化エンジン５１０はこれらのＭＰＥ
ＧパケットがＴＸバッファ・メモリに入れられるとすぐ
に、これらのパケットをセグメント化し、ＴＸＦＩＦＯ
アレイのサイズが対応するＴＸデータ・バッファのサイ
ズよりも小さくなれるようにする。ＴＸデータ・バッフ
ァからＴＸバッファ・メモリへのデータ転送を調整する
際のＴＸ制御ＲＡＭ５２０の動作は、参照することによ
って本明細書の一部となる本願と同時出願の「Ｍｅｔｈ
ｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｃｏｏｒ
ｄｉｎａｔｉｎｇ Ｄａｔａ Ｔｒａｎｓｆｅｒ Ｂｅ
ｔｗｅｅｎ Ｈａｒｄｗａｒｅ ａｎｄ Ｓｏｆｔｗａ
ｒｅ」（代理人整理番号Ｎｏ．８２２２５．Ｐ０９３
４）なる名称の米国特許願で本出願人が詳細にわたって
検討している。
・バッファからのデータを検索し、データをＴＸバッフ
ァ・メモリに適宜パケット化することを担う。データが
ＭＰＥＧ伝送を必要とするビデオである場合には、ＤＭ
Ａエンジン５００が以下で説明するようにＭＰＥＧパケ
ット・フォーマットにしたがいビデオをパケット化す
る。ＴＸセグメント化エンジン５１０はこれらのＭＰＥ
ＧパケットがＴＸバッファ・メモリに入れられるとすぐ
に、これらのパケットをセグメント化し、ＴＸＦＩＦＯ
アレイのサイズが対応するＴＸデータ・バッファのサイ
ズよりも小さくなれるようにする。ＴＸデータ・バッフ
ァからＴＸバッファ・メモリへのデータ転送を調整する
際のＴＸ制御ＲＡＭ５２０の動作は、参照することによ
って本明細書の一部となる本願と同時出願の「Ｍｅｔｈ
ｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｃｏｏｒ
ｄｉｎａｔｉｎｇ Ｄａｔａ Ｔｒａｎｓｆｅｒ Ｂｅ
ｔｗｅｅｎ Ｈａｒｄｗａｒｅ ａｎｄ Ｓｏｆｔｗａ
ｒｅ」（代理人整理番号Ｎｏ．８２２２５．Ｐ０９３
４）なる名称の米国特許願で本出願人が詳細にわたって
検討している。
【００２５】図５をさらに参照すると、ＴＸ ＤＭＡエ
ンジン５００は少なくとも２つの異なるパケット・フォ
ーマット、すなわち、ＭＰＥＧセグメント化フォーマッ
トによるデータ・パケット（「ＭＰＥＧパケット」）
と、ＭＰＥＧセグメント化フォーマットによらないデー
タ・パケット（「非ＭＰＥＧパケット」）の一方にした
がって、データをパケット化する。ＴＸバッファ・メモ
リに記憶されるデータ・パケットのタイプは、上記で定
義したデータ記述子の内容によって決定される。
ンジン５００は少なくとも２つの異なるパケット・フォ
ーマット、すなわち、ＭＰＥＧセグメント化フォーマッ
トによるデータ・パケット（「ＭＰＥＧパケット」）
と、ＭＰＥＧセグメント化フォーマットによらないデー
タ・パケット（「非ＭＰＥＧパケット」）の一方にした
がって、データをパケット化する。ＴＸバッファ・メモ
リに記憶されるデータ・パケットのタイプは、上記で定
義したデータ記述子の内容によって決定される。
【００２６】次に、図６および図７を参照すると、ＴＸ
ＤＭＡエンジンはまず、特定のチャネルによって転送
されるデータ・ブロックを記憶するＴＸデータ・バッフ
ァと関連づけられたデータ記述子のいくつかのオーバヘ
ッド・パラメータを読み取って、ＴＸ ＤＭＡエンジン
が行うパケット化オペレーションを管理する情報を取得
する（ステップ１０５）。これらのオーバヘッド・パラ
メータとしては（ｉ）ＭＰＥＧビット、（ｉｉ）長さ、
（ｉｉｉ）Ｓｔａｒｔ＿Ａｄｄｒ＿Ｐｔｒ、（ｉｖ）Ｎ
ｕｍ＿Ｆｒａｍｅｓ、（ｖ）制御／長さ、および上述し
た特性のセル・ヘッダなどがある。次に、ＴＸ ＤＭＡ
エンジンはＭＰＥＧビットの状態をチェックして、デー
タ・ブロックが特別なＭＰＥＧパケット化を必要とする
数のＭＰＥＧフレームであるかどうかを判定する（ステ
ップ１１０）。
ＤＭＡエンジンはまず、特定のチャネルによって転送
されるデータ・ブロックを記憶するＴＸデータ・バッフ
ァと関連づけられたデータ記述子のいくつかのオーバヘ
ッド・パラメータを読み取って、ＴＸ ＤＭＡエンジン
が行うパケット化オペレーションを管理する情報を取得
する（ステップ１０５）。これらのオーバヘッド・パラ
メータとしては（ｉ）ＭＰＥＧビット、（ｉｉ）長さ、
（ｉｉｉ）Ｓｔａｒｔ＿Ａｄｄｒ＿Ｐｔｒ、（ｉｖ）Ｎ
ｕｍ＿Ｆｒａｍｅｓ、（ｖ）制御／長さ、および上述し
た特性のセル・ヘッダなどがある。次に、ＴＸ ＤＭＡ
エンジンはＭＰＥＧビットの状態をチェックして、デー
タ・ブロックが特別なＭＰＥＧパケット化を必要とする
数のＭＰＥＧフレームであるかどうかを判定する（ステ
ップ１１０）。
【００２７】ＭＰＥＧパケット化が必要な場合には、Ｔ
Ｘ ＤＭＡエンジンは特定のチャネルに関連づけられた
ＦＩＦＯの第１のワード・エントリに制御／長さ情報を
書き込み、図７で「ＦＩＦＯ（１）」という符号のつけ
られたＦＩＦＯで示されているように、その対応するヘ
ッダ・タグ・ビットを”００”にセットすることによっ
て（ステップ１１５）、データ・ブロックをパケット化
して、ＴＸバッファ・メモリのＦＩＦＯにローカル記憶
する。次に、ＴＸ ＤＭＡエンジンはセル・ヘッダをＦ
ＩＦＯ（１）の第２のワード・エントリに書き込み、そ
の対応するヘッダ・タグ・ビットを”１１”にセットす
る（ステップ１２０）。このパケット化手順は、ステッ
プ１２５−１３０で示され、図７で「ＦＩＦＯ（２）」
として表されている、ＴＸ ＤＭＡエンジンが第１およ
び第２のタグ・ビットのヘッダ・タグ・ビットを両方と
も”１１”にセットする正規の操作とは異なっている。
第１のワード・エントリのヘッダ・タグ・ビットを”０
０”にセットすることによって、セル・パケットを生成
するためのセグメント化の際に、データがＭＰＥＧパケ
ットとしてローカルに記憶されていると、ＴＸセグメン
ト化エンジンが判定することが可能となる。特定のタグ
構成をこの一般的な目的を逸脱することなく改変できる
と考えられる。
Ｘ ＤＭＡエンジンは特定のチャネルに関連づけられた
ＦＩＦＯの第１のワード・エントリに制御／長さ情報を
書き込み、図７で「ＦＩＦＯ（１）」という符号のつけ
られたＦＩＦＯで示されているように、その対応するヘ
ッダ・タグ・ビットを”００”にセットすることによっ
て（ステップ１１５）、データ・ブロックをパケット化
して、ＴＸバッファ・メモリのＦＩＦＯにローカル記憶
する。次に、ＴＸ ＤＭＡエンジンはセル・ヘッダをＦ
ＩＦＯ（１）の第２のワード・エントリに書き込み、そ
の対応するヘッダ・タグ・ビットを”１１”にセットす
る（ステップ１２０）。このパケット化手順は、ステッ
プ１２５−１３０で示され、図７で「ＦＩＦＯ（２）」
として表されている、ＴＸ ＤＭＡエンジンが第１およ
び第２のタグ・ビットのヘッダ・タグ・ビットを両方と
も”１１”にセットする正規の操作とは異なっている。
第１のワード・エントリのヘッダ・タグ・ビットを”０
０”にセットすることによって、セル・パケットを生成
するためのセグメント化の際に、データがＭＰＥＧパケ
ットとしてローカルに記憶されていると、ＴＸセグメン
ト化エンジンが判定することが可能となる。特定のタグ
構成をこの一般的な目的を逸脱することなく改変できる
と考えられる。
【００２８】その後、ＴＸバッファ・メモリのビット幅
にしたがい、フレーム・サイズ・パラメータによって画
定されたバイト数をＴＸ ＤＭＡエンジンによって順次
読み取り、ＦＩＦＯ（１）のワード・エントリに順次書
き込む。これらのワード・エントリの各々に関連づけら
れたヘッダ・タグ・ビットは、最後のワード・エントリ
を除いて、ＴＸ ＤＭＡエンジンによって”００”にセ
ットされる（ステップ１３５）。この時点で、ＴＸ Ｄ
ＭＡエンジンは再度、ＭＰＥＧパケット化を望むのかど
うかを判定する（ステップ１４０）。ＭＰＥＧパケット
化を望んでおらず、通常のデータ記憶を示している場合
には、ＴＸ ＤＭＡエンジンは最後のワード・エントリ
に関連づけられたヘッダ・タグ・ビットを”１１”にセ
ットし、同一または異なるデータ記述子がその制御／長
さ情報およびセル・ヘッダを取得する（ステップ１４
５）。しかしながら、ＭＰＥＧパケット化を望む場合に
は、ＴＸ ＤＭＡエンジンはパケット化されたばかりの
ＭＰＥＧフレームの他に、ＴＸデータ・バッファ内に転
送する他のＭＰＥＧフレームがあるかどうかを判定する
（ステップ１５０および１５５）。これはＴＸ ＤＭＡ
エンジン内に記憶されているＮｕｍ＿Ｆｒａｍｅｓパラ
メータを減らし、Ｎｕｍ＿Ｆｒａｍｅｓパラメータが現
在ゼロであるかどうかをチェックすることによって達成
することができる。
にしたがい、フレーム・サイズ・パラメータによって画
定されたバイト数をＴＸ ＤＭＡエンジンによって順次
読み取り、ＦＩＦＯ（１）のワード・エントリに順次書
き込む。これらのワード・エントリの各々に関連づけら
れたヘッダ・タグ・ビットは、最後のワード・エントリ
を除いて、ＴＸ ＤＭＡエンジンによって”００”にセ
ットされる（ステップ１３５）。この時点で、ＴＸ Ｄ
ＭＡエンジンは再度、ＭＰＥＧパケット化を望むのかど
うかを判定する（ステップ１４０）。ＭＰＥＧパケット
化を望んでおらず、通常のデータ記憶を示している場合
には、ＴＸ ＤＭＡエンジンは最後のワード・エントリ
に関連づけられたヘッダ・タグ・ビットを”１１”にセ
ットし、同一または異なるデータ記述子がその制御／長
さ情報およびセル・ヘッダを取得する（ステップ１４
５）。しかしながら、ＭＰＥＧパケット化を望む場合に
は、ＴＸ ＤＭＡエンジンはパケット化されたばかりの
ＭＰＥＧフレームの他に、ＴＸデータ・バッファ内に転
送する他のＭＰＥＧフレームがあるかどうかを判定する
（ステップ１５０および１５５）。これはＴＸ ＤＭＡ
エンジン内に記憶されているＮｕｍ＿Ｆｒａｍｅｓパラ
メータを減らし、Ｎｕｍ＿Ｆｒａｍｅｓパラメータが現
在ゼロであるかどうかをチェックすることによって達成
することができる。
【００２９】Ｎｕｍ＿Ｆｒａｍｅｓパラメータがゼロに
等しく、ＴＸデータ・バッファからのデータ転送が完了
していることを示している場合には、ＴＸ ＤＭＡエン
ジンはステップ１４５におけるようにＭＰＥＧパケット
の最後のワード・エントリのヘッダ・タグ・ビットに”
１１”を書き込む。しかしながら、Ｎｕｍ＿Ｆｒａｍｅ
ｓパラメータがゼロに等しくない場合には、最後のワー
ド・エントリのヘッダ・タグ・ビットを”１０”にセッ
トして、ＴＸセグメント化エンジンに、これが最初のＭ
ＰＥＧパケットの終わりであるが、同じ制御／長さおよ
びセル・ヘッダ情報を利用している他のＭＰＥＧパケッ
トが続いていることを示す（ステップ１６０）。その
後、前に行ったように、データ記述子に再アクセスし、
制御／長さ情報およびセル・ヘッダをロードする代わり
に、ＴＸ ＤＭＡエンジンは次のＭＰＥＧパケットに関
連づけられたデータを読み取り、図７に示すようにＦＩ
ＦＯ（１）に順次書き込む。ＴＸセグメント化エンジン
は”１０”というヘッダ・タグ・ビットを検出すると、
図８−図９で検討するように、以前のＭＰＥＧパケット
からの同じセル・ヘッダ情報と制御／長さ情報を使用し
て次のＭＰＥＧパケットのデータをセグメント化する。
等しく、ＴＸデータ・バッファからのデータ転送が完了
していることを示している場合には、ＴＸ ＤＭＡエン
ジンはステップ１４５におけるようにＭＰＥＧパケット
の最後のワード・エントリのヘッダ・タグ・ビットに”
１１”を書き込む。しかしながら、Ｎｕｍ＿Ｆｒａｍｅ
ｓパラメータがゼロに等しくない場合には、最後のワー
ド・エントリのヘッダ・タグ・ビットを”１０”にセッ
トして、ＴＸセグメント化エンジンに、これが最初のＭ
ＰＥＧパケットの終わりであるが、同じ制御／長さおよ
びセル・ヘッダ情報を利用している他のＭＰＥＧパケッ
トが続いていることを示す（ステップ１６０）。その
後、前に行ったように、データ記述子に再アクセスし、
制御／長さ情報およびセル・ヘッダをロードする代わり
に、ＴＸ ＤＭＡエンジンは次のＭＰＥＧパケットに関
連づけられたデータを読み取り、図７に示すようにＦＩ
ＦＯ（１）に順次書き込む。ＴＸセグメント化エンジン
は”１０”というヘッダ・タグ・ビットを検出すると、
図８−図９で検討するように、以前のＭＰＥＧパケット
からの同じセル・ヘッダ情報と制御／長さ情報を使用し
て次のＭＰＥＧパケットのデータをセグメント化する。
【００３０】図８および図９を参照すると、ＴＸ ＤＭ
ＡエンジンがＭＰＥＧパケットをＴＸバッファ・メモリ
のＦＩＦＯに記憶し、ＴＸセグメント化エンジンがＮＩ
Ｃから伝送するセル・パケットを形成するために、ＭＰ
ＥＧパケットと関連づけられたデータをアンロードして
いる。ＴＸセグメント化エンジンはまず、データ・パケ
ットの第１のワード・エントリを、特定のチャネル番号
に関連づけられたＦＩＦＯから読み取る（ステップ２０
５）。第１のワード・エントリのヘッダ・タグ・ビット
が”００”であることを、ＴＸセグメント化エンジンが
検出した場合、情報が選択したセグメント化手順に後で
影響を及ぼすＭＰＥＧパケットを含んでいると判定する
（ステップ２１０）。ステップ２１５において、ＴＸセ
グメント化エンジンは第２のワードを読み取って、セル
・ヘッダを取得する。その後、ステップ２２０におい
て、ＴＸセグメント化エンジンはＦＩＦＯに記憶されて
いるパケットが非ＭＰＥＧパケットであるか、ＭＰＥＧ
パケットであるかに応じて２つのセグメント化手順のう
ち一方を行う。
ＡエンジンがＭＰＥＧパケットをＴＸバッファ・メモリ
のＦＩＦＯに記憶し、ＴＸセグメント化エンジンがＮＩ
Ｃから伝送するセル・パケットを形成するために、ＭＰ
ＥＧパケットと関連づけられたデータをアンロードして
いる。ＴＸセグメント化エンジンはまず、データ・パケ
ットの第１のワード・エントリを、特定のチャネル番号
に関連づけられたＦＩＦＯから読み取る（ステップ２０
５）。第１のワード・エントリのヘッダ・タグ・ビット
が”００”であることを、ＴＸセグメント化エンジンが
検出した場合、情報が選択したセグメント化手順に後で
影響を及ぼすＭＰＥＧパケットを含んでいると判定する
（ステップ２１０）。ステップ２１５において、ＴＸセ
グメント化エンジンは第２のワードを読み取って、セル
・ヘッダを取得する。その後、ステップ２２０におい
て、ＴＸセグメント化エンジンはＦＩＦＯに記憶されて
いるパケットが非ＭＰＥＧパケットであるか、ＭＰＥＧ
パケットであるかに応じて２つのセグメント化手順のう
ち一方を行う。
【００３１】ＦＩＦＯに記憶されているパケットが非Ｍ
ＰＥＧパケットである場合には、ＴＸセグメント化エン
ジンはデータ・パケットに関連づけられたデータを、次
の２つのうちの１条件が生じるまで読み取る。すなわ
ち、ＴＸセグメント化エンジンが（ｉ）１２の連続した
ワード・エントリの内容を読み取って、データ・パケッ
トから１２ワード（すなわち、４８バイト）のデータを
取得する、あるいは（ｉｉ）対応するワード・エントリ
がデータ・ブロック内の最後のバイトの有効データを含
んでいることを示す”１１”に等しい一対のヘッダ・タ
グ・ビットを検出する（ステップ２２５−２３５）。最
初の条件が生じた場合には、ＴＸセグメント化エンジン
は次のセル伝送のためのセル・ヘッダを利用し、この手
順を第２の条件が生じるまで継続する（ステップ２４０
−２４５）。第２の条件が生じると、制御／長さ情報、
ならびに独立して生成されたＣＲＣが最後の伝送セルに
追加されて、セル・パケットを生じる（ステップ２５
０）。その後、ＣＲＣは次のセル・パケットを引き続い
て生成するためにリセットされる。
ＰＥＧパケットである場合には、ＴＸセグメント化エン
ジンはデータ・パケットに関連づけられたデータを、次
の２つのうちの１条件が生じるまで読み取る。すなわ
ち、ＴＸセグメント化エンジンが（ｉ）１２の連続した
ワード・エントリの内容を読み取って、データ・パケッ
トから１２ワード（すなわち、４８バイト）のデータを
取得する、あるいは（ｉｉ）対応するワード・エントリ
がデータ・ブロック内の最後のバイトの有効データを含
んでいることを示す”１１”に等しい一対のヘッダ・タ
グ・ビットを検出する（ステップ２２５−２３５）。最
初の条件が生じた場合には、ＴＸセグメント化エンジン
は次のセル伝送のためのセル・ヘッダを利用し、この手
順を第２の条件が生じるまで継続する（ステップ２４０
−２４５）。第２の条件が生じると、制御／長さ情報、
ならびに独立して生成されたＣＲＣが最後の伝送セルに
追加されて、セル・パケットを生じる（ステップ２５
０）。その後、ＣＲＣは次のセル・パケットを引き続い
て生成するためにリセットされる。
【００３２】ＦＩＦＯに記憶されているパケットがＭＰ
ＥＧパケットである場合、ステップ３００において、Ｔ
Ｘセグメント化エンジンはＭＰＥＧパケットのワード・
エントリを、次の３つのうちの１条件が生じるまで読み
取る。すなわち、ＴＸセグメント化エンジンが（ｉ）”
１１”というヘッダ・タグ・ビットを検出する、（ｉ
ｉ）”１０”というヘッダ・タグ・ビットを検出する、
あるいは（ｉｉｉ）１２のワード・エントリを連続して
読み取り、これによってデータ・パケットから１２ワー
ド（すなわち、４８バイト）のデータを読み取る。第１
の条件がまず検出された場合、ヘッダ・タグ・ビットが
ワード・エントリがデータ・ブロックの最後の有効バイ
トを含んでいることを示す”１１”であれば（ステップ
３０５−３１０）、ＴＸセグメント化エンジンはステッ
プ２５０−２５５で検討したものと同じ操作を行う。し
かしながら、ＴＸセグメント化エンジンがデータ記述子
と関連づけられた複数のＭＰＥＧパケットの１つの終わ
りを示す値”１０”を有しているヘッダ・タグ・ビット
を検出する場合、制御／長さ情報、ならびにＣＲＣがセ
ル・パケットに付加され、ＣＲＣがリセットされる（ス
テップ３１５−３３０）。しかしながら、非ＭＰＥＧパ
ケットと異なり、以前のＭＰＥＧパケットからの制御／
長さおよびセル・ヘッダ情報が次の伝送セルに使用され
て、制御情報に再アクセスし、これをＴＸバッファ・メ
モリに再ロードすることに関連づけられたオーバヘッド
を排除する。第３の条件の場合、ＴＸセグメント化エン
ジンは次の伝送セルの伝送にセル・ヘッダを利用し、第
１または第２のいずれかの条件が生じるまで、この手順
を継続する。
ＥＧパケットである場合、ステップ３００において、Ｔ
Ｘセグメント化エンジンはＭＰＥＧパケットのワード・
エントリを、次の３つのうちの１条件が生じるまで読み
取る。すなわち、ＴＸセグメント化エンジンが（ｉ）”
１１”というヘッダ・タグ・ビットを検出する、（ｉ
ｉ）”１０”というヘッダ・タグ・ビットを検出する、
あるいは（ｉｉｉ）１２のワード・エントリを連続して
読み取り、これによってデータ・パケットから１２ワー
ド（すなわち、４８バイト）のデータを読み取る。第１
の条件がまず検出された場合、ヘッダ・タグ・ビットが
ワード・エントリがデータ・ブロックの最後の有効バイ
トを含んでいることを示す”１１”であれば（ステップ
３０５−３１０）、ＴＸセグメント化エンジンはステッ
プ２５０−２５５で検討したものと同じ操作を行う。し
かしながら、ＴＸセグメント化エンジンがデータ記述子
と関連づけられた複数のＭＰＥＧパケットの１つの終わ
りを示す値”１０”を有しているヘッダ・タグ・ビット
を検出する場合、制御／長さ情報、ならびにＣＲＣがセ
ル・パケットに付加され、ＣＲＣがリセットされる（ス
テップ３１５−３３０）。しかしながら、非ＭＰＥＧパ
ケットと異なり、以前のＭＰＥＧパケットからの制御／
長さおよびセル・ヘッダ情報が次の伝送セルに使用され
て、制御情報に再アクセスし、これをＴＸバッファ・メ
モリに再ロードすることに関連づけられたオーバヘッド
を排除する。第３の条件の場合、ＴＸセグメント化エン
ジンは次の伝送セルの伝送にセル・ヘッダを利用し、第
１または第２のいずれかの条件が生じるまで、この手順
を継続する。
【００３３】本明細書に記載した本発明は多くの異なる
方法で、また多くの異なる構成を使用して設計すること
ができる。本発明をさまざまな実施の形態によって説明
してきたが、本発明の精神および範囲を逸脱することな
く、他の実施の形態が当分野の技術者には想起できよ
う。したがって、本発明は首記の特許請求の範囲によっ
て判断されるべきものである。
方法で、また多くの異なる構成を使用して設計すること
ができる。本発明をさまざまな実施の形態によって説明
してきたが、本発明の精神および範囲を逸脱することな
く、他の実施の形態が当分野の技術者には想起できよ
う。したがって、本発明は首記の特許請求の範囲によっ
て判断されるべきものである。
【図１】 交換回路および専用ネットワーク・インタフ
ェース回路によって結合されたホスト・メモリを有する
システムを含んでいるＡＴＭネットワークを説明するブ
ロック図である。
ェース回路によって結合されたホスト・メモリを有する
システムを含んでいるＡＴＭネットワークを説明するブ
ロック図である。
【図２】 システムとＡＴＭ層コアを含んでいる図１の
ネットワーク・インタフェース回路を説明するブロック
図である。
ネットワーク・インタフェース回路を説明するブロック
図である。
【図３】 データの伝送時に図２のネットワーク・イン
タフェース回路が使用するホスト・メモリのいくつかの
データ構造を説明するブロック図である。
タフェース回路が使用するホスト・メモリのいくつかの
データ構造を説明するブロック図である。
【図４】 図３のＴＸデータ記述子リングのリング・エ
ントリの１つに記憶されているデータ記述子を説明する
ブロック図である。
ントリの１つに記憶されているデータ記述子を説明する
ブロック図である。
【図５】 セル化のためにシステムおよびＡＴＭ層コア
内に実装された、ＴＸ ＤＭＡエンジンおよびＴＸセグ
メント化エンジンを含んでいる構成要素を説明するブロ
ック図である。
内に実装された、ＴＸ ＤＭＡエンジンおよびＴＸセグ
メント化エンジンを含んでいる構成要素を説明するブロ
ック図である。
【図６】 図２のＴＸバッファ・メモリ内にＭＰＥＧパ
ケットと非ＭＰＥＧパケットを記憶する際に図５のＴＸ
ＤＭＡエンジンが行うパケット化操作を中心として説
明する流れ図である。
ケットと非ＭＰＥＧパケットを記憶する際に図５のＴＸ
ＤＭＡエンジンが行うパケット化操作を中心として説
明する流れ図である。
【図７】 ＭＰＥＧパケットと非ＭＰＥＧパケットを図
２のＴＸバッファ・メモリにＦＩＦＯで記憶する方法を
説明するブロック図である。
２のＴＸバッファ・メモリにＦＩＦＯで記憶する方法を
説明するブロック図である。
【図８】 図２のネットワーク・インタフェース回路か
らの伝送用にセル・パケットを作成するために図５のＴ
Ｘセグメント化エンジンが行うアンロード操作を中心と
して説明する流れ図である。
らの伝送用にセル・パケットを作成するために図５のＴ
Ｘセグメント化エンジンが行うアンロード操作を中心と
して説明する流れ図である。
【図９】 図２のネットワーク・インタフェース回路か
らの伝送用にセル・パケットを作成するために図５のＴ
Ｘセグメント化エンジンが行うアンロード操作を中心と
して説明する流れ図である。
らの伝送用にセル・パケットを作成するために図５のＴ
Ｘセグメント化エンジンが行うアンロード操作を中心と
して説明する流れ図である。
１００ ネットワーク １２０ ネットワーク・インタフェース回路（ＮＩＣ） １４０ 構内ＡＴＭ交換機 １５０ 公衆ＡＴＭ交換機 ３９０ ホスト・システム
フロントページの続き (72)発明者 デニー・ジェントリー アメリカ合衆国 94306 カリフォルニア 州・パロ アルト・ブライアント アヴェ ニュ・3277 (72)発明者 ラソウル・エム・オスコウイ アメリカ合衆国 94539 カリフォルニア 州・フレモント・アンプクア コート・ 968
Claims (3)
- 【請求項１】 メモリ要素に順次記憶された複数のＭＰ
ＥＧフレームを有するデータのブロックを転送する際の
効率を最適化する方法において、 データのブロックに関する情報をもたらす、メモリ要素
に記憶されたデータ記述子から複数のオーバヘッド・パ
ラメータをアクセスするステップと、 データのブロックを、各々が複数のＭＰＥＧフレームの
１つに対応している複数のＭＰＥＧパケットにパケット
化するステップと、 複数のＭＰＥＧパケットをセグメント化して、複数のセ
ル・パケットを作成し、各セル・パケットが共通して前
記の複数のオーバヘッド・パラメータの少なくとも１つ
を含んでいるステップとを備えている方法。 - 【請求項２】 複数のＭＰＥＧフレームを有するデータ
のブロックをメモリ要素から伝送バッファ・メモリに転
送する際の効率を最適化する回路において、 メモリ要素に記憶されたデータ記述子から複数のオーバ
ヘッド・パラメータにアクセスし、データのブロックを
複数のＭＰＥＧパケットにパケット化するように構成さ
れた、伝送バッファ・メモリに結合された伝送ＤＭＡエ
ンジンと、 伝送バッファ・メモリに結合された、複数のＭＰＥＧパ
ケットをセグメント化して、回路から伝送される複数の
セル・パケットを作成し、各セル・パケットが共通して
前記の複数のオーバヘッド・パラメータの少なくとも１
つを含んでいる伝送セグメント化エンジンとを備えてい
る回路。 - 【請求項３】 ホスト・メモリを含んでいるホスト・シ
ステムが遠隔システムと通信することを可能とするネッ
トワーク・インタフェース回路において、 ホスト・システムのデータ・バスとの接続を確立して、
ホスト・メモリに記憶されているデータのブロックにア
クセスするように構成されたシステム・バス・インタフ
ェースと、 遠隔システムへの伝送前にデータのブロックを記憶する
ように構成された伝送バッファ・メモリと、 ホスト・システムがデータ・バスに入れたデータのブロ
ックを取得し、データのブロックを遠隔システムへの伝
送に適した複数のセル・パケットに変換するシステムお
よびＡＴＭ層コアとを備えており、システムおよびＡＴ
Ｍ層コアが前記伝送バッファ・メモリに結合された、メ
モリ要素に記憶されたデータ記述子から複数のオーバヘ
ッド・パラメータにアクセスし、データのブロックを複
数のＭＰＥＧパケットにパケット化するように構成され
た伝送ＤＭＡエンジンと、 前記伝送バッファ・メモリに結合された、複数のＭＰＥ
Ｇパケットをセグメント化して、回路から伝送される複
数のセル・パケットを作成し、各セル・パケットが共通
して前記の複数のオーバヘッド・パラメータの少なくと
も１つを含んでいる伝送セグメント化エンジンとを含ん
でいるネットワーク・インタフェース回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49922695A | 1995-07-07 | 1995-07-07 | |
| US08/499226 | 1995-07-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224042A true JPH09224042A (ja) | 1997-08-26 |
| JP3819484B2 JP3819484B2 (ja) | 2006-09-06 |
Family
ID=23984369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19528496A Expired - Fee Related JP3819484B2 (ja) | 1995-07-07 | 1996-07-08 | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5689509A (ja) |
| EP (1) | EP0752802B1 (ja) |
| JP (1) | JP3819484B2 (ja) |
| DE (1) | DE69630084T2 (ja) |
| SG (1) | SG82563A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373846B1 (en) * | 1996-03-07 | 2002-04-16 | Lsi Logic Corporation | Single chip networking device with enhanced memory access co-processor |
| US5870628A (en) * | 1996-06-11 | 1999-02-09 | International Business Machines Corporation | Adaptor for receiving and processing asynchronous transfer mode cells within a computer network |
| US5812760A (en) * | 1996-06-25 | 1998-09-22 | Lsi Logic Corporation | Programmable byte wise MPEG systems layer parser |
| US6369855B1 (en) * | 1996-11-01 | 2002-04-09 | Texas Instruments Incorporated | Audio and video decoder circuit and system |
| US6829240B1 (en) * | 1996-11-27 | 2004-12-07 | Mindspeed Technologies, Inc. | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data |
| GB2325595B (en) * | 1997-05-21 | 2002-06-19 | Sony Uk Ltd | Demultiplexer |
| US6128669A (en) * | 1997-09-30 | 2000-10-03 | Compaq Computer Corporation | System having a bridge with distributed burst engine to decouple input/output task from a processor |
| US5978858A (en) * | 1997-09-30 | 1999-11-02 | Compaq Computer Corporation | Packet protocol and distributed burst engine |
| US6052387A (en) * | 1997-10-31 | 2000-04-18 | Ncr Corporation | Enhanced interface for an asynchronous transfer mode segmentation controller |
| US6026090A (en) * | 1997-11-14 | 2000-02-15 | Fore System, Inc. | Method and system for receiving ATM cells from an ATM network by a host |
| US6453355B1 (en) * | 1998-01-15 | 2002-09-17 | Apple Computer, Inc. | Method and apparatus for media data transmission |
| US6535525B1 (en) * | 1999-06-10 | 2003-03-18 | Unisys Corporation | Method of transmitting streams of video data, in multi-length frames, at a single average bit rate |
| US6621817B1 (en) * | 1999-07-06 | 2003-09-16 | Texas Instruments Incorporated | Transport packet parser |
| US7000244B1 (en) | 1999-09-02 | 2006-02-14 | Broadlogic Network Technologies, Inc. | Multi-threaded direct memory access engine for broadcast data demultiplex operations |
| US6631132B1 (en) * | 1999-10-04 | 2003-10-07 | Veraz Networks Ltd. | Urgent packet transmission |
| US7912220B2 (en) * | 2001-02-05 | 2011-03-22 | Broadcom Corporation | Packetization of non-MPEG stream data in systems using advanced multi-stream POD interface |
| US7159048B2 (en) * | 2001-12-10 | 2007-01-02 | Emulex Design & Manufacturing Corporation | Direct memory access (DMA) transfer buffer processor |
| US20030131350A1 (en) | 2002-01-08 | 2003-07-10 | Peiffer John C. | Method and apparatus for identifying a digital audio signal |
| WO2005006768A1 (en) * | 2003-06-20 | 2005-01-20 | Nielsen Media Research, Inc | Signature-based program identification apparatus and methods for use with digital broadcast systems |
| US7379595B2 (en) * | 2004-05-24 | 2008-05-27 | Xerox Corporation | Manual windowing with auto-segmentation assistance in a scanning system |
| JP4598627B2 (ja) * | 2005-08-24 | 2010-12-15 | 富士通株式会社 | コンテンツ編集装置及びその再生装置 |
| US8325633B2 (en) * | 2007-04-26 | 2012-12-04 | International Business Machines Corporation | Remote direct memory access |
| US7948999B2 (en) * | 2007-05-04 | 2011-05-24 | International Business Machines Corporation | Signaling completion of a message transfer from an origin compute node to a target compute node |
| US7889657B2 (en) * | 2007-05-04 | 2011-02-15 | International Business Machines Corporation | Signaling completion of a message transfer from an origin compute node to a target compute node |
| JP2008283394A (ja) * | 2007-05-09 | 2008-11-20 | Matsushita Electric Ind Co Ltd | 通信装置及び通信用集積回路 |
| US7890670B2 (en) * | 2007-05-09 | 2011-02-15 | International Business Machines Corporation | Direct memory access transfer completion notification |
| US8037213B2 (en) | 2007-05-30 | 2011-10-11 | International Business Machines Corporation | Replenishing data descriptors in a DMA injection FIFO buffer |
| US8018951B2 (en) | 2007-07-12 | 2011-09-13 | International Business Machines Corporation | Pacing a data transfer operation between compute nodes on a parallel computer |
| US8478834B2 (en) * | 2007-07-12 | 2013-07-02 | International Business Machines Corporation | Low latency, high bandwidth data communications between compute nodes in a parallel computer |
| US8959172B2 (en) * | 2007-07-27 | 2015-02-17 | International Business Machines Corporation | Self-pacing direct memory access data transfer operations for compute nodes in a parallel computer |
| US20090031001A1 (en) * | 2007-07-27 | 2009-01-29 | Archer Charles J | Repeating Direct Memory Access Data Transfer Operations for Compute Nodes in a Parallel Computer |
| US7890597B2 (en) * | 2007-07-27 | 2011-02-15 | International Business Machines Corporation | Direct memory access transfer completion notification |
| US9225545B2 (en) * | 2008-04-01 | 2015-12-29 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
| US9009350B2 (en) * | 2008-04-01 | 2015-04-14 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
| US7970963B2 (en) * | 2009-06-29 | 2011-06-28 | Oracle America, Inc. | Efficient buffer management in a multi-threaded network interface |
| US8140763B2 (en) * | 2009-07-16 | 2012-03-20 | International Business Machines Corporation | Techniques for managing data in a write cache of a storage controller |
| US8745263B2 (en) * | 2009-10-07 | 2014-06-03 | International Business Machines Corporation | System for high-speed low-latency inter-system communications via channel-to-channel adapters or similar devices |
| US8544026B2 (en) * | 2010-02-09 | 2013-09-24 | International Business Machines Corporation | Processing data communications messages with input/output control blocks |
| US9251873B1 (en) * | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
| US8949453B2 (en) | 2010-11-30 | 2015-02-03 | International Business Machines Corporation | Data communications in a parallel active messaging interface of a parallel computer |
| US8949328B2 (en) | 2011-07-13 | 2015-02-03 | International Business Machines Corporation | Performing collective operations in a distributed processing system |
| US8930962B2 (en) | 2012-02-22 | 2015-01-06 | International Business Machines Corporation | Processing unexpected messages at a compute node of a parallel computer |
| EP3672176B1 (en) | 2014-02-28 | 2022-05-11 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
| US10467177B2 (en) | 2017-12-08 | 2019-11-05 | Kandou Labs, S.A. | High speed memory interface |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260783A (en) * | 1991-02-21 | 1993-11-09 | Gte Laboratories Incorporated | Layered DCT video coder for packet switched ATM networks |
| JPH0583694A (ja) * | 1991-09-24 | 1993-04-02 | Oki Electric Ind Co Ltd | 画像情報セル化方法 |
| WO1993020634A1 (en) * | 1992-04-06 | 1993-10-14 | Northern Telecom Limited | Method for atm switch core interface |
| US5289276A (en) * | 1992-06-19 | 1994-02-22 | General Electric Company | Method and apparatus for conveying compressed video data over a noisy communication channel |
| GB2275151B (en) * | 1993-01-30 | 1996-12-04 | Samsung Electronics Co Ltd | Image data processing apparatus for digital video tape recorder and method thereof |
| US5481543A (en) * | 1993-03-16 | 1996-01-02 | Sony Corporation | Rational input buffer arrangements for auxiliary information in video and audio signal processing systems |
| CA2127347A1 (en) * | 1993-07-07 | 1995-01-08 | Donald F. Hooper | Segmented video on-demand system |
| US5446726A (en) * | 1993-10-20 | 1995-08-29 | Lsi Logic Corporation | Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device |
| US5481542A (en) * | 1993-11-10 | 1996-01-02 | Scientific-Atlanta, Inc. | Interactive information services control system |
| US5467342A (en) * | 1994-01-12 | 1995-11-14 | Scientific-Atlanta, Inc. | Methods and apparatus for time stamp correction in an asynchronous transfer mode network |
| US5448568A (en) * | 1994-04-28 | 1995-09-05 | Thomson Consumer Electronics, Inc. | System of transmitting an interactive TV signal |
| US5541917A (en) * | 1994-09-12 | 1996-07-30 | Bell Atlantic | Video and TELCO network control functionality |
| US5544161A (en) * | 1995-03-28 | 1996-08-06 | Bell Atlantic Network Services, Inc. | ATM packet demultiplexer for use in full service network having distributed architecture |
-
1996
- 1996-07-03 SG SG9610207A patent/SG82563A1/en unknown
- 1996-07-08 DE DE69630084T patent/DE69630084T2/de not_active Expired - Fee Related
- 1996-07-08 EP EP96110991A patent/EP0752802B1/en not_active Expired - Lifetime
- 1996-07-08 JP JP19528496A patent/JP3819484B2/ja not_active Expired - Fee Related
- 1996-11-08 US US08/748,554 patent/US5689509A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0752802A2 (en) | 1997-01-08 |
| SG82563A1 (en) | 2001-08-21 |
| US5689509A (en) | 1997-11-18 |
| EP0752802B1 (en) | 2003-09-24 |
| EP0752802A3 (en) | 1999-05-19 |
| DE69630084D1 (de) | 2003-10-30 |
| DE69630084T2 (de) | 2004-07-08 |
| JP3819484B2 (ja) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819484B2 (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| US5875352A (en) | Method and apparatus for multiple channel direct memory access control | |
| US5664116A (en) | Buffering of data for transmission in a computer communication system interface | |
| US5848293A (en) | Method and apparatus for transmission and processing of virtual commands | |
| US5745790A (en) | Method and apparatus for reporting the status of asynchronous data transfer | |
| US5745684A (en) | Apparatus and method for providing a generic interface between a host system and an asynchronous transfer mode core functional block | |
| US6026443A (en) | Multi-virtual DMA channels, multi-bandwidth groups, host based cellification and reassembly, and asynchronous transfer mode network interface | |
| US5778180A (en) | Mechanism for reducing data copying overhead in protected memory operating systems | |
| US6438613B1 (en) | Method and apparatus for allowing packet data to be separated over multiple bus targets | |
| US7782849B2 (en) | Data switch and switch fabric | |
| EP0772369B1 (en) | Cell interface block partitioning for segmentation and re-assembly engine | |
| EP0752800B1 (en) | Apparatus and method for data packing through addition | |
| US6714562B1 (en) | Method and apparatus for segmenting network traffic variable length frames | |
| CN100401713C (zh) | 使用单环数据总线连接配置的公用存储器的装置和方法 | |
| US5680401A (en) | Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells | |
| US5940404A (en) | Method and apparatus for enhanced scatter mode allowing user data to be page aligned | |
| US6301259B1 (en) | Switch and switching method | |
| JPH10154043A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |