TW536733B - Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby - Google Patents
Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby Download PDFInfo
- Publication number
- TW536733B TW536733B TW089116106A TW89116106A TW536733B TW 536733 B TW536733 B TW 536733B TW 089116106 A TW089116106 A TW 089116106A TW 89116106 A TW89116106 A TW 89116106A TW 536733 B TW536733 B TW 536733B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wafer
- photoresist
- wall surface
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000463 material Substances 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 title abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 66
- 239000002131 composite material Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000003746 surface roughness Effects 0.000 claims description 2
- 241000282376 Panthera tigris Species 0.000 claims 1
- 244000089486 Phragmites australis subsp australis Species 0.000 claims 1
- 235000014676 Phragmites communis Nutrition 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052702 rhenium Inorganic materials 0.000 claims 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 63
- 235000012431 wafers Nutrition 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 8
- 230000002079 cooperative effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Micromachines (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
536733 A7 五、發明說明( 發明之領域 曰本發明-般而言係有關於半導體晶圓,並且更特別地 是有關於_使用多層相同光阻劑材料之半導體晶圓的方 法及所產生的構造。 發明之背景 半導體技術已驅動多種產業領域的快速進步。半導體 技術已助長高複雜性與緊密積體電路(lc)裝置的製造。半 導體技術亦已助長微機電系統(MEMS)的製造。目前,進 步已助長在-般基板上之積體電路中的则⑽製造。 在上述裝置的製造期間,多數個構造通常被形成於一 半導體晶圓上。這些構造可諸如被形成在該半導體基板本 身或在形成於該半導體基板上的另一層上。在此所使用 的晶圓層-詞係意指在一半導體晶圓上的任何薄層,其包 含基板本身及覆蓋於其上的薄層。該構造可包含閘電極與 溝木(通$在積體電路裝置中被發現),以及鏡面、齒輪與 梳指形(通常在MEM系統中被發現)。 在1C裝置與MEM系統中的許多構造為既深且窄的, 和/或窄間隔,並可因具有平坦和/或直立壁面而獲益。窄 構造允許裝置尺寸被縮小。平坦及直立的壁面可諸如增加 構造的耐用性及可靠度。此舉必然可增加構造的壽命,並 可增加良率。平坦及直立的壁面可改良構造的作業特性。 例如,一鏡面的平坦及直立壁面可改良光學開關的光傳導 特性。所以,製造商不斷尋找用於改良形成在半導體晶圓 上之窄且深之構造的平坦性和/或直立性的技術。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 4 536733 五、發明說明(2 ) 發明之概要 本發明一般而言係提供用於蝕刻一使用多層相同光阻 劑材料之晶圓層的技術,以及使用該技術所形成的構造。 在一貫施例中,所提供的方法被使用於移除部分的一晶圓 層。首先,多層的相同光阻劑材料被形成於該晶圓層上, 以便形成一複合光阻劑層。該複合光阻劑層被刻畫並顯影 ,而形成一經刻畫的光阻劑層。經曝光的晶圓層部分接著 使用該經刻晝的光阻劑層被移除。各該多層光阻劑可被形 成諸如該光卩且騎料的最大較厚度。使㈣製程所形成 的構造可具有相當小的尺寸(諸如5微米或更小的寬度,或 者5微米或更小的間隔或間距)。此外,構造亦具有相當長 、平坦和/或直立的壁面。 本發明的上述概要並不希冀說明本發明的各個舉例實 施例或每個執行。以下細節說明中的圖式更特別地舉例說 明這些實施例。 圖式之簡要說明 本發明可藉由配合附圖之下列不同實施例的細節說明 而更完整地被瞭解,其中: 經濟部智慧財產局員工消費合作社印製 第1A-1D圖以及第2圖係舉例根據本發明之一實施例 之一實例製程; 第3圖為使用一個氧化物遮罩所形成之操縱梳的透視 圖;以及 第4圖為根據本發明<一實施例所形成之操縱梳的透 視圖。
536733
經濟部智慧財產局員工消費合作社印製 雖然本發明有各種改良與更換形式的餘地,惟其特例 已以貫例被表示於圖式中’並將被詳細地說明。然而,應 暸解地是並不希冀本發明被限定於所述的特定實施例。相 對地,本發明涵蓋所附申請專利範圍定義之落於本發明之 精神與範嚀中的所有改良、相當者及更換。 細節說明 本發明一般而言係提供用於蝕刻使用光阻劑的半導體 晶圓的技術。本發明之特性係特別適用於相當深且窄之 MEMS構造的形成。雖然本發明並未被如此限定,但是對 於本發明的更徹底瞭解可藉由研讀下述的實例實施例而被 獲得。 第1 A-1D圖舉例用於姓刻使用多層相同光阻劑材料之 半導體晶圓的一實例製程。在第1A圖中,一複合光阻劑 層1〇3被形成於一基板101上。該實例基板1〇ι包含以一鑲 埋絕緣層109而與一下晶圓層1〇7隔離的一上晶圓層ι〇5。 該鑲埋絕緣層109可由諸如氧化物(諸如二氧化矽)形成。 使用石夕在絕緣體上(SOI)係特別適用於MEMS應用。然而 ’本發明並未限定於該基板’而係延伸至涵蓋其他形式基 板或形成於其上之薄層上的結構的蝕刻。 根據本發明’該複合光阻劑層103包含二個或多個相 同的光阻劑材料層。在該舉例的製程中,二個薄層丨〇3a l〇3b係為所示。該複合層i〇3通常具有大於一單層光阻劑 材料最大額定厚度的厚度。在一實施例中,光阻層l〇3a, ^31)被形成至其最大額定厚度,因而提供具有二倍單層光 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ----------訂---------線· 6 536733
發明說明( 經齊郎智慧財產局員工消費合作社印製
Μ材料厚度的—複合層1G3。_光阻·料的最大額定 旱又d $為光阻劑製造商所提供的一般性光阻劑性質)通 常相當於具有_平坦上表面之—光阻劑材料層可被形成的 最大厚度。 各光阻劑層l〇3a,i〇3b典型地被形成,並接著在後續 的光阻層形成前被固化。在舉例的實施例中,光阻層1〇3& 被沈積並接著被固化(諸如藉由將晶圓加熱),以及接著沈 積該第二層103b,所產生的該複合層接著被加熱,而將第 一層103b固化。當使用多於二個光阻層時,該製程可被重 複。光阻層103a,103b可使用熟知的技術被沈積,諸如旋 塗沈積。 光阻材料層l〇3a,103b的種類通常係顧及所形成之構 造的希冀尺寸而被選擇。在舉例的實施例中,具有約3微 米見度的操縱梳指形以及約2微米的間隔(諸如相對梳指形 113 a,b之間)被形成於具有約7 5微米深度d的一上晶圓層 105中。在該狀況中’諸如S1818之一光阻材料將提供適 當的刻晝能力以及對希冀特徵的保護。S181 8光阻具有約 2微米的最大額定厚度。 在一實例的實施例中’基板101被旋塗以約2微米的一 S1818第一層103a。第一層的S1818接著藉由將基板ιοί在 90°C的加熱板加熱10秒而被固化。約2微米之一第二層i〇3b 的S1818接著被旋塗於該第一層103a上。所產生的複合光 阻層接著被安置於90°C的加熱板90秒。在加熱板後,基板 101及複合光阻層接著在115°C的爐體中烘烤1〇秒。 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 7 (請先閱讀背面之注意事項再填寫本頁) 536733 Α7 Β7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明( 〇複合光阻層103接著被刻晝而形成一經刻畫光阻層 111,如第1B圖所示。在該作為實例的實施例中,經刻畫 的光阻層ill包含覆蓋晶圓層105之區域114(梳指形將被形 成於此)的遮罩部分112。在該階段的半導體晶圓上視圖係 表示於第2圖中。在刻畫期間,部分的光阻層1〇3係通常被 移除,而暴露出晶圓層105的區域。當使用81818光阻劑 及其他光阻劑時,使用丙酮較超音波有利。使用丙酮可改 良諸如深淨度(諸如避免碎片的形成),並改良該結果構造 的表面粗糙度。 使用該經刻晝光阻層11ΗΦ為遮罩,則晶圓層1〇5的暴 露部分可被移除,如第1C圖所示。此舉可使用諸如深活 性離子蝕刻(DRIE)等熟知的蝕刻技術進行。在一實施例中 ,才示準的BOSCH DRIE製程被使用。該製程典型地為一個 三步驟製程,在下列條件下進行: 壓力:15 mTorr 氦流量:7.45 seem(標準立方米每分鐘) 在步驟1 中,C4F8200(70 sccm)、SF6200(0.5 seem)以 及Ar(40 seem)流入4秒。在步驟2 中,c4F8200(0.5 seem)、 SF6200(50 seem)以及 Ar(40 seem)流入 3秒。在步驟3 中, C4F8200(0.5 seem)、SF6200(l〇〇 sccm)以及Ar(4〇 似叫流 入:)秒。在另一個實施例中,第一與第二個步驟的流入時 間被增加(達諸如各為5秒與4秒),而第三個步驟的流入時 間被減少(達諸如3秒)。該另一個實施例較標準b〇sch DRIE製程更能提供直立的壁面。通常直立率又範圍為9〇 -----------------„----^---------^ (請先閱讀背面之注意事項再填寫本頁)
536733
# 經濟部智慧財產局員工消費合作社印製 + -〇。.6 或更佳(諸如 9〇。土〇5。,9〇。士〇4。,或 9〇。 ±〇·3或更佳)。該經刻晝光阻層lu可接著被移除,而留 下第1D圖所示的構造。因此,光阻移除亦可使用丙酮(而 非超音波)進行。 使用上述製程,則相當深(諸如6〇微米或更深)且窄和 /或_\間隔構造(諸如5微求或更小的間隔或寬度)可被形成 於曰曰圓層令。使用多層相同光阻材料將維持光阻材料的 解析度,並允許祕刻。此舉提供的優點超過使用單一光 阻層或氧化物遮罩。例如,具有較大厚度的—單—光阻層 通常提供較差的解析度。氧化物料(雖然可提供相㈣ 解析度與_深度)通常伴有表面粗糙及碎[作為舉例 ’第3與4圖係個別表示使用上述製程與氧化物遮罩所形成 的梳指形。如第3圖所示,上述製程提供較平坦表面。即 使在深(諸如>60微求)且直立(諸如9〇。土〇6。s戈更佳)的 壁面上,具有30奈米均方根或更小粗糙度的表面亦可被形 成。 雖然上述實施例係舉例說明多層光阻劑在梳指形中的 使用’但是本發明並非限於此。上述製程可被使用以形成 MEMS裝置的其他構造,諸如直立鏡面或操縱束壁面。一 鏡面可包含諸如與一環繞溝渠隔離之平坦且直立的壁面, 並可被形成,如申請序號為09/372,265號(代理人待審案件 第 2316.1010US01 號)之標題為“ Micr〇electr〇mechanicai Optical Switch and Method of Manufacture There〇f,,中所 說明,其内容在此併入本案以為參考資料。上述加工亦可
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱
裝------------訂·! ;線· (請先閱讀背面之注意事項再填寫本頁) 9 - 536733 A7
被使用於MEMS構造以外的構造上,諸如積體電路裝置。 例如,上述製程可被應用於諸如M〇s裝置等積體電路聿 置中的隔離溝渠、閘電極等。因此,如上所述,晶圓層一 詞可包含在一半導體晶圓上的任何層,包含基板本身^费 蓋層。 β 如上所述,本發明不應被認為限定在上述的特定實例 ,而應涵蓋所附申請專利範圍中之本發明的所有特性T各 種改良、相當的製程以及本發明可適用的多種構造將為熟 習本技蟄之人士所易於瞭解。中請專利範圍希冀涵蓋該改 良及裝置。 元件標號對照 f lif先閱讀背面之注意事項再填寫本頁)
I 吕丁 i I 經濟部智慧財產局員工消費合作社印製 1(H…基板 10 3…複合光阻劑層 103a,103b."薄層 105···上晶圓層 107…下晶圓層 10 9…鎮埋絕緣層 111···經刻畫光阻層 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 線 10
Claims (1)
- AS B8 C8 D8 _虎專利再審查案巾請專·圍修正本 修正曰期·· 92年03月種私除部分之-晶圓層的方法,其包含有: ,、多層的相同光阻劑材料被形成於該晶圓層上,以便 形成一複合光阻劑層; 該複合光阻劑層被圖案化並顯影,而形成—圖案化 的光阻劑層; 經曝光的晶圓層部分使用該圖案化的光阻劑層被移除。 2·如申請專·圍第旧之方法,其中形成該多層相同光 阻μ材料包含形成各層至該光阻劑材料的最大額定厚 度。 3·如申請專利範圍第^員之方法 的光阻劑材料為S 1818。 4·如申請專利範圍第丨項之方法 包含由該晶圓層形成一壁面。 5·如申請專利範圍第*項 万法,丹Υ移除部分的| 而形成壁面包含形成深度為6〇微米或更深的壁面。 6·如申請專利範圍第5項 甘击# ^ 、 、之方法,其中矛夕除部分的晶圓層 匕δ形成具有壁面的直立拔、生 兮古a w 構仏,該直立構造具有5微米 或更小的寬度。 7·如申請專利範圍第6項 # ^ ^ 、方法,〃、中私除部分的晶圓芦 包含形成表面純度為30nmrms或更低的壁面。曰 8·如申請專利範圍第7項 甘士必人 貝之方法,其中移除圖案化的光阻 裝 其中形成該多層所使用 其中移除部分的基板層 其中移除部分的基板層 訂 線 本紙張尺度通用中國國家標準(CNS) Α4^Γ α〇/33剜包含使用丙酮。 9·如申請專利範圍第7項之方法,1巾# ^i 貝之方法其中私除部分的晶圓層 各形成直立率至少為9〇± 0.6度的壁面。 1〇.2請專利範圍第6項之方法,其中移除部分的晶圓層 G B形成直立率至少為9〇± 〇·6度的壁面。 U·如:請專利範圍第4項之方法,其中移除部分的晶圓層 匕έ开/成表面粗糖度為3〇 nm rms或更低的壁面。 12·如申請專利範圍第1項之方法,其中形成該多層相同光 阻翁料包含沈積多層該光阻劑材料於基板層上,並在 後續層沈積前將各被沈積層加熱。 13·如申請專利範圍第丨項之方法,其中移除圖案化的光阻 .層包含使用丙g同。 14· 一種半導體晶圓,包含有: 一晶圓層; 一以該晶圓層定義的直立構造,該直立構造包含長 度為⑼彳政米或更長且表面粗糙度為30 nm rms或更小的 壁面。 15·如申請專利範圍第14項之半導體晶圓,其中該壁面具有 7 5微米或更長的長度。 16·如申請專利範圍第14項之半導體晶圓,其中該壁面具有 至少90± 0.6的直立率。 17, 如申請專利範圍第16項之半導體晶圓,其中該直立構造 具有5微米或更小的直立構造。 18. 如申請專利範圍第16項之半導體晶圓,該直立構造係以 -12- 裝 訂 線 本紙張尺度適财_家標準(CNS) A4規格(210^5^17 536733 A8 B8 C8 D8 申請專利範圍 5微米或更小寬度而與相鄰構造間隔 裝 訂 線 本紙張尺度適用中國國家標準(CNS) A4規格(210Χ297公釐) -13-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/372,428 US6316282B1 (en) | 1999-08-11 | 1999-08-11 | Method of etching a wafer layer using multiple layers of the same photoresistant material |
Publications (1)
Publication Number | Publication Date |
---|---|
TW536733B true TW536733B (en) | 2003-06-11 |
Family
ID=23468069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089116106A TW536733B (en) | 1999-08-11 | 2000-10-13 | Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby |
Country Status (5)
Country | Link |
---|---|
US (2) | US6316282B1 (zh) |
EP (1) | EP1206795A2 (zh) |
AU (1) | AU7389800A (zh) |
TW (1) | TW536733B (zh) |
WO (1) | WO2001011666A2 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2781916B1 (fr) * | 1998-07-28 | 2000-09-08 | Commissariat Energie Atomique | Procede de realisation collective de tetes magnetiques integrees a surface portante obtenue par photolithographie |
WO2002080255A1 (en) * | 2001-03-16 | 2002-10-10 | Corning Intellisense Corporation | Electrostatically actuated micro-electro-mechanical devices and method of manufacture |
US20030026571A1 (en) * | 2001-07-31 | 2003-02-06 | Michael Bazylenko | Method of reducing sidewall roughness of a waveguide |
US8126445B2 (en) * | 2005-07-15 | 2012-02-28 | Leadership Dynamics Corporation | System for initiating geospatial functional control of mobile electronics |
US9362459B2 (en) * | 2009-09-02 | 2016-06-07 | United States Department Of Energy | High reflectivity mirrors and method for making same |
CN106596961A (zh) * | 2016-12-13 | 2017-04-26 | 湖南圣湘生物科技有限公司 | 一种高灵敏度微米结构生物芯片的构建方法 |
US11387099B2 (en) | 2020-11-18 | 2022-07-12 | Sandisk Technologies Llc | Spin coating process and apparatus with ultrasonic viscosity control |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62144161A (ja) | 1985-12-19 | 1987-06-27 | Toshiba Corp | レジストパタ−ン形成方法 |
JP2657378B2 (ja) | 1987-05-20 | 1997-09-24 | 日本テキサス・インスツルメンツ株式会社 | 光スイッチング装置 |
JPH01270227A (ja) | 1988-04-20 | 1989-10-27 | Fujitsu Ltd | レジスト膜形成方法 |
JP2705253B2 (ja) | 1989-11-10 | 1998-01-28 | 富士通株式会社 | 導体パターン形成方法と磁気ヘッドの製造方法 |
US5110760A (en) | 1990-09-28 | 1992-05-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of nanometer lithography |
US5420067A (en) | 1990-09-28 | 1995-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Method of fabricatring sub-half-micron trenches and holes |
JPH0543399A (ja) | 1991-03-08 | 1993-02-23 | Ricoh Co Ltd | 薄膜機能部材 |
US5148506A (en) | 1991-04-26 | 1992-09-15 | Texas Instruments Incorporated | Optical crossbar switch |
US5646095A (en) | 1991-06-18 | 1997-07-08 | International Business Machines Corporation | Selective insulation etching for fabricating superconductor microcircuits |
US5155778A (en) | 1991-06-28 | 1992-10-13 | Texas Instruments Incorporated | Optical switch using spatial light modulators |
US5232866A (en) | 1991-10-23 | 1993-08-03 | International Business Machines Corporation | Isolated films using an air dielectric |
US5199088A (en) | 1991-12-31 | 1993-03-30 | Texas Instruments Incorporated | Fiber optic switch with spatial light modulator device |
JPH0621701A (ja) | 1992-06-30 | 1994-01-28 | Taiyo Yuden Co Ltd | 誘電体共振器を含むフィルタ装置 |
US5239599A (en) | 1992-08-13 | 1993-08-24 | Jds Fitel Inc. | Moving fiber optical fiber switch |
US5378583A (en) | 1992-12-22 | 1995-01-03 | Wisconsin Alumni Research Foundation | Formation of microstructures using a preformed photoresist sheet |
US5616514A (en) | 1993-06-03 | 1997-04-01 | Robert Bosch Gmbh | Method of fabricating a micromechanical sensor |
US5345521A (en) | 1993-07-12 | 1994-09-06 | Texas Instrument Incorporated | Architecture for optical switch |
US5618383A (en) | 1994-03-30 | 1997-04-08 | Texas Instruments Incorporated | Narrow lateral dimensioned microelectronic structures and method of forming the same |
US5491376A (en) * | 1994-06-03 | 1996-02-13 | Texas Instruments Incorporated | Flat panel display anode plate having isolation grooves |
AU2683995A (en) | 1994-09-02 | 1996-03-27 | Stichting Voor De Technische Wetenschappen | Process for producing micromechanical structures by means of reactive ion etching |
WO1996016435A2 (en) | 1994-11-23 | 1996-05-30 | Philips Electronics N.V. | Semiconductor device provided with a microcomponent having a fixed and a movable electrode |
US5594820A (en) | 1995-02-08 | 1997-01-14 | Jds Fitel Inc. | Opto-mechanical device having optical element movable by twin flexures |
US5594818A (en) | 1995-03-08 | 1997-01-14 | Lucent Technologies Inc. | Digital optical switch and modulator and a method for digital optical switching and modulation |
US5665633A (en) * | 1995-04-06 | 1997-09-09 | Motorola, Inc. | Process for forming a semiconductor device having field isolation |
US5623564A (en) | 1995-06-07 | 1997-04-22 | Lucent Technologies Inc. | Self-aligned mechanical optical switch |
FR2736934B1 (fr) | 1995-07-21 | 1997-08-22 | Commissariat Energie Atomique | Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche |
CA2156029C (en) | 1995-08-14 | 2000-02-29 | John O. Smiley | Optical switching device |
US5705433A (en) | 1995-08-24 | 1998-01-06 | Applied Materials, Inc. | Etching silicon-containing materials by use of silicon-containing compounds |
US5623568A (en) | 1995-09-15 | 1997-04-22 | Lucent Technologies Inc. | Compact and fabrication tolerant high speed digital optical Y-switches |
US5661591A (en) | 1995-09-29 | 1997-08-26 | Texas Instruments Incorporated | Optical switch having an analog beam for steering light |
US5627924A (en) | 1996-01-18 | 1997-05-06 | Lucent Technologies Inc. | Article comprising a non-mechanical optical fiber switch |
US5778513A (en) | 1996-02-09 | 1998-07-14 | Denny K. Miu | Bulk fabricated electromagnetic micro-relays/micro-switches and method of making same |
US5684631A (en) | 1996-05-13 | 1997-11-04 | Lucent Technologies Inc. | Optical modulator/switch including reflective zone plate and related method of use |
US5858622A (en) * | 1996-07-23 | 1999-01-12 | Wisconsin Alumni Research Foundation | Thick metal integrated transmission line fabrication |
US5706123A (en) | 1996-09-27 | 1998-01-06 | Texas Instruments Incorporated | Switched control signals for digital micro-mirror device with split reset |
US5774604A (en) | 1996-10-23 | 1998-06-30 | Texas Instruments Incorporated | Using an asymmetric element to create a 1XN optical switch |
US5761350A (en) | 1997-01-22 | 1998-06-02 | Koh; Seungug | Method and apparatus for providing a seamless electrical/optical multi-layer micro-opto-electro-mechanical system assembly |
US5790720A (en) | 1997-05-06 | 1998-08-04 | Lucent Technologies, Inc. | Acoustic-optic silica optical circuit switch |
US5808780A (en) | 1997-06-09 | 1998-09-15 | Texas Instruments Incorporated | Non-contacting micromechanical optical switch |
JP2002509808A (ja) | 1998-01-15 | 2002-04-02 | キオニックス・インコーポレイテッド | 集積大面積ミクロ構造体およびミクロメカニカルデバイス |
US6320145B1 (en) | 1998-03-31 | 2001-11-20 | California Institute Of Technology | Fabricating and using a micromachined magnetostatic relay or switch |
US6229640B1 (en) * | 1999-08-11 | 2001-05-08 | Adc Telecommunications, Inc. | Microelectromechanical optical switch and method of manufacture thereof |
US6242363B1 (en) * | 1999-08-11 | 2001-06-05 | Adc Telecommunications, Inc. | Method of etching a wafer layer using a sacrificial wall to form vertical sidewall |
-
1999
- 1999-08-11 US US09/372,428 patent/US6316282B1/en not_active Expired - Lifetime
-
2000
- 2000-08-01 WO PCT/US2000/040531 patent/WO2001011666A2/en active Application Filing
- 2000-08-01 EP EP00962030A patent/EP1206795A2/en not_active Withdrawn
- 2000-08-01 AU AU73898/00A patent/AU7389800A/en not_active Abandoned
- 2000-10-13 TW TW089116106A patent/TW536733B/zh not_active IP Right Cessation
-
2001
- 2001-09-04 US US09/946,390 patent/US6469361B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1206795A2 (en) | 2002-05-22 |
US6469361B2 (en) | 2002-10-22 |
US20020009863A1 (en) | 2002-01-24 |
AU7389800A (en) | 2001-03-05 |
WO2001011666A3 (en) | 2001-08-16 |
WO2001011666A8 (en) | 2003-10-23 |
WO2001011666A9 (en) | 2002-08-01 |
US6316282B1 (en) | 2001-11-13 |
WO2001011666A2 (en) | 2001-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2987198B2 (ja) | マイクロ機械的スイッチ | |
JPS62105426A (ja) | サブミクロン寸法のマスク構造を形成する方法 | |
EP0140817B1 (en) | Recessed metallization | |
JP2009214295A (ja) | シリコン構造熱分離のためのシステム及び方法 | |
JP2505359B2 (ja) | 半導体装置のコンタクトホ―ル形成方法 | |
JPH08306891A (ja) | Soi基板の製造方法 | |
TW536733B (en) | Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby | |
TW529057B (en) | Method of etching a wafer layer using a sacrificial wall and structure formed thereby | |
US5773361A (en) | Process of making a microcavity structure and applications thereof | |
JP2007015101A (ja) | 隠れヒンジmemsデバイス | |
US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
TW471111B (en) | Manufacturing method for trench | |
US7160751B2 (en) | Method of making a SOI silicon structure | |
TW521439B (en) | Method for making a thin film structure | |
TWI255559B (en) | Spacer fabrication process for manufacturing reflective stealth mirrors and other MEMS devices | |
JPH0555358A (ja) | 半導体装置の製造方法 | |
US6743731B1 (en) | Method for making a radio frequency component and component produced thereby | |
JPH10189573A (ja) | 半導体装置の製造方法 | |
KR0147995B1 (ko) | 박막 헤드의 패터닝 방법 | |
JPS6312381B2 (zh) | ||
JP3107624B2 (ja) | マスク位置合わせのための基準パターン形成方法 | |
KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
TW384527B (en) | Manufacturing method for contact windows | |
TW306022B (en) | Manufacturing method of metal contact hole for semiconductor integrated circuit | |
JPH02240947A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |