TW530413B - Method for fabricating trench capacitors - Google Patents

Description

530413 A7

敘述 本發明有關製造溝渠電容器 散電容器和半導體裝置二者， 憶體。 之方法’该電容器適用於離 並且’特別是用於半導體記 電子電路s件微型化的增加導致對於具有最大可能電容 與體積比的電容器的需求。&了減少該介電層在二電容哭 電極間的厚度，以及藉由選擇新材料增加該介電常：之;; ’特別是以預s體積擴大該電容器電極表面的方式更導致 較大的電容與體積比。 透過使基材表面變粗μ或將基材表面儘可能細微的圖樣 化，可使表面擴大至預定體積。該電極和該介電層均施加 至该基材表面上。 一種製造具有較大電容與體積比的電容器的技術，該技 術涉及在溝渠内產生電容器，該電容器係產生於該基材内 並且塗裝上一第一電極，一介電層和第二電極。同時此 技術已證實為是成功的。此技術係用於在超大型積體電路 裝置中製造電容以及製造離散（不連續）電容器二方面，前 者要求預定最小電容的該基材上區域條件最小化，後者則 要求預定量的最大化電容。 離政溝渠電谷器之具體貫施例在德國專利申請案第 1 9 9 4 0 8 2 5.4 - 3 3號中已加以說明，標題為”電容器結構”。為 了增加電谷’此電容器結構在石夕基材内具有多種溝渠，均 塗佈一電極，一介電層和一第二電極，並且因而一起形成 %谷器。圖1圖示此溝渠電容器在η型推雜石夕基材1-1上的 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐） 530413 A7

裝 訂

4 ^0413 A7 -----——‘ _B7 五、發明説明（3 ) 墊2_2，氮化物層2_3和氧化物層2_4。因而製造出一硬罩幕 ’可使用該罩幕將該溝祕刻至該p型摻㈣晶圓W。在 此圖樣化處理之後，移除該光阻層2·6。 斤在各向異性的乾蝕刻步驟中，例如使用圖几）第二乾蝕刻 氣體2-㈣R職刻步驟，丨質上係選擇性地㈣該溝渠 2_15的氧化物層2_4部份。之後，再次移除該氧化物層μ。 在另一步驟中，該溝渠2-15的内牆型摻雜，以便與圍 =該溝渠的p型摻雜區域絕緣，該内牆可做為要被製造的該 電容的第一電極2-1〇(”埋入板"）。透過在該溝渠2_15的内膽 上沉積一矽化砷（arsenosi丨icate)玻璃層而產生該溝渠内牆 的η型摻雜。後續的擴散步驟使得該料_ (arsenQsiHcateQ) 破璃的砷滲入該側牆，並且產生完全圍繞該溝渠的11型摻雜 層。圍繞該溝渠的n型摻雜層建構成該溝渠電容器的第一電 極2-10 (n型埋入板）。接著再次移除該矽化砷 〇1^]103丨14316)玻璃層（圖2(：)。 然後發生以下情形··一用於短路的η型植入鄰接第一電極 2_1〇(未圖示於圖2d)中）' 在該第一電極2-1〇上沉積介電 2-11，例如一氧化物_氮化物_氧化物（〇N〇)層、以及沉積做 為第二電極2-12的η型摻雜多晶矽層。後續化學機械拋光 (CMP)步驟的結果，該介電2-11和建構該第二電極2-12的多 晶矽層僅留在該溝渠内（圖2d))。因而完成大部份的該溝渠 電容器製造。 $ 現在，一般製造的DRAM溝渠電容器其在該基體表面的 溝渠外徑約為300 nm ’並且深度最深至1 〇 μιη，以便提供該 -6 -

530413 五、發明説明（ 電極；適當的」冓渠牆表面。然而，要製造具有如此大的寬 度/彳頁斷面縱核比的溝準，脾^ ^ | 、 再木將使5亥蝕刻步騍的條件更嚴格， 並且，此製造料且昂責。要進—步減少該溝渠外徑 亚增加溝渠沬度，以便擴大溝渠膽區域，將會愈來愈困難。 :何以固實或加深溝渠以進一步增加離散或整合溝渠電 容益的電容與體積比的方式，在短時間内均會面臨技術上 或^^方面的限制。已發展出’例如將該溝渠牆表面變粗 链（請參考例如該專利申請書US 5,981，35〇或仍“Μ 或以較深的溝渠深度將該溝渠橫斷面加寬（瓶狀溝 表面擴大方法，做為增加該溝渠牆表面區域的替代方法。 裝 然而’使用此二方法時必須注意’以確保該溝渠的加宽不 會超出要求，而破壞了鄰接溝渠間的中間㉟]故過頭的結 果將1次減少該表面區I在半導體記憶體中，該中間牆 的破壞甚至將導致鄰接溝渠電容器間的短路。因而，在： 實施例中’該溝渠間的安全距離必須一致，而此安全距： 正是將該溝渠橫斷面加寬至最大的障礙。因而，使用這此 方法將限制該溝渠牆表面區域的增加。 一 因而，本發明目標係提供-種方法，此法沒有上述困難 ，=且以成本效益的方式顯著增加該溝渠牆表面區域，而 破壞鄰接溝渠中間牆的風險也不會因此增加。對半導體纪 憶體而言’此法的意圖在於，特別是，避免在鄰二 容器間形成短路。 木％ 透過使用如申請專利範圍第丨項之製造溝渠電容器之方 法，以及如申請專利範圍第30項之半導體裝置而達&此目 -7- 本纸張尺度適用中_~i^CNS) A4規格(2iqx撕公着）

V ^0413

、發明説明（ 、。本發明進一步之較佳具體實施例 該相關專利申請範圍'敘述和圖式。 特”.“原自 半本發明提供-種製造至少-個以上溝渠電容器之方法， 步驟如下： 电 -導體基材，在半導體基材的正面有—個以上的溝渠 溝杀在5亥溝渠牆表面上有一預定n型摻雜； 在该半導體基材正面施加一液態電解液； -在該半導體基材背面和該液態電解液之間施加一電壓

，使得具有預定電流密度的電流流動，並且在該溝準聆 内產生中孔； Q '在該溝渠和該相關中孔内產生一第一電極； '在該第一電極上施加一介電； 在δ亥介電上施加第二電極。 本發明之另一特點為提供一半|體裝f ’在+導體基材 正面具有一個以上的溝渠電容器， -其中該冑渠電$器在該半導體I材内具有至少一個以 上的溝渠，在該溝渠内有中孔； /、中α亥溝七牆和該溝渠電容器的中孔牆皆具有第一電 極，或者第一電極係施加在該溝渠牆以及該溝渠電容器 的中孔牆上； •其中在該溝渠電容器的第一電極上施加一介電； ^其中在該溝渠電容器的介電上施加一第二電極。 依如本發明之該方法，在該溝渠牆内產生中孔，在牆内 的這些中孔，給予足夠的數目、足夠的長度和足夠的外徑 裝· 訂. •線 ................................................ -8, 530413 A7 ____ ___B7 五、發明説明（6 ) ’將顯著增加溝渠的總表面區域，並且因此增加溝渠電容 器電極的總表面區域。 中孔係半導體基材内以電化方法製造的通道，符合定義 的（definition-conforming)桿徑約在 2 nm到 50 nm之間。該中 孔表好到達該半導體基材的n型摻雜表面，並如本發明在適 合的電壓下與該電解液接觸。特別是，該中孔最好到達該 溝渠牆表面的η型摻雜區域，並且從該溝渠牆表面到該^型 摻雜溝渠牆内部成長為如"虫主孔般的”通道。在此實施例中 ’該溝渠牆内部為直接圍繞該溝渠的半導體基材材料。 該溝渠係產生於該半導體基材的正面，而該中孔則產生 於該溝渠牆表面。該溝渠結合了該半導體基材上最小區域 的條件’提供使溝渠電容器具有最大可能電容的最大可能 表面。如本發明，該溝渠同時具有溝渠牆表面，而中孔則 產生於該溝渠表面上。為了致能中孔的形成，該溝渠的溝 ‘牆具有一預定η型摻雜。 違中孔係以電化方式形成。如本發明之該方法於該液態 電解液和該半導體基材η型摻雜表面間的介面處使用電化 處理，在該半導體基材背面和該液態電解液之間施加外部 電壓日寸’ η型摻雜表面的半導體基材材料會在由拓樸指示的 该電場區域升高的位置上產生蝕刻。 在此實施例中，本發明利用在該電化餘刻期間建立的姓 =擇性，並且該選擇性偏好在該中孔頂端㈣，而同時 访介面的其它區域保持未姓刻。不想專注於此方面的解釋 ’本發明者的觀點為，此選擇性源自該電場輪廓，以及施 -9- Α4規格（21*0X297公釐） 530413

加外部電麼時，在不均勾介面上會形成空間充電區域。該 液態錢液和該半導體基材間不均勾的介面會產生具有不 同電昜強度的區域。该溝渠牆内的指向的凹洞會產生，例 如車乂強的電场，藉此加速該蝕刻運作。由於該空間充電區 域同時在該凹洞的兩側引發鈍化，該凹洞成長以形成中孔 並以蛀孔般的方式流動。這些中孔的外徑範圍一般在 2 nm到20 nm之間，可用該11型摻雜濃度和該電流密度設定 實際的外徑。 該中孔二側的鈍化由該空間充電區域也限制了該中孔密 度，由於該二空間充電區域的範圍已給予二中孔間最小距 離-良好的近似值。由於該空間充電區域的範圍係由該溝 渠牆的η型摻雜濃度以及電場二者決定，可用此二參數設定 該中孔密度。 以該半導體基材背面和該液態電解液間的電壓在該溝渠 牆内產生選擇性蝕刻。在要被蝕刻的中孔的區域内，該電 壓最好以將該背面放在同質電位的方式施加至該背面，亦 即該對應的背面區域最好以低阻抗的方式與彼此接觸。在 該背面區域，此種作法將導致一垂直於該背面區域的同質 電流密度分配。以此法，該溝渠第一個”看到，，相同的電場 分布，以便在大部份相同的實施例中可在不同的溝渠上形 成中孔。 此外’在每一個溝渠和該相關中孔的實施例中產生第一 電極。如第一具體實施例，在該溝渠和該相關中孔的表面 產生弟一龟極。在此貫施例中’最好施加該第一電極 乂 530413 A7

裝

4 530413 A7 ____B7 五、發明説明（9 ) 申請的"製造大型半導體記憶體溝渠電容器之方法”的專利 申請案）。 該溝渠最好以一般二維結構的方式安排。在半導體記憶 體中’该結構最好從記憶體細胞的佈局中產生，該佈局主 要是堆疊的愈密愈好，必須考慮記憶體細胞元件（電晶體和 溝渠）和該半導體基材正面的鉛的空間要求。特別是，該溝 渠係個別安排在該處或最好為溝渠對，三個溝渠或其它倍 數的溝渠彼此緊密放置，該個別或多數個溝渠最好在一方 向上彼此距離固定距離八丨，並且在另一方向上彼此距離固 定距離A2。此外，該二方向最好以彼此垂直的方式排列。 以此法’是可能在該半導體基材正面得到具有較大堆疊密 度的溝渠電容器。 該溝渠深度最好大於在該半導體基材表面上個別溝渠橫 斷面最大外徑的1 〇倍，並且大於3 0倍更好。溝渠愈深，該 溝渠牆表面愈大，並且特定溝渠橫斷面用於產生中孔的區 域也愈大，該橫斷面係用於產生溝渠電容器。 施加電壓期間，位於溝渠間區域内的半導體基材表面最 好覆蓋一水平電絕緣覆蓋層。該水平電絕緣覆蓋層使該液 態電解液不會接觸該半導體基材表面。一方面，避免在電 化I虫刻期間内於該半導體基材表面上也形成中孔；另一方 面’然而’也使得上升電流不會在電化蝕刻期間内流動， 特別疋在具有P型摻雜表面的區域内流動，該電流會擾亂中 孔形成的電場生成’並且因而妨礙該溝渠内的中孔形成。 該水平電絕緣覆蓋層最好具有一氮化物層，特別是在氧化 -12-

530413 A7

530413 、發明説明（ 和該剩餘的TEAS/TEOS氧化物層部份。 —4較低溝渠區域的溝渠牆最好為n型摻雜。最好以產生預 定平均中孔密度的方式選擇該較低溝渠區域的 =施加電壓期間的電流密度。採用電流密度和 摻雜以定義在中孔旁鈍化區域的範圍或相反表面頂端，並 且因而定義在該溝渠牆上中孔的平均密度。最好以砷、磷 和/或銻的擴散達成該較低溝渠區域的η型摻雜。在一較佳 具體實施例中，以三乙基砷酸（TEAS*As〇(〇C2H5W所產 生的層達成該擴散，並且被帶至該溝渠牆，並且以退火/驅 動步驟。在另一較佳具體實施例中，可以氣態沉積步驟實 現該擴散。 。。取好以該半導體基材背面和導入該液態電解液内的計數 益電極之間的電壓產生該預定電流密度。對於正面要產生 中孔的區域而言，該半導體基材背面的表面最好具有較低 的阻抗，使在此區域背面的電位大部份均相同。結果在此 區域内流動的電流大部份與該溝渠垂直’並且該半導體基 材背面到該溝渠間的電流密度也大部份相同。 在-較佳具體實施例中’摻雜步驟係在該半導體基材背 面的電接觸連接之前執行，以在該半導體基材背面產生摻 雜層。以此步雜’是可能以簡單方式在該半導體基材上產 生低阻抗背面^由於該半導體基材的p型基本掺雜，該換 雜最好為P +型摻雜，此意味著在該背面不會產生⑼界面。 最好以P型植入產生該摻雜。 在該中孔製造之後，最好再次移除在半導體基材背面的 裝 訂 線 本纸張尺度適财S國家標準(CNS) M規袼( χ -14- 530413 A7

摻雜層，以避 導體基材正面 免後續處理步驟期間該摻雜材料會污染該半 在另-較佳具體實射，以導電液產生該f面的電連接 ’遠導電液與該半導體基材背面接觸。該導電液最好 解液，並且最好為水樣溶液的氯氣酸（HF)。以冑電液接觸 連接，在該背面上提供同質的低阻抗接觸分佈，並且因而 使㈣背面植人步驟變得是多餘的。省略該背面植入步驟 接著即省略在該晶圓正面加上保護層的步驟，該步驟係在 將晶圓放在正面供背面植入之後執行，並且也省略了在植 入後接著將背面摻雜層和正面保護層回蝕的步驟。此外， 使用含HF的背面電解液也省略了額外的濕蝕刻步驟，要移 除自然生成於所有未覆蓋矽區域的氧化矽必需執行此步驟。 在該半導體基材正面的液態電解液最好為水樣HF溶液 ’其HF比率最好至多為25%且一般為3%。 在該半導體基材背面和該液態電解液間的電壓最好設計 成讓流經該半導體基材背面的電流密度小於1〇〇 mA/cm2， 並且最好小於50 mA/cm2。該電流密度、或dr〇pped acr〇ss 該空間充電區域並連接至該電流密度的電壓，與該溝渠牆 的η型摻質濃度一起決定該溝渠牆的中孔密度。該中孔密度 6由在该中孔二側的空間充電區域範圍所決定；做為被動 層的該空間充電區域係用於保護中孔，以免碰觸到成長的 鄰接中孔。最好以該中孔兩側的空間充電區域厚度約為 10 nm到50 nm，並且最好在10 nm到30 nm為條件來選擇η 型捧雜和電流选度。以§亥一空間充電區域範圍的總合來概 -15 530413 A7 B7 13 五、發明説明（ 异二中孔間的最小距離。以此法，鄰接中孔的最小距離最 好在2 0 n m到6 0 n m之間。 經該電化方法處理後的溝渠中孔外徑最好在2到5 。中 孔在產生該中孔後，最好將其擴大，以便内部有足夠空間 以加上導電和絕緣層，供製造用於該溝渠電容器的電極和 介電。該擴大增加中孔半徑和長度的量最好大約相同。在 半導體記憶體製造過程中，該擴大最好小於該空間充電區 域範圍，以便避免擴大之後第一溝渠中孔接觸鄰接溝渠中 孔的情形（’’短路”）。半導體記憶體中孔的外徑最好至多擴張 至 50 nm 〇 裝 可以許多標準方法實現該中孔的擴大。透過第一較佳具 體實施例中的實例，可以濕化學氧化法，例如使用ho〗，、 以及後續的氧化物蝕刻，例如使用氫氟酸，來完成該擴大 訂

線 。在第二較佳具體實施例中，根據先前技藝以電化方法達 到擴大。然而’也可想到其它方》，移除該中孔牆區域層 以擴大該中孔。 在半導體記憶體中，該溝渠具有中孔，其長度大於L 並且最好大於靠該最近溝渠的溝渠牆厚度的1/2。在此, 例中，溝渠牆厚度意指二溝渠間牆到牆的最短距離。^ 的長度愈大’該溝渠内的表面和中孔也隨著增加，因济 得到較大的區域以施加電極區域愈大愈好的電容器。逢 自行鈍化（Self-passivation)處理的關係，製造該中孔期間 風險不會顯現，該風險係指中孔將成長至該鄰接溝^ 至該鄰接溝渠中孔内，目而造成鄰接溝渠電容器間的菊 -16-

530413 A7 B7 五、發明説明（14 。相反地，该自行鈍化（self_pass丨vati〇n)使得中孔朝向沒有 隶近溝渠而非有最近溝渠的方向成長。結果，藉由該自行 鈍化（self-passivation)，得以將該溝渠間的n型摻雜量充份 利用於中孔形成方面’該摻雜量與該溝渠彼此的安排無關 ，而使得中孔間不會產生短路。 裝 在此連接中，自行鈍化（self_passivati〇n)處理是一種效果 ，透過此效果，當從該中孔至例如一鄰接中孔，或至一鄰 接溝渠，或至另一洞的溝渠牆厚度低於最小值時，該中孔 成長的長度會自主地停止。如目前所了解，該自行鈍化 (Self-passivation)係由該空間充電區域的厚度所產生，該區 域在該半導體基材内的液態電解液與半導體基材間的界限 層内產生電壓。據此，該最小溝渠牆厚度值主要視該換雜 浪度和電流密度而定。因而，該自行純化（self-pas — 〇n) 訂 線 提供了在不設限期間内製造中孔，而不會在鄰接溝渠或中 孔間V致短路的可能性。以此法，可將在該半導體基材表 面下的半導體基材量做最大的使用，以製造出愈大愈好的 電容器區域。在半導體記憶體中，也可能以此法，利用在 該電晶體之下鄰接該溝渠電容器的該半導體基材内的量以 Z成中孔和電容器區域，使得進—步增加堆疊密度成為可 在半導體記憶體中，在該液態電解液和該半導體基材間 2加電壓的時間，最好持續得比靠該最近溝渠的溝渠牆厚 :的1/2與該平均_率的比率所得到的時間還長。在此實 W例中平均蝕刻率為隨時間經過所平均得到的蝕刻率 -17- I紙張尺度適财_家鮮 X 297公釐） 530413

郯桩：〆自仃純化（Self-passivation)的關係，不會有令孔金 門趑犯姑/ 生短路的風險’該電化處理的時 間將明顯較沒有自行銳 . 間還長，胃電化方^ 卿㈣叫的實施例的時 /的妗間為在該液態電解液和該半導體 二間%加電壓的期間。在沒有自行鈍化(seif，s__) 产二亥電化處理的時間應比該最近溝渠的溝渠牆厚 :—平均㈣率的比率所得到的時間還短，以 中孔和鄰接溝渠間並無接觸。 Μ 電化處理’其時間比該最近溝渠的溝渠牆厚度的與 ^均餘刻率的比率所得到的時間還長，其優點為該中孔 ^未安排最近溝渠的方向能進一步成長，以便將現有量做 隶大的利用而形成中孔。 溝渠電容器的第_雷# I μ i i 禾 电極取好由该溝渠牆表面和該溝渠中 孔表面❼型摻雜區域所產生。第—電極的上述產生以簡 化了製造，由於該溝渠和/或中孔牆的η型摻雜早已預定用 於中孔製造。在第-較佳具體實施例中，實現另—個η型換 雜步驟以完成該第-電極。以此法，形成該中孔所需的該 摻雜濃度的選擇與產生該第一電極所需的該摻雜濃度的選 擇無關。最好以以氣態沉積步驟和/或TEAS , TE〇S和後續 的退火步驟（TEOS代表四乙醇正硅酸鹽tetraethy丨 orthosilicate)產生該η型摻雜。 在另一較佳具體實施例中，將一導電層施加至該溝渠牆 區域的η型摻雜區域和中孔表面，以產生該第一電極。該 導電層最好為金屬或矽化物，例如鎢或矽化鎢（tungsten -18- 本紙浪尺度適用中國國家標準(CNS) A4規格(210 X 297公D 難 ---- 530413 A7 —________B7 五、發明説明（ ---—— ^ 、此法此省略空間充電區域，該區域係由介電和 7溝渠牆區域的n型矽間的界面所產生且形成該溝渠電容 為’的寄生電容。 在第一幸乂佳具體實施例中，該溝渠牆表面和該中孔表面 二：摻雜區域的摻雜程度早已很高，以致於不需實現第二 1151 ^雜步驟。然而，為了中和此實施例中高η型摻雜濃度 所產生的偏鬲中孔密度，該電流密度最好增至能恢復所要 中孔密度值的範圍。 半‘體C憶體的介電最好為一氧化物_氮化物_氧化物 (〇Ν〇)層，一氮化物-氧化物（NO)層，一氧化鋁層或一氧化 懿層。所有這些層與溝渠電容器製造的處理過程皆相容， 即使為一非常薄的層結構，這些層皆能致能在該二電極間 的電絕緣，該絕緣具有必要的崩潰強度。對離散溝渠電容 器而言，該介電最好也是氧化矽和/或氮化物。由於此法可 產生具有最大可能區域的溝渠電容器，該介電最好覆蓋該 溝渠整個η型摻雜的中孔牆表面和該相關溝渠牆表面的顯 者部份。 半導體記憶體的第二電極最好為導電材料，並且最好為 多晶矽、矽化鎢或另一種矽化物。對離散溝渠電容器而言 ，该第二電極最好也是鋁。由於此法可產生具有最大可能 區域的溝渠電容器，該第二電極最好覆蓋該介電層的大部 伤。該第二電極在施加該介電之後產生，最好以導電材料 填充该溝渠和/或中孔。以此法，在該溝渠和中孔區域内不 會產生洞穴，該洞穴因時間經過所產生的化學反應（氧化等） -19- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 530413

而產生絕緣島，並且造成該 佳呈I#奋f仓I + 人A木電容器無法使用。在 ^ ％例中，該導電材料為用在-車父 好為η型摻雜的多晶矽。該半其嘁的夕日日矽，並且特別最 理結束後，最好回蝕該多晶奴土材正面填充該溝渠的處 持填滿多晶矽。 S 而该較低溝渠區域則仍維 再七電容最好充當離散電容界 的溝渠電容器的電容，而不必增 在第一具體實施例中， 裝置。該中孔可增加同等 加中孔數量。 在弟二具體實施例中，具有 帝

的該溝渠電容器最好充當記 * ^ "電和第二電極 〖心月豆、、、田胞的儲存雷文哭外 憶體細胞最好具有一個以 广心己 最好連接至該第^選擇電晶體 的電路元件，特別是至兮:器接觸連接至該各別 ，更特別的是在該半導 D則裝置的製造步驟中，該溝渠;二= 考接地電位。 條主，、U參 在另一較佳具體實施例中，該記愔f “的备 。发。己「思月豆細胞為用於非揮發 性半導體記憶體的記憶體細胞，特別是用於鐵電記憶體: 在此實施例中，該介電最好為鐵電材料，特別是來自“:下 所選擇的欽舞礦（perovsklte)群中，並且特別是 SrBi2Ta209(SBT)，Pb(Zr，Ti)〇3(PZT^Bi4Ti办2(bt⑴。 在另一較佳具體實施例中，也可以電化處理產生該溝渠 。在此實施例中，最好透過在該半導體基材背面和液態= 解液間施加電壓以產生該溝渠’該液態電解液係施加於該 -20-

^30413 五、發明説明（ 二夭摆：材正面。w電化方法產生溝渠的較佳方法已在同 二專利申製造大型半導體記憶體㈣^ 沄專利申凊案中已加以敘述。

裝 一較佳具體實施例中，若該溝渠同樣以電化方法（中孔） 可在同一電化室内實現用於製造該溝渠的電化方 /、北月面^接觸連接和該中孔的電接觸連接。最好，也僅 ::、面接觸連接的步驟實現該溝渠和中孔的產纟，而在該 來源和4半導體基材背面間產生電連接。以此法可省 略許夕處理步驟。此接觸連接方法的詳細敘述已在德國專 利申請案第9〇1 09 039·9號中加以說明，標題為〃利用電解 液在半導體本體中形成較大區域電接觸連接之方法"。 以下將參考圖式詳述本發明，其中： 圖丨）圖示根據先前技藝之離散溝渠電容器。 —f 2a)-2d)圖示根據先前技藝之製造半導體記憶體溝渠電 谷器之方法的圖式說明。

圖.3a)-3i)圖示如本發明之製造半導體記憶體溝渠電容器 裝置之方法的圖式說明。 ° 圖4)以平面圖方式圖示如本發明之半導體記憶體溝渠電 容器第一裝置之圖式說明，該電容器具有中孔。 圖5)以平面圖方式圖示如本發明之半導體記憶體溝渠電 容器第二裝置之圖式說明，該電容器具有中孔。 圖1)和圖2a)到2d)已進一步敘述如上。 圖3a)到3i)以圖解方式說明’如本發明，在p型摻 ” 曰曰 圓正面產生溝渠電容器之方法。該方法最好為製造 τ V體 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 530413

記憶體以及較佳的dram 一 导租屺匕體的處理步驟順序的 二： 案例中’除非另外說明，否則所圖示圖式之 尺寸和大小並非依比例繪製。 圖3a)圖不p型摻雜石夕晶圓3小基本推雜約為i/cm] ^ ^ ^ ^ ^ —ntaUon)^, a ^ 1〇〇>。百先在該石夕晶圓3]上加上一薄的氧化物層，最好 為薄的氧化物塾3_2, _氮化物層3_3和一 BSG層3_4，這些 層做為產生該溝渠電容器溝渠罩幕的罩幕材料。在該製^ 方法中，通常在該矽晶圓3_丨背面也會產生該氧化物墊 和氮化物層3 - 3。 在一較佳具體實施例中，接著以p型植入3-5在背面的該 氧化物塾3-2和該氮化物層3-3内植入，此植入為稍後中孔 製造的電化處理提供較低阻抗以及一致？型植入層3-6的背 面接觸連接。使用硼的背面植入的一般植入份量為 1〇16 Ι/cm，能量約120 keV。此方法步驟圖示於圖3a)。 在下一個步驟中，將該BSG層3-4，該氮化物層3-3，該氧 化物墊3-2和可能進一步覆蓋在上方的層加以圖樣化，以產 生溝渠。然後以各向異性的乾蝕刻步驟產生該溝渠3-9，最 好使用該RIE蝕刻方法（圖3b))。在此具體實施例中，該溝 渠在圖3b)中分別以3-9a，3-9b和3-9c表示，其外徑最好為 200 nm或更小，深度最好約為1 〇 μηι。在此具體實施例中， 二最近溝渠3-9間的最小距離約為200 nm。約為200 nm的最 小溝渠牆厚度3-8即依循此距離。然而，視該溝渠的安排而 定，在朝向其它鄰接溝渠方向的該溝渠牆厚度3-8可大於此 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

530413 A7 B7

五、發明説明（20 距離數倍。因而，在這些方向上要產生的中孔可能明顯地 較長。 圖3b)同樣揭露以TEAS/TEOS步驟所產生的該TEas/ TEOS氧化物層3-10，於產生溝渠3-9後，以低壓化學氣體沉 積方法(LPCVD)將該層加在該矽晶圓2-1上。在此具體實施 例中，以該TEAS步驟所產i的該層，其平面厚度最好約為 15 nm，並且以TEOS步驟所產生的覆蓋在上方的層的平面 厚度最好約為10 nm。特別是，該TEAS/TEOS氧化物層3-1〇 覆蓋該溝渠牆表面3-1 1。該溝渠牆表面3-11具有砷的n型摻 雜需要來自該丁？八3/丁£〇8氧化物層3-10的砷，該步驟將於 稍後實現。 圖3 c)以圖解方式圖示在該溝渠3 - 9已填滿多晶石夕3 -14且 该幸父咼溝渠邊緣再度回银至少5 00 nm之後的石夕晶圓3 -1，並 且隶好攸该溝渠較向邊緣回独約1 5 0 0 n m，同時最好以乾化 學姓刻步驟處理。之後，以濕化學方式蝕刻該TEAS/TEOS 氧化物層3-10，使該層只保留在該溝渠的較低部份内。這 導致圖示於圖3c)的醒目結構，其中在該溝渠3-9内的已回 #多晶矽3-14最好突出於該回蝕的TEAS/TEOS氧化物層 3-10之上約為1〇〇 nm。該已回蝕多晶矽3-14做為產生該溝 渠牆表面3-1 1的橫向電絕緣覆蓋層的辅助結構。 在該溝渠3-9内，該多晶矽3-14以及該丁£八3/丁£03氧化物 層3-10的回蝕將該溝渠3-9區分為二，即一較高溝渠區域 3 -1 2 ’稍後在此溝渠牆區域内無中孔產生，和一較低溝渠 區域3 · 1 3 ’在此溝渠牆區域内有中孔產生。在該較高溝渠 -23- 本紙張尺度通用中_家標準(CNST^見格(210 χ 29巧) 530413 A7 _ ____B7 7、發明説明（17 ) " 區域3-12内抑制中孔形成，特別使得所產生的中孔不會太 接近該矽晶圓3-1表面，並且因而損害該矽晶圓3-1表面的 鄰接結構的運作，例如選擇電晶體的運作。此外，該 TEAS/TEOS氧化物層3-10回蝕的結果，僅在該較低溝渠區 域3 -1 3内發生该中孔所需的n型摻雜。該較高溝渠區域3 1 2 最好也需要發生此η型摻雜，以便提供氧化物環的空間，具 有共同第一電極的溝渠電容器（”埋入板溝渠電容器通常 需要該空間。 圖3d)圖示加上該第二電絕緣覆蓋層3-15a之後的結構， 該結構提供要被產生的該垂直電絕緣覆蓋層的材料。該第 二電絕緣覆蓋層3-1 5a最好由氮化物所製成。由於該溝渠 3-9部份以多晶矽3-14及TEAS/TFOS氧化物層3_1〇填充，第 二電絕緣覆蓋層3-15a僅能覆蓋該較高溝渠區域夂12的溝 渠牆表面。在此具體實施例中，該第二電絕緣覆蓋層％ 1 h 的層厚度通常為20 nm。 在以該第二覆蓋層3-15a覆蓋的處理之後，最好實行退火 步驟，透過此步驟，留在該溝渠牆上該teas/te〇s氧化物 層3-1 〇的石申擴散至该較低溝渠區域的溝渠牆，並且被 活性化。以此法，該較低溝渠區域3_]3的溝渠牆為n型摻雜 的。該石申擴散最好實現至一深度，並且份量足夠讓鄰接溝 渠3-9之間的矽為完全11型摻雜的，因而在該溝渠區域内形 成一η型摻雜層3-17。在該區域内的較佳n型摻雜濃度為 lxl〇19l/cm3。以此法，鄰接溝渠牆間的整個區域即可^為 用於中孔成長的體積。因而，在該中孔的協助下，對每一 -24-

530413 A7 B7

五、發明説明（22 ) 個溝渠3-9而言，可最大化利用可得到的量於增加表面區域 ，並且因而增加電極區域。 圖3e)圖示經以下步驟之後的結構。首先，以各向異性的 I虫刻步驟移除該第二電絕緣覆蓋層3_15a的水平運作區域 ，使得該垂直電絕緣覆蓋層3-15只留在該較高溝渠區域 3-12的溝渠牆表面上。在該較高溝渠區域3_12内的垂直電 絕緣覆蓋層3 -1 5用於抑制中孔形成以及該液態電解液和 型摻雜區域間有害短路電流的生成。然後，從該溝渠移除 多晶矽3-14和TEAS/TEOS氧化物層3_10的剩餘部份。 在蝕刻步驟移除該矽晶圓3 -1背面的p型植入層3 _6之後 ，可執行用於產生該中孔的電化方法。為了達到該目的， 在HF浸泡之後，最好在電化室3 -20内，將該矽晶圓3 _丨的背 面放在導電接觸層3-21上，並且，若適合的話，在該處施 壓，因而在該矽晶圓3-1和該導電接觸層之間產生電接觸。 圖3f)以圖解方式圖示該電化室3-20之具體實施例。該導電 接觸層3 - 2 1做為該基材支撐器3 - 2 2和該石夕晶圓3 -1間的導電 連接，以便該石夕晶圓3 -1的背面能放在已定義的電位上。 此外，蝕刻杯3-23最好放在該矽晶圓3-1上，並且用〇型 環與該矽晶圓3-1密封以防滲水。將該液態電解液3 _24裝入 蝕刻杯3-23内，因而該電解液最好僅覆蓋該矽晶圓34正面 ，並且充滿在該矽晶圓3 -1正面的溝渠。該計數器電極3_25 次入該液態電解液3 - 2 4内’朝向石夕晶圓3 -1的該計數器電極 表面大部份與該矽晶圓3 -1共平面，並且該計數器電極大大 地覆盖在遠碎晶圓3-1上的溝渠電容器區域。上述情況在該 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 530413 A7 B7 五、發明説明（23 ) 石夕晶圓3 -1背面區域提供同質的電流密度，該電流方向最好 大部份朝垂直於該矽晶圓3 -1背面的方向流動。該計數器電 極3-25和該基材支撐架3-22之間的電壓來源3-26提供電流 流動所需的電壓。關於該基材支撐架3-22的該計數器電極 3-25上的電壓最好為負的。將該電壓設定至一數值，使得 在該矽晶圓3-1背面區域内的電流密度落在1到1〇〇 mA/cm2 的區域内。使用電流測量裝置3 -27測量該電流以及該平均 電流密度。該電化室的較佳詳細具體實施例已於2〇〇〇年5 月31日的原德國申請案中加以敘述，其檔案參考號碼為第 1002793 1.7 號。 所使用的該液態電解液最好為水樣HF溶液，HF比例最好 至多為25%，並且最好為3%。同時也視該電解液而定，該 平均蝕刻率約為60 nm/min。此電化處理期間最好約為5分 鐘。因而它持續的時間比靠該最近溝渠3_8的溝渠牆厚度的

圖3g以圖解方式圖示在該電化方法後的溝渠裝置。視該 電流密度和摻雜而宕，钛扯紅w a.

為靠最近溝渠的溝渠牆厚度的1.5倍， 。以該電化方法的長 實施例中，該長度約 約為3 0 0 n m。然而， -26- 530413 五、發明説明（24 \ 中孔/、另 中孔或溝渠的距離成長至比該空間充電區 或予度的一 ^口還近時，該自行純化（self-passivation)使得該 中孔不會達到全部長度。由於在此具體實施例中該中孔二 側的空間充電區域約為丨〇到3 〇 nm，因而將二中孔間的最小 距離3_41定義為約2〇到60 nm。本質上以電流密度在1到 1〇〇 mA/cm2間及摻雜濃度約為1〇19 1/cm3來定義分離鄰 接中孔的最小距離。 該中孔電化蝕刻後，為了避免該可能高度摻雜的背面污 染该矽晶圓3-1的正面，最好以單側蝕刻移除在背面的的p 型植入層3-6。 為了促進將介電層和第二電極層導入該中孔3_3〇内以製 造電容器，最好擴大該中孔3-30。然而，該擴大必須明顯 小於二中孔間的最小距離，該距離由空間充電區域定義， 以便確保該擴大不會導致鄰接溝渠的鄰接中孔間的f，短路 。在本具體實施例中，在每一面的該已擴大中孔3-3〇a最好 擴大約10 nm到20 nm，使得該已擴大中孔3-3〇a的外徑成長 、’、勺25 nm到50 nm。戎已擴大中孔3-30a的長度也相對地增加 1 0 nm到 20 nm ° 如本發明該方法，最好透過該溝渠表面和該中孔3_3〇表 面的氧化以及該氧化物的後續钱刻，例如使用氫氟酸，達 成在此具體實施例中的擴大。根據先前技藝，可以多種方 法實現該氧化。在此具體實施例中，以濕化學方式用 ，HF和H20實行該氧化。 圖j>h)以圖解方式圖示以氧化和氧化蝕刻步驟將該中孔 27 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公复） 530413 A7

擴大後，4中孔外徑及長度的結構。並未在以下圖式中顯 示該中孔係以姓孔般方式成長1即，在該成長處理期二 ’該中孔會改變方向並且因而具有狐形輪摩。此外，該 中孔可具有不同長度和變動的外徑。 ^ 由於該自行鈍化（self_passivati〇n)，鄰接溝渠3_9的中孔 3-3 0並不彼此接觸，但彼此間的距離卻最小。雖然二中孔 間的最小距離因擴張而減少，只要該中孔的擴大小於鈍化 該中孔的空間充電區域厚度，此距離仍足夠。 此外，圖3h)圖示透過第二摻雜步驟所產生的額外埋入n 型摻雜層3-31，以增加在該較低溝渠區域3_13内的η型摻雜 。該第二η型摻雜最好以氣態沉積摻雜來完成，或是做為替 代方案的進-步的TEAS/TE0S塗裝步驟和後續的退火處理 來完成，該處理導入並且將該開放矽内的11型摻雜材料活性 化，該開放矽即，特別是在該較低溝渠區域夂13的溝渠牆 3-9以及在該已擴大中孔3_3〇a的牆。因而該11型摻雜層最好 在該溝渠3-9的區域内形成一已埋入n型摻雜層3_31，一方 面，最好將该埋入層建構為該溝渠電容的第一電極層，另 一方面，最好在鄰接溝渠的第一電極間建構一低阻抗連接 ，使得該第一電極位在共同電位上。此法有助於產生，，埋入 板丨丨。 以下步驟屬先前技藝，並且以圖解方式圖示於圖3i)。這 些步驟包括氮化物層的沉積以及氧化物層的產生，該二層 做為NO層，在该溝渠3-9和已擴大的中孔弘3〇a的表面一起 形成一溥的介電層3-34。後繽導入_ n型摻雜多晶矽填充， -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ⑽413 A7

做為該儲存電容器至位 ^ %及溝朱和中孔内的該介電層3-34 的弟—電極3 - 3 6，該第-蕾代，， 弟一電極>36的多晶矽最好再度回蝕 約1300 nm ’以便提供該溝渠覆蓋的絕緣空間。之後，以氫 氟酸再次移除該介電層3_34和該垂直電絕緣覆蓋層3_15的 多晶碎。 、進-步的步驟係特別關於該已埋人_摻雜層Μ工和該 溝渠電容器第二電極3-36至例如選擇電晶體和Dc電壓電 位的接觸連接。可根據先前技藝之方法實現這些步驟，因 而在此不再做進一步的說明。 圖4)係矽晶圓3-1之表面平面圖，圖示如本發明具體實施 例之做為半導體記憶體的溝渠電容器3-40之第一圖式說明。 圖4)的該溝渠電容器3_4〇係以一般二維結構安排，在第 一方向的距離為A1，而在第二方向的距離為八2，在本案例 中，該二方向係彼此垂直。圖4)已標示每一個溝渠電容器 3-40的第二電極3_36和介電層3_34，這些第二電極和介電層 在每一個案例中係裝置於該溝渠電容器3-4〇的溝渠3_9 ^ 。以圖解方式標示該已擴大中孔3-30a，這些中孔大部份係 幅射狀地朝向遠離該溝渠牆的方向，並且已透過氧化和後 續的氧化物蝕刻加以擴大。在實務上，由於該已擴大中孔 3-30a係位於矽晶圓3_丨表面之下，所以無法看見他們。該 已擴大中孔3-30a用於增加溝渠3-9的總表面區域。由空間 的關係’其它中孔並未標示該介電層3_34和第二電極I% 。在此較佳具體實施例中，該第一電極係由該已埋入η型換 雜層產生，該層同樣位於該矽晶圓的表面之下，並且未圖 -29, 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 530413 五、發明説明（27 ) 示於圖4)内。 由於在該中孔成長期間的自行鈍化（self-passivati⑽），溝 渠3_9的已擴大中孔3-3〇a具有不同的長度。一旦二中孔弘“ 之間（或k 一溝渠）達到最小距離，即開始自行鈍化 (Self-passivation)。因而，在鄰接溝渠往旁邊成長的方向上 ，該中孔會特別長。 透過選擇時間較長的該電化方法，該中孔最好一直成長 至4早已形成其匕中孔的點。以此法，在例如該溝渠係幅 射狀擴張以增加表面區域的實施例中，即使是無法以其它 方法到達的溝木間的體積的區域，也能加以利用而形成中 孔。此外，即使在不同溝渠的中孔間無法觀察到最小距離 ，在该中孔間也不會有，，短路"的風險，這是由於該自行鈍 ，^elf-paSSiVati〇n)不僅避免二中孔彼此接觸，甚至還保證 女王距離因而，由於該自行純化(^仏卩&^¥如〇11)的特性 可將該溝*間可取得的;^體積最佳化利用，形成愈大愈 好的表面以做為電極。 —圖5)圖不如本發明之另一較佳具體實施例溝渠電容器。 匕與圖4)該具體實施例不同之處主要在於該溝渠電容器 ^的溝木3 - 9的裝置上。在此較佳具體實施例中，該溝渠 係X溝木對方式排列，在一方向之固定距離為A 1 ,而在另 方向A2的固定距離為A2。該緊密鄰接對的排列結果為， =渠3-9可以同心圓以擴張而達到僅小範圍增加該溝 口表面區域，由於擴張範圍太大的話會有溝渠對接觸彼 此的風險。該溝渠間的體積將有大部份不會被使用到。 I_ -30- 本紙張尺度適用中_家標準(cns) ^規格(咖\挪公㈤ 530413 A7 B7 28 發明説明 然而’由於本發明的中孔3-9自行鈍化（self-passivating) 成長’在該中孔的協助下，即使要在該溝渠的最遠區域產 生溝渠表面’而不會與該最近的溝渠對形成”短路”，也是 有可能的。以此法，可有效利用該溝渠間半導體基材的體 積而在該溝渠電容表面產生最大可能電容。 1式說明： 1，1 矽基材 1-2 溝渠 1-3 絕緣層 1-4 第二電極 1-6 接觸層 2-1 $夕晶圓 2-2 氧化物塾 2-3 氮化物層 2-4 氧化物層 2-5 多晶碎層 2-6 光阻罩幕層 2-7 第一乾蝕刻氣體 2-8 第二乾蝕刻氣體 2-10 第一電極 2-11 介電 2-12 弟—電極 2-13 罩幕開口 2-15 溝渠 裝 訂

線 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 530413 A7 B7 五、發明説明（29 ) 3-1 晶0

裝 3-2 氧化物墊 3-3 氮化物層 3-4 BSG 層 3-5 ρ型植入 3-6 ρ型植入層 3-8 溝渠牆厚度 3-9 溝渠 3-10 TEAS/TEOS 氧 <匕物層 3-11溝渠牆表面 3-12較高溝渠區域 3-13較低溝渠區域 3 -14 多晶石夕 3-15垂直電絕緣覆蓋層 3-15a第二電絕緣覆蓋層

線 3 -1 6水平電絕緣覆蓋層 3-17 η型摻雜層 3-20 電化室 3-21導電接觸層 3-22基材支撐架 3-23 蝕刻杯 3-24 液態電解液 3-25 計數器電極 3-26 電壓來源 -32- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 530413 A7 B7 五、發明説明（3〇 ) 3-27電流測量裝置 3-30 中孔 3-30a已加寬的中孔 3-31 埋入η型摻雜層 3-34 介電層 3-36 第二電極 3-40 溝渠電容 3-41 二中孔間最小距離 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

1. 530413 A B c D 第090127894號專利申請案91丨2· i 3 中文申請專利範圍修正本(91年12月） 六、申請專利範圍 1· 一種製造至少一個溝渠電容器之方法，具有以下步驟： -提供一半導體基材，在該半導體基材正面有一個以上 的溝渠’該溝渠在該溝渠牆表面上有一預定n型摻雜· -在該半導體基材正面施加一液態電解液； -在該半導體基材背面和該液態電解液之間施加一電 壓’使得具有預定電流密度的電流流動，並且在該溝 渠牆内產生中孔； -在该溝渠和該相關中孔内產生一第一電極； -在該第一電極上施加一介電； - 在該介電上施加第二電極。 2·如申請專利範圍第1項之方法，其中以一般二維結構方式 安排該溝渠。 1 3·如申請專利範圍第1項之方法，其中該溝渠本質上為相同 形式。 4·如申請專利範圍第1項之方法，其中從該半導體基材表面 方向觀看’該溝渠的橫斷面為橢圓或本質上為圓形。 5· ^申請專利範圍第丨項之方法，其中該溝渠深度比在該半 ‘體基材表面上各別溝渠最大橫斷面的丨〇倍還深。 6·如申請專利範圍第丨項之方法，其中，在施加電壓期間， 在該溝渠之間區域内的該半導體基材表面覆蓋一水平電 絕緣覆蓋層，該層最好以氮化物製成。 女申明專利範圍第1項之方法，其中，在每一個實施例中 ’该溝渠具.有一較高溝渠區域和一較低溝渠區域；施加 電壓期間’該較高溝渠區域的溝渠牆 已覆蓋

   絕緣覆蓋層，該异I 、卜 域的溝渠牆表娜電物製成，而該較低溝渠區 …、寬、巴緣覆蓋層。 σ申岣專利範圍第7項之方、土 渠牆為η型摻雜。、去，其中該較低溝渠區域的溝 9. 汝申5月專利範圍第 中孔密度的方式選 電流密度。 8項之方法，其中係依能產生預定平均 Λ較低溝渠區域溝渠牆的推雜和該 電壓ϋ!犯圍弟1項之方法’其中該預定電流密度係由 ==生，該電壓存在於該半導體基材背面和在該液 恶书％液内所導入的計數器電極之間。 申。月專利乾圍第10項之方法，其中在該半導體基材背 =的電接觸連接之前執行摻雜步驟，以在該半導體基材 背面產生一摻雜層。 2.如申明專利·巳圍第i i項之方法，其中在製造該中孔之後 ’移除在該半導體基材背面的摻雜層。 13·如申#專利範圍第i項之方法，其中該液態電解液為一水 樣HF溶液，其Hf比例最好至多為25〇/〇。 14·如申請專利範圍第2至12項中任一項之方法，其中該液態 電解液為一水樣HF溶液，其HF比例最好至多為25%。 15.如申請專利範圍第1項之方法，其中在該半導體基材背面 和該液態電解液之間的電壓係設計成使流經該半導體基 材背面的電流密度小於1〇〇 mA/cm2，並且最好小於50 mA/cm2。 16·如申請專利範圍第2至1 3項中任一項之方法，其中在該半 -2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 530413 —--------六、申請專利範圍 8 8 8 8 A B c D 導體基材背面和該液態電解液之間的電壓係設計成使流 經該半導體基材背面的電流密度小於1〇〇 mA/cm2，並且 最好小於50 mA/cm2。 17. 如申請專利範圍第}項之方法，其中溝渠中孔的外徑平均 大於5 nm。 18. 如申請專利範圍第旧之方法，其中在施加該介電之前將 該中孔加寬。 19. 如申請專利範圍第2至13項、15或17項中任一項之方法， 其中在施加該介電之前將該中孔加寬。 20. 如申請專利範圍第旧之方法，其中溝渠中孔的外徑平均 小於5 0 nm 〇 21. 如申凊專利範圍第2至13項、15、丨了或μ項中任一項之方 法，其中溝渠中孔的外徑平均小於5〇打爪。 22·如申請專利範圍第旧之方法，其中該溝渠具有中孔，其 長度大於1/4,並且最好大於#該最近溝渠的溝渠牆厚度 的 1 / 2 〇 23·如申請專利範圍第1項之方法，盆中力兮、广…+ A 中在该液恶電解液和該 體基材之間所施加的持續時間，比靠該最近溝 渠的溝渠牆厚度的1/2與該平均㈣率的比 時間還長。 ^ 汉如申請專利範圍第2至13項、15、17、18、_22項中任 -項之方法’其中在該液態電解液和該半導體基材之間 =電壓的持續時間，tb靠該最近溝渠的溝渠牆厚度 的/2/、该平均蝕刻率的比率所得到的時間還長。 -3 本紙張尺度適财關家標準(CNS) A4規格(210 X 297公

   530413

   8 8 8 8 A B c D 25·如。月專利乾圍第i項之方法’其中鄰接溝渠的中孔彼此 不接觸。 26. 如申請專利範圍第1項之方法’其中-溝渠電容的第一電 極係由該溝渠牆表面和該溝渠中孔表面二者的η型擦雜 區域所產生。 / 27. 如申請專利範圍第2至13項、15、i7、i8、2〇、n 或2/項中任-項之方法，其中一溝渠電容的第一電極係 由该溝渠牆表面和該彡蓋渠φ ^丨本 4田不為屏木甲孔表面二者的n型摻雜區 所產生。 汰：申請專利範圍第27項之方法’其中執行η型掺雜步驟以 元成溝渠電容的第一電極。 29. 如申請專利範圍第1JM之方法’其中該溝渠電容的介電為 氧化物-氮化物-氧化物層、氮氧化物層、氧 化錘層。 ^ € 30. 如申請專利範圍第丨項之方法，其巾溝渠電容的第二_ 為多晶矽或矽化鎢。 31. 如申請專利範圍第之方法，其中該溝渠電容為用於記 f思體細胞的儲存電容。 32·如申請專利範圍第2至13項、un、18、^ 、25、26、29或30項中任一項之方法，其中該溝渠電容 為用於記憶體細胞的儲存電容。 33.如申請專利範圍第31項之方法’其中記憶體細胞為 DRAM裝置的記憶體細胞，或鐵電半導體記憶體的記憶 體細胞。 -4 - 530413

   申清專利範圍 8 8 8 8 A BCD 34·如申請專利範圍第32項之方法 DRAM裝置的記憶體細胞， 其中記憶體細胞肩 體細胞。 + V體記憶體的記僧 35·如申請專利範圍第丨項之方法，其 溝渠。 ~ 係以電化方法產生言| 36. 如申請專利範圍第2至1 3項、丨5、 、25、26、29 至 31或33 項中任—項17、18、2〇、22、2: 化方法產生該溝渠。 員之方法，其中係以電 37. 如申請專利範圍第36項之方法，里 中孔二者的電化方法而言，該北:冑製造該溝渠和該 一電化室内執行。 月的電接觸連接係在同 38. 如申請專利範圍第1項之方法，复 摻雜石夕晶圓。 …半導體基材為p型 39. 如申請專利範圍第2至13項、15、17、18、20、22、2: 、25、26、29至 、33 或 3 5項 4M壬 TS _ ，、. 貝T任一項之方法，其中該 半導體基材為ρ型摻雜矽晶圓。 40. -種半導體裝置’在半導體基材正面具有至少一個溝準 電容器， -其中該溝渠電容器在該半導體基材内具有至少一個 溝渠’在該溝渠牆内有中孔； -其中该溝渠牆和該溝渠電容器的中孔牆皆具有一第 一電極，或者一第一電極係施加在該溝渠牖·以及該溝 渠電容器的中孔牆上； - 其中在該溝渠電容的第一電極上施加一介電； -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 χ 297公釐) 530413 六、申請專利範圍 由其：在該溝渠電容器的介電上施加-第二電極。 • σ凊專利範圍第40項之半導體裝置，其中該溝泪φ — 42如申-轰w 排 取好以一般二維結構安排。 •間本：上為Γ圍第40項之半導體裝置’其中該溝渠彼此 間本貝上為相同形式。 43·:;::!專利範圍第41項之半導體裝置1中該溝渠彼此 間本質上為相同形式。 反此 44·如申請專利範圍第4〇項之半導體裝置，其中從該半導體 。，表面方向觀看，该溝渠的橫斷面為橢圓或本質上為 圓形。 申：專利圍第40項之半導體裝置，其中該溝渠深度 比在σ亥半^Γ體基材表面上該溝渠最大橫斷面的1 〇倍還深 46. 如申請專利範圍第41至44項中任一項之半導體裝置，其 中汶溝知冰度比在該半導體基材表面上該溝渠最大橫斷 面的10倍還深。 47. 如申請專利範圍第4〇項之半導體裝置，其中該溝渠具有 一較南溝渠區域和一較低溝渠區域，僅該較低溝渠區域 具有中孔。 48·如申請專利範圍第4 1至45項中任一項之半導體裝置，其 中該溝渠具有一較高溝渠區域和一較低溝渠區域，僅該 較低溝渠區域具有中孔。 49.如申請專利範圍第4〇項之半導體裝置，其中該溝渠的平 均中孔外技在每一個實施例中皆大於5 nm。 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 申清專利範圍 5〇·如申請專利範圍第40項之半導體裝置，其中該溝渠的平 均中孔外徑在每一個實施例中皆小於5〇 nm。 51·如申請專利範圍第41至45項、47或49項中任一項之半導 體裝置，其中該溝渠的平均中孔外徑在每一個實施例中 皆小於50 nm。 52.如申請專利範圍第4〇項之半導體裝置，其十該溝渠具有 中孔，其長度大於1/4’並且最好大於靠該最近溝渠的溝 渠牆厚度的1/2。 53·如申請專利範圍第41至45項、47、49或50項中任一項之 半導版衣置’其中该溝渠具有中孔，其長度大於並 且最好大於靠該最近溝渠的溝渠牆厚度的1/2。 54.如申請專利範圍第4〇項之半導體裝置，其中鄰接溝渠 中孔彼此並不接觸 55·:Ι請專利範圍第4〇項之半導體裝置，其中溝渠電容的 "電為—氧化物-氮化物-氧化物層、氮氧化物層、氧化 紹層或氧化錯層。 56·如申晴專利範圍第4 〇項之半導體裝置 弟一電極為多晶石夕或石夕化鎢。 57.如申請專利範圍第4〇項之半導體裝置 材係由矽製成。 58·如申请專利範圍第40項之半導體裝置 為用於記憶體細胞的儲存電容。 59·如申請專利範圍第41至45項、47、49 的 其中溝渠電容的 其中該半導體基 其中該溝渠電容 50、52或第54至 項中任-項之半導體裝置’其中該溝渠電容為用於 記 本紙張尺度时料⑽s) X 297公釐） 530413 A8 B8 C8 D8 六、申請專利範圍 憶體細胞的儲存電容。 60.如申請專利範圍第59項之半導體裝置，其中記憶體細胞 為DRAM裝置的記憶體細胞，或鐵電半導體記憶體的記 憶體細胞。 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)