TW529104B - Structural reinforcement of highly porous low k dielectric films by ILD posts - Google Patents

Structural reinforcement of highly porous low k dielectric films by ILD posts Download PDF

Info

Publication number
TW529104B
TW529104B TW090131097A TW90131097A TW529104B TW 529104 B TW529104 B TW 529104B TW 090131097 A TW090131097 A TW 090131097A TW 90131097 A TW90131097 A TW 90131097A TW 529104 B TW529104 B TW 529104B
Authority
TW
Taiwan
Prior art keywords
dielectric
dielectric layer
scope
patent application
layer
Prior art date
Application number
TW090131097A
Other languages
English (en)
Inventor
Lawrence D Wong
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW529104B publication Critical patent/TW529104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Tents Or Canopies (AREA)
  • Inorganic Insulating Materials (AREA)
  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)

Description

)29l〇4 五、 發明說明（ A7 B7 發明背景 本發明一般性地與微電子結構 言之，乃是與具低介電常 “…有關’更特定 复^ 、版兒路絕緣的形成有關。 由於製造技術的進步，現今 體電路。在此種積體電路中，某二夕重互連層之積 ^ ^ 〆、互連層上已圖案化之導 “勿質與另一互連層上已圖案化之導 τ ¥ 像二氧切這樣的物質薄膜來加以絕緣。相互之間是以 二:緣物貝來分隔已圖案化之導電物質會造成電容 該導電物質是在單—層上或是多重層上），而此電 =幸人：不欲見到的。在微電子裝置上以絕緣物質來分 =案化之導電物質(已圖案化之導電物質或可簡稱為互 散、免，、生的Λ生電容，將會導致Rc延遲，不必要的功率 ^ 以及電谷耦合信號（亦稱之為串音）。 降低互連間電容的—個方法是，增加兩者間之距離。# 加互連線間之距離會有不良的影響，像是面積增加以及因曰 =增加所導致的製造成本的增加。另—個降低兩互連間 包谷效應的方法是，使用介電常數較低之絕緣物質。 需要一種可使已圖案化兩導體間之寄生電容降貝低之結構 及製造此種結構之方法。 圖式之簡要說明 圖1是根據先前技藝所處理之基板其部份的剖面草圖， 顯示出-個形成於一組合型層間介電質中之雙重鑲嵌；口 -4- 裝 訂 線 本紙張尺度適用中國國家禕準(CNS) A4規格(21〇X297公釐)
’該組合的層間介電質具有第—及 。 圖:是根據先前技藝所處理之基板其: 顯不出一個形成於— 的。面草圖， 、且口虫層間介電質中餡山 ，該組合的層間介電質且 又重鑲嵌開口 貝/、有弟~，第二及第= 圖3是根攄弁前枯益 一曰。 據先月』技蟄所處理之基板其部份 顯示出-個形成於一組合型層間介電質中之=面早圖， ’該組合的層間介電質具有第_，第：重鑲嵌開口 五層。 弟二，第四及第 電有 η 圖5之剖面草圖所呈現的是，圖4之結構在其第二介ρ 經過圖案化後所製造出的多個介電質柱。 曰 圖6疋本务明強化結構示範例之頂視圖。 圖7之剖面圖是圖5之結構在其介電質柱上方及週圍形成 一第二介電層後的樣貌。 圖8之剖面圖是圖7之結構在其第三介電層接受平坦化處 理後的樣貌。 圖9之σ]面圖疋圖8之結構在其第三介電層中被姓刻出雙 重鑲嵌開口後的樣貌。 圖10之剖面圖是圖9之結構在銅擴散障壁形成於該雙重 鑲欲開口中、銅金屬電鍍於其上、多餘的銅移除且於該銅 物質及第三介電層上蝕刻出終止/障壁層後的樣貌。 圖11之流程圖說明本發明之製程。 圖12之流程圖說明本發明之另一種製程。 -5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 529104 529104 A7 B7 五、發明説明（3 ) 見將。兄明機構強化之層間介電結構及製造此種結構之法 此：機構強化之層間介電結構至少對具有高度多孔低· k :門二兒貝之積體電路是很有用的。以下的說明將敘述許 :特疋的細即以使讀者對本發明有所了解。不㊣，習於此 藝人士應知，本於明沾 &月％以不同於此處所述之特定裝置，組 合物及方法來竇玥· & & _ 一 κ見，所揭不之優點亦不會失去。 菖本文中述及’’ —/fm b ηλ ^ 個具體貫施例"，"一具體實施例”或類 、、東I方式蚪，其意謂著該具體實施例中所述及的特定 要結，或特徵乃至少包含在本發明之-具體實施例中 疋故’當本文中出現此類字眼時，ϋ不代表同-個具體 實施例。更甚者，可蔣久 了將各式樣的特定要點，結構或特徵以 任何適宜的方式合併在-或多個具體實施例中。 名詞 晶二積體電路，單石裝置，半導體裝置，以及微電子 裝置等k些名g ’在此領域中通常是可以互換使用的。因 為它們在此領域中料被理解為同—種事物，π 均適用。 金屬線’互連線，跡線，導線 守冰冷體，k唬路徑以及传 號媒介等名詞均相關連。這些相關連的名詞通常是可互換 的^以狹義至廣義的順序排列。在此領域中，有時將金 屬線稱之為跡線，導線，逵结 ’ 令琛運線，互連或簡單地就稱之為 屬。金屬線是導體卩读當县4 一 疋鋁，銅或鋁與銅的合金），其用 以連接元件，為電子迴路之e缺担 千l路之L唬楗供路I。非金屬的導體 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
亦可使用在微電子震置中。其他可資使用的導體包括：摻 雜的多晶摻雜的單晶⑪（摻雜通常簡稱為擴散，而不管 此摻雜是藉由熱擴散，還是離子佈植來完成的），欽⑼， 鉬陶’钻(co) ’錄(Ni)，鶴(w)以及難溶的金屬石夕化物。 接觸窗及介層窗均代表用以電連接不同互連層中之導體 構此一名。司有蚪同時代表此種結構所在的絕緣層中 開口’或是此種結構的本身。但在本揭示巾，接觸窗及介 層窗所代表的是完成後的結構本身。 凹此名巧通常所代表的是，金屬鑲嵌結構在經過研磨 後㈣去除之材料（材料通常即為該金屬鑲嵌結構中的金屬 )的量。凹陷與凹洞的意義相類似，代表的是金屬的過度研 磨（亦即’去除的金屬過多），不過，凹陷所造成的金屬表 面通常是拋物線狀或凹狀的’這是由於拋光墊彎向該鑲嵌 結構時的機械性交互作用所致。凹陷是以厚度(或距離)來 表現的’更特定言之，其度量的標準是：制介電質的研 磨後表面與金屬的研磨後表面間的距離。 磨蝕此名詞所代表的則是，在研磨過金屬鑲嵌結構後， Μ电層（通常是層間介電層）中之介電質所被去除的量。磨 蝕疋以厚度（或距離）來表現的，更特定言之，其度量的標 準疋：該介電層的原始表面與其研磨後表面間之距離。磨 名虫通常是過度研磨所造成的討厭結果。 低介電常數物質這個名詞所代表的是其介電常數較二氧 化矽為低之物質。譬如，有機聚合物，非晶的氟化碳，奈 米/包棉’内含有機聚合物之矽型絕緣物，摻碳的矽氧化物 529104 五、發明説明（5 ’以及摻氟的矽氧化物，這 矽為低。 貝又；丨兒吊數均較二氧化 字母k，通常使用來代表介電常數。 詞高-k，低-k在此1Μ + \ 同樣地，名 k在此項域中分別代表的就是高介 "電常數。高及低乃是相對Si〇2之介電常數而言。 — 草=電質這個名詞在此領域中則是被理解為，配置於 ^ 之互連線間之介電物質。這也就是說，吾人 在相鄰的互連線間發現 的垂直方向。 …，而非在廷些互連線 此處所用的垂直這個名詞，代表實質地垂直基板的表面。 配備有強化結構之高度多孔低· k ILD(層間介電質）物質 ，可提供出額外的力量來抵擔隨後所需進行之製程中的物 里丨生钻作。此種刼作包括(但非僅限於此）’在鑲嵌金屬化 的製程中所遭遇到的操作。 #互連線間之寄生電容是兩導體之距離及戶斤夹物質之介電 常數的函數。不過’增加互連、線間之距離會增加積體電2 的實體大小，並因而導致成本的增加。是故，為製造出一 個互連線間寄生電容較低之積體電路，該用來使該等導體 間電絕緣之絕緣物需要擁有較低之介電常數。 降低寄生電容所帶來不良影響（譬如，RC互連延遲）的方 法之一是，如上所述，於先進的微電子產品（譬如，積體電 路）中使用低-k材料來作為絕緣物。製造業者為達到低介 电^數，可使用本身就具有低介電常數之材料，以及/或是 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂 529104 A7
讓材料具有多孔性。不幸 一 +辛的疋，溥膜的孔洞率（可稱之為多 性）若増加，其材質的熱機構性能就會降低。 决將一高度多孔肋薄膜與銅鑲嵌互連結構的製造整合考 ^是-項挑戰。舉個例子，在鑲嵌金屬化製程中使用化 :機械研磨(CMP)來去除多餘的銅時，所可能會遭遇的機械 失敗，將導致基礎ILD薄膜的層脫或撕裂。對磨姓及銅線凹 陷的峰亦強烈地影響到加諸在這些機構較弱的助物質 上的剪力的大小。同樣地，_裝處理亦會使互連層遭受剪 力及法線方向的力。業界已想出一些方法，可改善該等多 孔ILD層之強固性以抵抗因銅之CMp而產生出的應力。其中 的一個方法是，在渠溝層加入"仿真”金屬以改善CMp的均 勻度。（即，在密集及非密集導線特性間，清出一塊均勻的 二間以降低過度研磨的程度）。由於製造冗餘介層窗來作為 熱窩以控制金屬的自我發熱現象，有其侷限性’所以在介 層®層加入所謂的’’造成偽真（dUmmificati〇n)”特性，是一項很 艱矩的事務。 根據本發明，高度多孔介電物質可以整合在銅鑲嵌互連 結構中。本發明之一具體實施例之製造流程包含形成通過 介層窗及金屬層之ILD柱（或可稱之支柱）以提供出ILd堆疊 的強化機構。這些ILD柱可充作加強去熱能力之熱導管。不 過’因為這些ILD柱所具有的介電常數一般都較該多孔低_ k介電質的為高，所以要視這些ILD柱的位置及它們物質的 成份，在其與電容效應方面做一個折衷性的處置。 -9 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
529104 A7 B7 五、發明説明（ 有幾種已知的方法可製造出中孔徑(極小空洞)之低_ k物 質。譬如’可以製造成具有開小孔或閉小孔結構之氣凝膠/ 固膠（以溶勝-凝膠法，模板法，CVD法，等等）。使用不 同的前驅物及調節技術’可以控制此種薄膜内之小孔的孔 半徑及孔洞率。因為當薄膜中的孔洞愈多時，薄膜的機構 強度就愈弱’所以#界發展出—些方法（像是電子束法，或 紫外線泛光曝光法）來增加薄膜的機構強度（像是硬度/定伸 強度，或斷裂拿刃度）。不過，這些方法增加了低_k物質薄 膜的密度或是交錯鏈結的範圍，使得薄膜在介電常數方面 ，性能降低（即，使其介電常數變高）。另外，高度多孔之 薄膜甚至不t為這些方法所增強之薄膜影響。 圖卜3說明出於以鑲嵌法所形成之互連曰線間提供低絕 緣物質的問題所在。圖1所示為爾碳氧化物(⑶… 所具有之介電常數雖然較二氧化石夕為小，但其所能提供出 的改良程度卻較各類的聚合物及高度多孔介電物質來得低 圖2及3:之：電層’大部份是由旋塗式聚合物或其他型 譬如高度多孔…構成；其餘小部份 亍二構二則疋由另種介電物h構成。圖2及3所顯 構，其對於側剪力的抵抗能力很薄弱，但側剪力卻 可能會在積體電路的各類製程中出現。 在^發明之具體實施例中，使用了二氧化石夕柱以替該 成大邛伤ILD，但結構卻相對較弱之 出強化媸谣 s ^ 又夕孔介電物質提供 出強化機構4特定言之，這些氧化μ提 力所需之機構強度，此應力常因 ：了抵擋應 予Η械研磨而產生。應 匕張尺度適财g 0家两^1^^__χ297公釐） 529104 A7 五、發明説明（ 注意，該等介電質柱的成份不僅限於二氧 使用的是⑪的氧化物），亦可包含 般所 摻雜之氧化物。 4妷或兩者皆 參考圖二:示為已接受部份處理之晶圓的剖面 卜弟一 ”電層H)2及-第二介電層4〇2。圖4並未孽 的基層部份，在基礎部份中有各種電路元件，像曰二土板 等等。習於此藝人士均知如何形成此類電路元件== 此不另說明其結構及形成方式。第—介電層丨 在基礎ILD層之上，由像是碳切日又是形成 ^ 乳化石夕或摻碳的矽氧化 物所做成（但不僅限於此）。第—介 丨电層102形成於ILD層之 上’該層中先前已形成有填著金屬的渠溝及介電二
:二層術則是由機構強度較高度多孔低心電物質為強之 貝所形成。在一具體實施例中，第二介電層術 化矽所做成。 一早L 同^圖5所顯不的疋圖4結構中之第二介電層4 過圖案化後成為崎502的模樣。這些柱亦可稱 检 。雖然此示範具體實施例中所顯示的是柱狀結構，心 tr構也是可以的’包括壁狀或十字狀，就如圖&頂 視圖所示一般(但不以此為限）。圖案化二氧切的方法在 此領域中人所熟知，包括，以傳統的方式在第二介電芦術 上形成-光阻層’對該光阻曝光並顯影，然後對第二介+ =的曝光部份加以㈣，形成介電柱5〇2。該等介電： 就如圖5中所示的’具有垂直的側壁，顯示出盆為非等向 性的钱刻。不過本發明不限以非等向性姓刻形成柱狀502， -11 - 裝 訂 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 529104 五 發明説明（9) A7 B7
或’、他的強化結構。機構強化結構也可使用等向性 來形成’或將等向性敍刻法及非等向性姓刻法二者併二 幵/成自於此蟄人士將知曉等向性#刻化學所製造出之強 化結構具有逐漸尖細的特性，亦即此種結構具斜坡狀 壁。介電柱502的位置乃是根據該等互連線及介電窗的所在 :置來決定(至少有一部份是)。這也就是說，介電柱5。2所 在的位置必須不影響到該等互連線及介電窗的成形。不論 形成。玄等互連線及介電窗所使用的是鑲鼓金屬&，亦或是 減金屬法，此決定過程均是有必要的。 疋 芩考圖6，其中圖示有幾種本發明之替代強化結構。 為ILD柱502之頂表面。頂表面6()2代表的是—個壁狀，蘿琶 型的結構。頂|面604所相對應的則是一個複雜多角形狀之 強化結構。頂表面6〇6代表的則是一個圓柱狀之柱。頂 表面608則代表強化結構的另一替代具體實施例。明顯地， 本發明之強化結構不限於何種形狀。 參考圖7，可看到在形成介電柱5〇2後，它們的四周及上 面又形成了 一層低-k介電薄膜5〇4。在此示範例中，薄膜 504是一個多孔薄膜（像是中孔徑之Si〇2或聚合物），介電常 數從1.2至2.8。使用化學氣相沈積（CvD)法或旋轉塗佈法， 以沈積的方式可形成低—k薄膜5〇4。 圖8疋圖7之結構在執行過化學機械研磨，將介電層504 的表面平坦化’製造出介電層5〇6後的模樣。典型地，介電 層506的後研磨高度實質上與介電柱5〇2之高度相同。換言 之，研磨後介電層506之頂表面與ILD柱502之頂表面，位在 -12- 本紙張尺度適用中國國豕標準(CNS) A4規格(210 X 297公爱） 529104
五、發明説明（1〇) / 口J — -十面上(或是在製造的可 了解，由於該等介電桎好41 决差乾圍内）。應 之介電層材料的物理性質 斤〜圍，-於其周圍 面盘該介… 所不R，所以該等介電柱頂表 頂表面間的垂直距離，若有需要 法猶猶地加以調整。 用研磨 遥擇性地，可讓介帝思ς > 它的孔車五Γγ 受老化或固化處理，以增加 =:。吾人需要增加孔洞率來降低積體電路中電子 即點間的寄生電容值。介 ，;丨电柱）〇2提供出機構強度及穩定性 ’使結構可承受在處理過程（像是⑽）中所遭遇到的力量。 :9是圖8之結構在介電層5〇6接受银刻，形成出渠溝開 3及介電窗開口丨嶋後的模樣。渠溝開口 106a及介電窗 ]106b乃以做金屬互連之鑲嵌法形成。圖案化這些鑲嵌 溝渠及介電窗開口之法，可在此領域之文獻中得到，在^ 不做詳細的說明。 圖10是σ人於圖9結構之渠溝開口 106a及介電窗開口 的表面上形成一銅擴散障壁層508後的模樣。已知有各種鋼 擴散障壁層，有導電的，亦有非導電的。在示範具體實施 例中’銅擴散障壁層508是由TiNSi所做成。應注意，其他 的材料，包括TiN，TaN及Ta也是可使用的（但亦不僅限於此 )。再於障壁層508的上面，形成一銅種子層，然後沈積（即 ’電鍍）銅510以填充介電窗開口 106b及渠溝開口 1〇6a。多餘 的銅則以化學機械研磨法去除之，並於介電柱5〇2，多孔低 -k介電質506，擴散障壁層508及銅510之上，形成一蝕刻終 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529104 A7 B7 五、發明説明（11 止/障壁層5 12。蝕刻終止/障壁層5 12的形成材料可以是譬 如’碳化矽，氮化矽，及摻碳的矽氧化物（但不僅限於此）。 圖11 - 12乃流程圖，顯示本發明之製程。圖丨丨說明形成 一有機械強化結構嵌於其中之介電層之法。圖12則說明於 一積體電路上形成互連，包括於其中形成一具強化結構之 介電層之法。 圖η所說明之方法，可令吾人於基板（702)之上’形成至 少—個垂直走向之非導電強化結構。二氧化矽柱，就如上 斤述的彳以傳統的微影方法圖案化。一個一般來講在材 質上機構力較弱（像是高度多孔材質）之介電層，則是配置 在該強化結構之間(704)。該等支柱(或是其他形狀的強化結 構）’可以由非二氧化石夕&材質所形成，只要其所提供出之 強化結構可給予隨後所形成之介電層所需的力量即可。 圖⑽明包括於金屬導體之上形成第—介電層及形以 間介電層之製程（802)。此典型地以於銅鎮嵌互連層之: 成一銅擴散障壁層而完成。然後於該第—介電岸:: -第二介電層，)。機構性(或結構性)的強化‘件即是由 =一介電層中所建構出來的。此示範具 構強化構件（或結構）乃是以圖案化該第二介 ^之械 建構。隨後，於該已圖案化之第二介電=的方式所 近，形成-第三介電層（808)。此:上方及附 電常數-般較該第二介電層所用材；：：層=材：的介 強度部也較第二介電層材質為弱。在本 、其機構 施例中，隨後會將該第三介電層 ：之不範具體實 本纸張尺度制t g ®家標準(CNS) Α4規格(210X297公6 14 —化’使其頂表面 529104 A7 B7
頂表面（810)。之 三介電層中形成 大致平坦等高於該已圖化之第二介電層的 後，再以已知的鑲嵌金屬化技術，於該第 鑲嵌的金屬互連（812)。 論 總之，本發明之具體f施例於積帛電路上’提供出低介 電常數之絕緣物。根據本發明之，，本發明所提供出 之方法’可將高度多孔謂勿質整合在銅鑲截互連製程中， 此方法令ILD柱貫穿該介電窗及金屬層，為該㈣堆疊提供 出強化機構。 本發明一些具體實施例的優點在於，其獲得了一種低介 包¥數之絕緣物，具有抗拒後續製程，像是譬如，化學機 械研磨所施力量所需的機構強度。 本發明一些具體實施例的另一優點在於，該強化結構提 供出了較僅有南度多孔ILD時更佳的熱傳導能力。因此在有 關積體電路中之作用中電路元件（像是電晶體）的散熱方面 ’該強化結構亦有其貢獻之處。 可將該示範具體實施例作各種變更及代換來施行本發明 言如’基板的構成物質可以不必是矽，而是譬如，砂化 鎵或監寶石。同樣地，也可用各種銅的合金來形成該等金 屬互連線。 習於此蟄人士將輕易地了解，只要不脫離後附專利所表 達之本發明範圍，本文中所述用以解釋本發明之特性細節 、材料以及部件與運作的安排均可做各式樣的變更。 15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

  1. 529104 第090131〇97號專利_請案 中文申請專利範圍替換本(92年2月） A8 B8 C8 D8 々、申請專利範圍
    1. 一種製作積體電路的方法，包， 於一基板上，形成一第一介電層； 圖案化該第一介電層以形成多個垂直走向之支柱， 該等支柱具有頂表面； 於該等支柱之上及毗鄰處，形成一第二介電層，該 第二介電層具有頂表面；以及 研磨該第二介電層以使其頂表面實質與該等支柱之 頂表面齊平。 2。 如申請專利範圍第1項之方法，其中該基板包含一介 電物質。 3。 如申請專利範圍第1項之方法，其中該基板之材質係 由下列各物組成之群中選出：碳化矽，氮化矽，以及 捧石炭的砍乳化物。 4 .如申請專利範圍第1項之方法，另包含將該第二介電 層予以固化。 5 .如申請專利範圍第1項之方法，另包含將該第二介電 層予以老化。 6. 如申請專利範圍第1項之方法，另包含於該第二介電 層中形成雙層鑲嵌開口。 7. 如申請專利範圍第1項之方法，其中形成該第一介電 層包含，沈積碎的氧化物。 8 .如申請專利範圍第7項之方法，其中形成該第二介電 層包含，低-k材質之化學氣相沈積。 9 .如申請專利範圍第7項之方法，其中形成該第二介電 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529104 A8 B8 C8
    層L έ，方疋轉塗佈一低_ k材質。 1〇.=申請專利範圍第1項之方法，其中該第二介電質具 有較該第一介電質為低之介電常數。 lh 一種介電質結構，包含·· 夕個配置於基板上之支柱，該等支柱包含一於電氣 上為非導電之材料；以及 配置於該等支柱週圍之低-k介電材質。 12.如申請專利範圍第叫之介電質結構，其中該基板包 Τ一材質，係由下列各物組成之群中選出：碳化矽， 氮化梦以及推碳的碎氧化物。 lj.=申睛專利範圍第11項之介電質結構，其中該等支柱 是垂直走向，且由矽的氧化物所構成。 14.如申睛專利範圍第13項之介電質結構，其中該矽的氧 化物是摻雜氟的氧化物。 K如申請專利範圍第13項之介電質結構，其中該等支柱 具有矩形基座。 16. —種積體電路，包含： 一其中具有互連電氣元件之基板； 一配置於該基板上之第一介電層； 至少一個配置於該第一介電層之上，在電氣上為非 導電之垂直走向支柱；以及 一配置於該第一介電層上，圍繞著該至少一個支柱 之弟'一介電層。 Π.如申請專利範圍第16項之積體電路，#中該第二介電 -2 - 本紙張尺度適财g g家標準(CNS) A4規格(210X297公i了 529104 A B c D 々、申請專利範圍 層具有渠溝於其中。 18. 如申請專利範圍第17項之積體電路，另包含配置於該 等渠溝中之金屬。 19. 如申請專利範圍第18項之積體電路，其中該金屬包含 銅。 20. —種積體電路，包含： 一其中具有互連電氣元件之基板； 一配置於該基板上之第一介電層； 多個配置於該第一介電層上之電氣絕緣結構；以及 一配置於該第一介電層上，圍繞著該多個結構之第 二介電層。 21. 如申請專利範圍第20項之積體電路，其中該等結構是 相同的。 22. 如申請專利範圍第20項之積體電路，另包含該第二介 電層中填有金屬之鑲嵌渠溝。 23. 如申請專利範圍第20項之積體電路，其中該等結構係 由矽的氧化物所組成，以及該第二介電層係由介電常 數較二氧化矽為低之多孔材料所組成。 24. —種製作積體電路的方法，包含： 於晶圓上沈積一氮化矽層； 於該氮化矽層之上，沈積一絕緣層； 圖案化該絕緣層以形成多個結構，該等結構每一均 具頂表面； 於該結構之上及其®比鄰處，沈積一多孔介電物質， -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 529104 A B c D 々、申請專利範圍 該多孔介電物質具有一孔洞率；以及 研磨該多孔介電物質以使其頂表面實質地與該等結 構之頂表面齊高； 處理該多孔介電物質以使其孔洞率得以增加。 25.如申請專利範圍第24項之方法，其中該多孔介電物質 具有較該等結構為低之介電常數。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
TW090131097A 2000-12-21 2001-12-14 Structural reinforcement of highly porous low k dielectric films by ILD posts TW529104B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/745,705 US6984581B2 (en) 2000-12-21 2000-12-21 Structural reinforcement of highly porous low k dielectric films by ILD posts

Publications (1)

Publication Number Publication Date
TW529104B true TW529104B (en) 2003-04-21

Family

ID=24997882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090131097A TW529104B (en) 2000-12-21 2001-12-14 Structural reinforcement of highly porous low k dielectric films by ILD posts

Country Status (9)

Country Link
US (2) US6984581B2 (zh)
EP (1) EP1405337B1 (zh)
CN (1) CN1305118C (zh)
AT (1) ATE405945T1 (zh)
AU (1) AU2002217931A1 (zh)
DE (1) DE60135503D1 (zh)
HK (1) HK1067789A1 (zh)
TW (1) TW529104B (zh)
WO (1) WO2002052630A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6734533B2 (en) * 2002-05-30 2004-05-11 Intel Corporation Electron-beam treated CDO films
KR100873801B1 (ko) * 2002-07-19 2008-12-15 매그나칩 반도체 유한회사 탄소나노튜브를 이용한 반도체 소자의 금속배선 형성방법
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7678682B2 (en) * 2004-11-12 2010-03-16 Axcelis Technologies, Inc. Ultraviolet assisted pore sealing of porous low k dielectric films
US7545045B2 (en) * 2005-03-24 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy via for reducing proximity effect and method of using the same
US7422975B2 (en) * 2005-08-18 2008-09-09 Sony Corporation Composite inter-level dielectric structure for an integrated circuit
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
WO2007093931A1 (en) * 2006-02-13 2007-08-23 Nxp B.V. Interconnect structure and method of manufacture
KR100835423B1 (ko) 2006-08-29 2008-06-04 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100900231B1 (ko) * 2007-06-21 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20100101461A (ko) * 2009-03-09 2010-09-17 삼성전자주식회사 절연층들의 경계면이 길어진 반도체 소자
KR101674057B1 (ko) * 2010-04-01 2016-11-08 삼성전자 주식회사 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
TWI551708B (zh) * 2011-07-22 2016-10-01 應用材料股份有限公司 使用金屬前驅物之原子層沉積法
US8828489B2 (en) 2011-08-19 2014-09-09 International Business Machines Corporation Homogeneous modification of porous films
CN102376684B (zh) * 2011-11-25 2016-04-06 上海集成电路研发中心有限公司 铜互连结构及其制作方法
US9310552B2 (en) 2012-06-15 2016-04-12 Micron Technology, Inc. Methods and apparatus providing thermal isolation of photonic devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
CN108955546B (zh) * 2018-05-17 2019-08-23 哈尔滨工业大学 激光移相干涉三角微位移测量装置及方法
US10559625B1 (en) * 2018-08-08 2020-02-11 International Business Machines Corporation RRAM cells in crossbar array architecture

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6109775A (en) 1991-07-19 2000-08-29 Lsi Logic Corporation Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon
JP2820187B2 (ja) 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
JP4014234B2 (ja) 1994-05-27 2007-11-28 テキサス インスツルメンツ インコーポレイテツド 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
KR0179838B1 (ko) * 1995-09-02 1999-04-15 문정환 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
US5955140A (en) * 1995-11-16 1999-09-21 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
JP2910713B2 (ja) 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
US6479374B1 (en) * 1998-04-01 2002-11-12 Asahi Kasei Kabushiki Kaisha Method of manufacturing interconnection structural body
US6171945B1 (en) 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6156660A (en) 1999-02-05 2000-12-05 Taiwan Semiconductor Manufacturing Company Method of planarization using dummy leads
US6297554B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
US6610592B1 (en) 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US6429117B1 (en) 2000-07-19 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method to create copper traps by modifying treatment on the dielectrics surface
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures

Also Published As

Publication number Publication date
DE60135503D1 (de) 2008-10-02
US20020079585A1 (en) 2002-06-27
CN1305118C (zh) 2007-03-14
EP1405337A2 (en) 2004-04-07
WO2002052630A3 (en) 2004-01-08
WO2002052630A2 (en) 2002-07-04
EP1405337B1 (en) 2008-08-20
ATE405945T1 (de) 2008-09-15
AU2002217931A1 (en) 2002-07-08
US20020079583A1 (en) 2002-06-27
CN1528012A (zh) 2004-09-08
US6984581B2 (en) 2006-01-10
HK1067789A1 (en) 2005-04-15

Similar Documents

Publication Publication Date Title
TW529104B (en) Structural reinforcement of highly porous low k dielectric films by ILD posts
TW531830B (en) Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US6815329B2 (en) Multilayer interconnect structure containing air gaps and method for making
TWI316731B (en) Method for fabricating semiconductor device and semiconductor device
KR100491068B1 (ko) 알루미늄, 구리, 금 및 은 야금을 위한 시드층을 제공하기위한 프로세스
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
JP5558662B2 (ja) デバイス、方法（ｍｉｍキャパシタおよびその製造方法）
TWI304228B (en) Method for forming semiconductor device having low-k dielectric layer
TWI278062B (en) Semiconductor device and manufacturing method thereof
JP2003197623A (ja) 半導体装置
TW200428577A (en) Integrated circuit and fabrication method thereof and electrical device
JP2010103329A (ja) 半導体装置の製造方法及び半導体装置
US20070249164A1 (en) Method of fabricating an interconnect structure
TWI244160B (en) Method for manufacturing dual damascene structure with a trench formed first
US6913990B2 (en) Method of forming isolation dummy fill structures
JP4379878B2 (ja) エアーギャップを選択的に形成する方法及び当該方法により作製された装置
JP2005317835A (ja) 半導体装置
TW501233B (en) Dual damascene process utilizing a low-k dual dielectric
US20100167531A1 (en) Semiconductor device and method for manufacturing the same
US20230178379A1 (en) Film deposition for patterning process
US6887790B1 (en) Method of forming dummy copper plug to improve low k structure mechanical strength and plug fill uniformity
TWI227929B (en) Method of building metal-insulator-metal capacitors embedded in Cu interconnects
US7935604B2 (en) Method of making small geometry features
TW434810B (en) Dual damascene process
TW594925B (en) Method of fabricating metal interconnects and method of filling openings

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees