TW527663B - Processing method of semiconductor wafer and plasma etching apparatus - Google Patents
Processing method of semiconductor wafer and plasma etching apparatus Download PDFInfo
- Publication number
- TW527663B TW527663B TW90115795A TW90115795A TW527663B TW 527663 B TW527663 B TW 527663B TW 90115795 A TW90115795 A TW 90115795A TW 90115795 A TW90115795 A TW 90115795A TW 527663 B TW527663 B TW 527663B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- semiconductor wafer
- honing
- peripheral portion
- plasma
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000001020 plasma etching Methods 0.000 title claims abstract description 30
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000004744 fabric Substances 0.000 claims abstract description 13
- 229910052770 Uranium Inorganic materials 0.000 claims description 23
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 20
- 239000002994 raw material Substances 0.000 claims description 15
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000002079 cooperative effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007665 sagging Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32366—Localised processing
- H01J37/32376—Scanning across large workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Description
527663 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(1 ) 【發明所屬之技術領域】 本發明係關於半導體晶圓的加工方法及電漿鈾刻裝置 ,具體而言,係關於一種在半導體晶圓的製造步驟中,使 晶圓表面全體高精度地i坦化之技術。 【習知技術】 過去,例如半導體砍晶圓之製造係如第6圖的一般步 驟流程所示,包括:將利用單結晶製造裝置所製造的單結 晶棒切斷而獲得薄圓盤狀之晶圓的切斷步驟A ;爲了防止 在該切斷步驟A所獲得之晶圓發生破裂或缺口,而對其夕f 周邊緣部進行去角取面的去角取面步驟B ;對去角取面後 之晶圓進行磨光,而使其平坦化的磨光步驟C ;將去角取 面及磨光後之晶圓表面上所殘留的加工畸變予以除去的蝕 刻步驟D ;使蝕刻後之晶圓表面滑接於砂布以進行粗硏磨 的一次拋光步驟E ;對一次拋光後之晶圓的該表面進行最 後加工鏡面硏磨的最後加工拋光步驟F ;以及將最後加工 抛光後之晶圓加以淸洗’以除去晶圓上所附著的硏磨劑或 異物的最後淸洗步驟G 〇 經由前述步驟所得的鏡面硏磨晶圓雖然在中央部分可 達成較高的平坦度,但是如第7圖所示,從距離晶圓外周 端部5 m m左右的位置開始很容易發生所謂的周邊下垂。 發生周邊下垂的原因之一在於:在一次拋光步驟E中硏磨 晶圓時,周邊部分的硏磨壓力比中央部分高,以致周邊部 分被過度硏磨。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I— i - - H· - -- - In· I— ·_ -- · . =- I ........ m —IT· - I (請先閱讀背面之注意事項再填寫本頁) -4 - 527663 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(2 ) 近年來,隨著半導體裝置的高度集積化發展,電路本 身的最小線寬成爲〇 · 1 3 // m以下的標準’爲了在微影 製程中,於半導體晶圓表面形成電路時,確保其焦點深度 ,作爲基板之半導體晶圓的表面基準之區分地段平面度 S F Q R必須在0 · 1 3 // m以下(區分地段大小:2 5 m m X 3 6 m m )的標準。而且,從成本的觀點來看’爲 了提高從一片半導體晶圓獲得半導體裝置的收穫率’平坦 度的保證區域過去係距離外側端都3 m m的內側領域’然 而目前正朝向2 m m或1 m m的內側領域發展。 此處之 S F Q R ( Site Front least-sQuares Range )係 依每個區分地段,關於平坦度計算出表面基準的平均平面 ,並且顯示凹凸相對於該面的最大範圍之値。 另一方面,如上所述,爲了因應近年來最尖端之半導 體裝置的高集積化,在晶圓全面必須形成高度的平坦度。 因此,在晶圓製造步驟中,有時會在硏磨步驟後追加電槳 蝕刻步驟。若依此行,可更爲提昇晶圓之平坦度(T T V :Total Thickness Variation ,亦即晶圓全面之最大厚度與 最小厚度之差)。 此電獎触刻步驟的貫施形悲中’例如有一*種稱爲 P A C E ( Plasma Assisted Chemical Etching :電漿輔助 化學蝕刻)的技術正在進行硏發(例如參照日本特開平5 —1 6 0〇7 4號公報、特開平6 — 5 5 7 1號公報、特 開平7 — 2 8 8 2 4 9號公報)。 這是利用電漿對晶圓表面一面進行部分蝕刻,一面使 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 11^1- JMKml 11^1 J_—l- n lil— .111. -II I. J—p 士4—li Jin ml HI (請先閱讀背面之注意事項再填寫本頁)
In n m - - -- .n. -5- 527663 A7 B7 五、發明説明(3 ) (請先閱讀背面之注意事項再填寫本頁) 晶圓厚度均一化的方法,係在以光學干涉法及靜電容量法 測量晶圓之厚度分布後,依其厚度分布來控制將電漿照射 至晶圓表面的噴嘴之相對移動速度,藉此對於利用電漿之 蝕刻除去量加以控制,使晶圓全面高度平坦化之技術。 電槳鈾刻的具體操作係如第1圖所示,在高頻電極1 與接地電極2之間放置矽晶圓等之原料晶圓w,並且於高 頻電極1施加高頻率,使噴嘴3內的S F 6等之原料氣體電 漿化,而照射至原料晶圓W之表面。藉此,可對晶圓表面 當中位於噴嘴3下方之領域進行局部性的蝕刻。因此,可 依事先測量之原料晶圓W之厚度分布,一面控制噴嘴3或 原料晶圓W之移動速度,一面掃描晶圓W之表面全體,使 半導體晶圓表面全體高度平坦化。此外,除了如上所述以 闻頻電極使原料氣體電漿化的方法以外,也有將微波接觸 於噴嘴,使噴嘴內的原料氣體電槳化,並且將此照射於原 料晶圓的方法。 經濟部智慧財產局員工消費合作社印製 然而,在進行電漿蝕刻時,如果原料晶圓的形狀有越 多的凹凸,則噴嘴的速度控制會變得越複雜,以致噴嘴的 掃描距離或加速減速頻率增加。因此,加工時間會變長, 而成爲不穩定的蝕刻,最後導致生產性降低。而且,在晶 圓之T T V不佳的情況下,也會有利用電漿鈾刻之除去量 增加、加工時間變長的問題存在。 此外,如上所述,半導體晶圓上除了很容易發生周邊 下垂以外,還有可能因爲電漿蝕刻,以致晶圓之周邊部分 被過度蝕刻,因此也有不易連周邊部分也達成高度平坦性 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6 - 527663 A7 B7 五、發明説明(4 ) 的問題存在。 (請先閲讀背面之注意事項再填寫本頁) 針對這種問題,在日本特開平1 1 一 2 6 0 7 7 1號 公報中揭示了一種使原料晶圓形成凹狀而減少表面的凹凸 ’並且對其進行電漿蝕刻的技術。利用此技術,可於晶圓 全面達成很高的平坦度。 過去,P A C E所使用的噴嘴至少有3 m m至數十 m m的各種直徑,在使用小徑之噴嘴來進行電漿鈾刻的情 況下’雖然加工精度會提昇,但是掃描晶圓全面所需的時 間較長,因而有生產量降低的問題存在◦另一方面,噴嘴 的直徑越大,局部蝕刻領域就越大,如此雖然可提高生產 量’但是卻無法修正範圍比噴嘴直徑還小的表面波紋成分 ,因此在鈾刻後所達成的平坦度會降低,甚至連達成近年 來所要求之SFQRma · 1 3 //ΠΊ也有困難。 此外,對晶圓全面進行電漿鈾刻時,表面會變粗以致 霧度準位惡化,而且檢測表面之微小缺陷密度時的顆粒測 量困難,且無法保證,因此必須在電槳蝕刻後再進行硏磨 費用較少的硏磨,因而也有成本提高的問題存在。 經濟部智慧財產局員工消費合作社印製 【發明之揭示】 本發明係鑒於上述問題點而硏創者,其目的在於提供 一種可使晶圓表面全體筒精度地平坦化,而且能以高生產 量來處理之半導體晶圓的加工方法,以及可使用在該種半 導體晶圓之加工的電漿鈾刻裝置。 爲了達成前述目的,根據本發明,可提供一種半導體 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -7- 527663 Α7 Β7 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 晶圓的加工方法,係以預定之硏磨壓力使半導體晶圓之表 面滑接於砂布而進行硏磨,並且對該硏磨後的表面進行電 漿蝕刻者,其特徵在於:使前述半導體晶圓之周邊部分的 硏磨壓力比中央部分小來進行硏磨,藉此使周邊部分成爲 隆起狀,並且僅對於該周邊部分進行電漿蝕刻。 如上述硏磨半導體晶圓時,只要使晶圓之周邊部分的 硏磨壓力比中央部分小,而使周邊部分成爲隆起狀,並且 僅對於此隆起之周邊部分進行電槳蝕刻,即可於晶圓全面 達成高平坦度,還可大幅縮短飩刻時間以提高生產量。此 外,也不會有晶圓中央部分之霧度準位惡化的情形,還可 省略電漿鈾刻後的鏡面硏磨。 則述半導體晶圓上要進f了電漿餓刻的周邊部分最好係 距離該晶圓之外周端部5 m m以內的領域。 經濟部智慧財產局員工消費合作社印製 如前所述,習知方法在使半導體晶圓滑接於砂布而進 行硏磨時,雖然在晶圓的中央部分可達成高平坦度,但是 晶圓周邊5 m m之領域卻不易達成高平坦度。因此,只要 使距離晶圓外周端部5 m m以內的領域成爲隆起狀,然後 僅對此領域進行電槳蝕刻,即可更爲有效地使晶圓全面平 坦化,並且可大幅縮短飩刻時間以提高生產量,同時也不 會使中央部分的品質惡化。 在此種情況下,最好係從直徑在1 m m至2 in m之範 圍內的噴嘴照射電漿化後的原料氣體,以進行電槳蝕刻。 從這種小徑的噴嘴照射電槳來進行鈾刻,可僅對於晶 圓周邊部分的狹小領域適當地進行鈾刻。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -8 - 527663 A7 B7 五、發明説明(6 ) 本發明之使用於電漿鈾刻的原料氣體可使用氯系、氫 系或氟系之氣體。 (請先閲讀背面之注意事項再填寫本頁) 藉由使用這些原料氣體,可對於以矽爲首的半導體晶 圓進行適當的鈾刻。 再者,根據本發明,可提供一種電漿鈾刻裝置,係使 電漿化後的原料氣體通過噴嘴而照射至半導體晶圓的表面 以進行鈾刻者,其特徵在於:前述噴嘴之直徑在1 m m至 2 m m的範圍內。 使用具備這種過去未見的小徑噴嘴的電漿蝕刻裝置, 可僅對於半導體晶圓之周邊部分的狹小領域進行局部性的 飩刻,而且適合用在前述本發明之加工方法。 經濟部智慧財產局員工消費合作社印製 如以上所說明,本發明係使半導體晶圓之周邊部分的 硏磨壓力比中央部分還小,然後使晶圓滑接於砂布而進行 硏磨,藉此使周邊部分成爲隆起狀,接下來僅對於硏磨後 之表面的周邊部分進行電漿鈾刻,藉此連晶圓之周邊部分 也可達成良好的平坦度。而且,不需要像過去掃描晶圓全 面來進行電漿蝕刻,也不需要用來改善霧度準位的鏡面硏 磨,因此能以高生產量加工晶圓。 利用本發明所得之鏡面晶圓可於包含周邊部分的表面 全體形成電路,而且可提高半導體裝置之生產性及成品率 【圖面之簡單說明】 第1圖係電漿蝕刻之一例的槪略圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9- 527663 A7 B7 五、發明説明(7 ) 第2圖係使用本發明之裝置,僅對於晶圓之周邊部分 進行電漿蝕刻之一例的槪略圖。 (請先閲讀背面之注意事項再填寫本頁) 第3圖係利用直徑比晶圓還小的保持板來保持晶圓, 以進行硏磨的槪略圖。 第4圖係在實施例1之電漿蝕刻前後所測量的晶圓周 邊部分之厚度的變位量曲線圖。 第5圖係在實施例2及比較例所測量的晶圓周邊部分 之厚度的變位量曲線圖。 第6圖係習知半導體晶圓之一般製造步驟的流程圖。 第7圖係習知硏磨步驟中,以砂布硏磨晶圓後的周邊 部分之厚度的變位量曲線圖。 .主要元件對照表 1 :局頻電極 2 :接地電極 3 :噴嘴 4 .旋轉台 經濟部智慧財產局員工消費合作社印製 5 :噴嘴 6 :保持板 7 :轉盤 8 :砂布 W · 晶圓 【發明之最佳實施形態】 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10- 經濟部智慧財產局員工消費合作社印製 527663 A7 B7 _ 五、發明説明(8 ) 以下,對於本發明之實施形態,一面參照圖面一面再 加以具體說明,但本.發明並不爲這些所限定。 首先,至硏磨之前的半導體晶圓之製造步驟係將利用 切克勞斯基法(C Z法)、浮動區熔法(F Z法)等而從 矽等之原料熔液成長的半導體晶錠加以切斷而形成晶圓。 接下來,在對於所得之晶圓進行粗去角取面及磨光之後’ 進行蝕刻以除去晶圓表面的加工畸變。此外,也有取代磨 光而進行平面硏削的情況。 經過這種步驟的晶圓會進行表面硏磨以使表面更爲平 坦化及鏡面化,然而本發明係在硏磨步驟中使晶圓周邊部 分成爲隆起狀。 利用過去一般的硏磨方法,以保持板保持晶圓背面全 體,使其滑接於砂布而進行硏磨時,晶圓周邊部分會被過 度硏磨,以致經常發生周邊下垂。 因此,本發明係使半導體晶圓之周邊部分的硏磨壓力 比中央部分還小來進行硏磨,藉此減少周邊部分之硏磨費 用,使周邊部分成爲隆起狀。 縮小周邊部分之硏磨壓力的方法並沒有特別的限定, 但是可考慮於晶圓背面(內面)形成晶圓周邊部分比中央 部分還薄的背面塗覆膜,並且透過背面塗覆膜,以習知的 保持板保持晶圓背面,而對晶圓表面進行硏磨的方法;或 是使用一種可從中央部分獨立控制晶圓周邊部分之按壓力 的硏.磨頭(保持板)來進行硏磨的方法等。如果忽視背面 部分之硏磨劑的繞入及周邊部分的隆起量等,則簡單的方 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) "" r It ]1 In Jm «m nil ·111· m·. ml iMmmmmJ flj ml · Bn— ml ml m · (請先閱讀背面之注意事項再填寫本頁) -- -11 - 527663 A7 B7 五、發明説明(9 ) 法可如第3圖所示,以直徑比晶圓W還小的保持板6保持 晶圓W,並且將硏磨劑供應至貼在轉盤7上的砂布8 ,同 時以預定之硏磨壓力(按壓)使晶圓W滑接於砂布8來進 行硏磨◦如上所述保持晶圓來進行硏磨,則從保持板之保 持面突出的晶圓周邊部分之硏磨壓力會變得比中央部分小 ’因此也會減少該部分的硏磨費用。另一方面’抵接於保 持板6之保持面的晶圓W之中央部分的厚度會變得大致相 同,而可達成高度平坦度,硏磨後即可獲得周邊部分爲隆 起狀的晶圓。 如上述進行硏磨,使周邊部分成爲隆起狀的晶圓,接 下來會僅對於其隆起的周邊部分進行局部性的電漿蝕刻。 過去的電漿蝕刻係先以光學干涉法或靜電容量法來測量晶 圓全面各位置之厚度,並且掃描晶圓全面使晶圓全體形成 均一的厚度,然後依測量値進行蝕刻,但是本發明係僅對 於周邊的隆起部分進行電漿鈾刻。 關於要進行電漿飩刻的領域係如上所述,只要依測量 値對於周邊部分的隆起部分進行蝕刻即可,但是利用砂布 進行硏磨時,如上述以小徑的保持板等保持晶圓來進行硏 磨,則距離晶圓外周端部5 m m的晶圓內側可達成很好的 平坦度,因此只要對晶圓之距離外周端部5 m m以內的領 域進行電槳飩刻,即可在晶圓全面達成高平坦度。 此外,關於使用在電漿鈾刻的噴嘴亦可使用習知噴嘴 中,具有較小直徑的3 m m至5 m m左右的噴嘴,但是對 於晶圓周邊5 m m的寬度使用這種大小的噴嘴,到最後並 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1--C-* - .—-1-·. - -1. - . . JI-1. -.:1- 1I.S. ίΊ (請先閲讀背面之注意事項再填寫本頁) .· .]-υΊ n.n .—I.——· ] 1 n ·1 # 經濟部智慧財產局員工消費合作社印製 4 JtJ —14 ^11 1 m' -12- A7 B7 527663 五、發明説明(10 ) 不容易進行高精度的蝕刻加工。因此,本發明係從直徑在 1 m m至2 m m之範圍內的噴嘴,照射電漿化後的原料氣 體來進行電漿鈾刻,不僅能以狹小的面積單位進行極高精 度的蝕刻,由於係僅對於周邊部分的触刻,因此能以高生 產量來加工晶圓。亦即,本發明在進行電槳蝕刻的情況下 ,係使用一種具備直徑比過去之噴嘴小,而在1 m m至2 m m之範圍內之噴嘴的電漿蝕刻裝置,因而可僅對於晶圓 周邊部分進行更適當的蝕刻。 此外,噴嘴的形狀並沒有特別的限定。除了如上述直 徑爲1至2 m m的小徑圓形噴嘴以外,也可以是一邊爲1 至2 m m的長方形噴嘴。亦可藉由形成順著晶圓周邊部之 外周的形狀,以有效地進行處理。 另外,使原料氣體電漿化的方法並沒有特別的限定, 可採用對於與噴嘴形成一體的高頻電極施加高頻率的方式 ’或是使微波接觸於噴嘴的方式等任何一*種方式。 第2圖係使用本發明之裝置,僅對於晶圓之周邊部分 進行電漿蝕刻時之一例的槪略。以靜電夾頭將利用硏磨而 使周邊部分成爲隆起狀的原料晶圓W固定在旋轉台4上, 然後使其旋轉,同時使微波接觸於照射口直徑爲1至2 m m的噴嘴5 ,以使原料氣體電漿化,並且將此僅照射至 晶圓W的周邊部分’即可容易地僅對於晶圓周邊部分進行 蝕刻。 本發明中進行電槳鈾刻時所使用的原料氣體並不限定 於過去所使用的氣體’具體而言,可使用c c 1 4等的氯系 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇><297公慶) 1 Jly I .·* .·Γ士欠· . J· •衣 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -1 —訂·!I ΞΙ J . ------------------- -13- 527663 A7 B7 五、發明説明(11 ) 、H2等的氫系、或S F 6等的氟系氣體,尤其在加工5夕晶 圓時,相當適合使用S F 6。 根據本發明’能以局生產量加工原料晶圓,而且可提 供連周邊部分也具有極佳平坦度的鏡面晶圓,因此可明顯 提昇晶圓的生產性及成品率。而且,藉由使用這種晶圓, 可於表面全體形成電路,因而可明顯提昇半導體裝置之生 產性及產率。 此外,由於僅對於周邊部分進行電漿蝕刻,因此硏磨 面全體的霧度準位幾乎不會降低,在電漿蝕刻後也不需要 進行鏡面硏磨等來除去霧狀物。 以下,舉出實施例及比較例以更爲具體地說明本發明 ,但本發明並不爲這些所限定。 (實施例1 ) 將切斷晶錠所得的矽晶圓(直徑:2 0 0 m m )以可 調節晶圓周邊部分之硏磨壓力的硏磨頭(保持板)加以吸 附並保持,並且以較中心部爲弱的壓力保持晶圓周邊部( 尤其距離外周端部3 m m ),使晶圓表面滑接於砂布來進 行硏磨,而獲得鏡面硏磨晶圓(S F Q R m a X : 〇· 2〇// m ) 。S F Q R m a X顯示晶圓上所有區分地 段之S F Q R中的最大値。 測量距離此鏡面硏磨晶圓之外周端部1 2 m m以內之 領域的厚度,並且根據測量値進行電漿鈾刻。另外’僅對 周邊部分進行厚度測量的結果,測量所需時間也會比測量 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) --^—---------]丨 裝! (請先閲讀背面之注意事項再填寫本頁) 訂 -. 經濟部智慧財產局員工消費合作社印製 -14- 527663 Δ7 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(12 ) 晶圓全面的情形更爲縮短。 使用靜電容量式厚度測量器測量電漿餓刻前(原料形 狀)及電槳蝕刻後(加工後形狀)的晶圓周邊部分之厚度 變位量(除外領域:周邊2 m m ) ’其結果顯示於第4圖 〇 如第4圖所示,可知電漿鈾刻後的晶圓邊部分的厚度 至周邊部分之除外領域爲止皆已平坦化’同時顯不狹小範 圍內之平坦度的S F Q R m a X也從硏磨後的0 · 2〇 // m大幅改善爲〇 · 0 5 β m。 (實施例2 ). 將切斷晶錠所得的矽晶圓(直徑:2 0 0 m m )以可 調節晶圓周邊部分之硏磨壓力的硏磨頭(保持板)加以吸 附並保持,並且以較中心部爲弱的壓力保持晶圓周邊部( 尤其距離外周端部3 m m ),使晶圓表面滑接於砂布來進 行硏磨,而獲得鏡面硏磨晶圓(S F Q R m a X : 0 · 2 0 // m )。 測量此鏡面硏磨晶圓之經過硏磨的面當中,距離晶圓 外周端部5 m m以內之領域的厚度,並且根據測量値進行 電漿蝕刻。 使用靜電容量式厚度測量器測量電漿飩刻前(原料形 狀)及電漿蝕刻後(加工後形狀)的晶圓周邊部分之厚度 分布(除外領域:周邊2 m m ),其結果顯示於第5圖。 此外,蝕刻時間爲]_ 〇秒。 ^紙張尺度適用中國國家標準(CNS ) M規格(210x297公釐) " • 15- (請先閱讀背面之注意事項再填寫本頁) -.. . 1 !l· 1 J . -=.-^:- . · , ·-· 11·1. i I—I. I J ili . . 1 - . -l-i·1-"JHI •一 :一 _ 1·?- ------- φ:ι ·二·*- —II . 527663 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(13 ) 並且,利用顆粒計數器(L S — 6 Ο Ο 〇 Ρ Μ Τ Η V =9 Ο 〇 V換算)來測量晶圓表面的霧度準位。 (比較例) 與實施例2同樣地進行矽晶圓的鏡面硏磨,而獲得鏡 面硏磨晶圓(S F Q R m a X : 0 · 2〇// m )。 使用電極直徑5 0 m m的電漿飩刻裝置,對鏡面硏磨 晶圓之經過硏磨的面全體進行電漿蝕刻(蝕刻時間:5〇 秒),並且與實施例2同樣地測量晶圓周邊部分之厚度分 布及霧度準位。 第5圖係以距離外周端部1 0 m m的位置爲基準而顯 示實施例2之電槳鈾刻前後、以及比較例之各晶圓周邊部 分之厚度變位量的曲線圖。由此圖可知比較例所獲得的晶 圓,乍看之下平坦度比實施例2之晶圓有所改善,但是在 距離晶圓外周端部大約4 m m與8 m m的位置則有變位點 ,S F Q R m a X顯示之最大値爲〇 · 1 5 A ηι。另一方 面,實施例2所獲得的晶圓在距離外周端部1 0 m m以內 的領域之厚度變位量較比較例爲大,但沒有變位點, S F Q R m a X顯示最小値爲0 · 0 7 // m,而且局部性 的領域之平坦度有大幅的改善。 而且,關於晶圓表面的霧度準位,實施例2中的最小 値爲4 0位元,相對於此’比較例中顯示的最高値爲1 〇 1 位元,如果不進行硏磨以除去霧狀物’則無法使用° 此外,本發明並不限定於上述實施形態◦上述實施形 本纸張尺度適用中國國家標準(CNS ) A4規格(210X公釐) ] 1- .n m-un (請先閱讀背面之注意事項再填寫本頁) •16- 527663 A7 B7 五、發明説明(14 ) 衣--- (請先閱讀背面之注意事項再填寫本頁) 態僅爲例不,只要具有與本發明之申請專利範圍所記載之 技術性思想實質上相同的構成,且可發揮同樣作用效果, 皆包含在本發明之技術性範圍內。 例如,前述實施形態係以加工矽晶圓的情形爲例來作 說明,但可使用本發明之半導體晶圓並不限定於此,除了 S〇I晶圓以外,亦可適用於矽以外之材質所構成的半導 體晶圓。此外,關於晶圓的大小也沒有特別的限定,本發 明係晶圓的口徑越大越有效果。 另外,使晶圓周邊部分成爲隆起狀的方法並沒有特別 的限定,除了如實施例以硏磨頭分別調整周邊部及中心部 的加工壓力的方法以外,使用晶圓保持部分之直徑比晶圓 小的硏磨頭來硏磨的方法,或是在晶圓背面塗覆樹脂等之 保護膜,僅使其周邊部的塗覆厚度較薄,來吸附並保持晶 圓背面以進行硏磨等方法,亦可將晶圓周邊部分加工成隆 起狀。 經濟部智慧財產局員工消費合作社印製 此外,雖然係在硏磨步驟後追加電漿蝕刻步驟’但是 本發明之電漿蝕刻可在硏磨步驟後,亦即在最後鏡面硏磨 步驟後進行,亦可在多段硏磨之一次鏡面硏磨後進行。利 用這些硏磨使晶圓周邊部分成爲隆起狀之後,再進行電漿 蝕刻,即可加工程高平坦度的晶圓。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17-
Claims (1)
- 527663 A8 B8 C8 D8 _ ☆、申請專利範圍 1 · 一種半導體晶圓的加工方法,係以預定之硏磨壓 力使半導體晶圓之表面滑接於砂布而進行硏磨,並且對該 硏磨後的表面進行電漿鈾刻者,其特徵在於:使前述半導 體晶圓之周邊部分的硏磨壓力比中央部分還小來進行硏磨 ,藉此使周邊部分成爲隆起狀,並且僅對於該周邊部分進 行電漿蝕刻。 2 ·如申請專利範圍第1項之半導體晶圓的加工方法 ,其中,前述半導體晶圓上要進行電漿蝕刻的周邊部分係 距離該晶圓之外周端部5 m m以內的領域。 3 .如申請專利範圍第1項之半導體晶圓的加工方法 ,其中,從直徑在1 mm至2 m m之範圍內的噴嘴照射電 槳化後的原料氣體,以進行前述電漿蝕刻。 4 ·如申請專利範圍第2項之半導體晶圓的加工方法 ,其中,從直徑在1 m m至2 m m之範圍內的噴嘴照射電 漿化後的原料氣體,以進行前述電漿蝕刻。 經濟部智慧財產局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 5 ·如申請專利範圍第1項至第4項任一項之半導n 晶圓的加工方法,其中,前述電漿蝕刻所使用的原料氣體 係氯系、氫系或氟系之氣體。 6 · —種電槳蝕刻裝置,係使電漿化後的原料氣體通 過噴嘴而照射至半導體晶圓的表面以進行蝕刻者,其特^ 在於:前述噴嘴之直徑在1 m m至2 m m的範圍內。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000196937A JP2002016049A (ja) | 2000-06-29 | 2000-06-29 | 半導体ウエーハの加工方法及びプラズマエッチング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW527663B true TW527663B (en) | 2003-04-11 |
Family
ID=18695355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90115795A TW527663B (en) | 2000-06-29 | 2001-06-28 | Processing method of semiconductor wafer and plasma etching apparatus |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2002016049A (zh) |
TW (1) | TW527663B (zh) |
WO (1) | WO2002001617A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235478A (ja) * | 2003-01-30 | 2004-08-19 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせsoi基板およびその製造方法 |
US7323080B2 (en) | 2004-05-04 | 2008-01-29 | Semes Co., Ltd. | Apparatus for treating substrate |
JP5536311B2 (ja) * | 2008-04-09 | 2014-07-02 | 芝浦メカトロニクス株式会社 | 半導体ウェーハの平坦化方法、及び半導体ウェーハの製造方法 |
JP5859057B2 (ja) * | 2014-04-24 | 2016-02-10 | 芝浦メカトロニクス株式会社 | 局所プラズマ処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750234A (ja) * | 1993-08-04 | 1995-02-21 | Komatsu Electron Metals Co Ltd | 半導体ウェーハ製造装置および製造方法 |
JP3629862B2 (ja) * | 1996-12-24 | 2005-03-16 | セイコーエプソン株式会社 | 基板周縁の不要物除去方法およびその装置 |
JP3444183B2 (ja) * | 1998-03-13 | 2003-09-08 | 信越半導体株式会社 | 半導体ウエーハの製造方法およびこの方法で製造される半導体ウエーハ |
JPH11302878A (ja) * | 1998-04-21 | 1999-11-02 | Speedfam-Ipec Co Ltd | ウエハ平坦化方法,ウエハ平坦化システム及びウエハ |
JP2000031127A (ja) * | 1998-07-13 | 2000-01-28 | Sumitomo Metal Ind Ltd | ウェーハの平坦化方法とその装置 |
-
2000
- 2000-06-29 JP JP2000196937A patent/JP2002016049A/ja active Pending
-
2001
- 2001-06-25 WO PCT/JP2001/005402 patent/WO2002001617A1/ja active Application Filing
- 2001-06-28 TW TW90115795A patent/TW527663B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO2002001617A1 (fr) | 2002-01-03 |
JP2002016049A (ja) | 2002-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6030887A (en) | Flattening process for epitaxial semiconductor wafers | |
JP4192482B2 (ja) | シリコンウェーハの製造方法 | |
TW459297B (en) | Method of processing semiconductor wafers to build in back surface damage | |
EP0514046A1 (en) | System for controlling and executing the etching of a wafer | |
EP0904895A2 (en) | Substrate polishing method and apparatus | |
US6200908B1 (en) | Process for reducing waviness in semiconductor wafers | |
US9316902B2 (en) | Photomask-forming glass substrate and making method | |
TW527663B (en) | Processing method of semiconductor wafer and plasma etching apparatus | |
JP3982336B2 (ja) | 半導体ウエーハの加工方法及びプラズマエッチング装置 | |
JP2004063883A (ja) | 半導体ウェーハの製造方法 | |
TW200405450A (en) | Semiconductor wafer | |
JP2001085648A (ja) | 貼り合わせウエーハの製造方法および貼り合わせウエーハ | |
JP2003275951A (ja) | 研磨方法および研磨装置 | |
JP3491589B2 (ja) | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ | |
JP2002329690A (ja) | 半導体ウェーハの製造方法 | |
JP2004302280A (ja) | マスクブランクス用基板の製造方法、及びマスクブランクスの製造方法、並びに転写マスクの製造方法 | |
JP2002176013A (ja) | 半導体基板の平坦化方法 | |
WO1998044541A1 (en) | Flattening process for semiconductor wafers | |
JP3596363B2 (ja) | 半導体ウェーハの製造方法 | |
JP3611029B2 (ja) | 半導体基板の研磨用保持板 | |
JP3371392B2 (ja) | 貼り合わせsoi基板の製造方法 | |
WO1998044549A1 (en) | Flattening process for epitaxial semiconductor wafers | |
JP2001176844A (ja) | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ | |
JP2023123391A (ja) | エピタキシャルウエハを製造するためのシステムおよび方法 | |
JP2004174622A (ja) | 研磨方法及び研磨システム |