TW526693B - Multilayer circuit component and method for manufacturing the same - Google Patents

Multilayer circuit component and method for manufacturing the same Download PDF

Info

Publication number
TW526693B
TW526693B TW90113134A TW90113134A TW526693B TW 526693 B TW526693 B TW 526693B TW 90113134 A TW90113134 A TW 90113134A TW 90113134 A TW90113134 A TW 90113134A TW 526693 B TW526693 B TW 526693B
Authority
TW
Taiwan
Prior art keywords
glass
containing layer
layer
paste
substrate
Prior art date
Application number
TW90113134A
Other languages
English (en)
Inventor
Michiaki Iha
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000180086A external-priority patent/JP3731448B2/ja
Priority claimed from JP2000206262A external-priority patent/JP3731452B2/ja
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW526693B publication Critical patent/TW526693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31518—Next to glass or quartz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

)仂693 五、發明説明（ 發明背景 1 ·發明範疇 本發明係關於一種多声雷敗— “ 夕層电路兀件及其製造方法。特定地 祝，本發明係關於一種具有一姓 士 s , 有、、告構之多層電路元件，直中 有至少二層含玻璃層在一基、， /、 法。 才上，亚關於該元件之製造方 2 ·相關技藝說明 迄今，諸如ICs之半導體元件 ^ v 係女衣在诸如玻璃環氧基 古 略基材上。近年來，對於更 问的包袤岔度、更細的接線、 的傳輸速度、更高的頻 q ¥兀件之更南的熱耗散，已有強烈的要求。 :知：印刷電路基材(諸如玻璃環氧基材 :穿孔製板性質、可加工性、多層黏附性質以及高溫下之 =形變阻性等，所以在密度增高方面，有其實務上的限 2。現在對於有大機械強度及高熱阻性之Μ基材的期 待，因而正在攀高當中。 舉例來說’氧化紹基材乃是-種有大機械強度及優越熱 阻性之陶Ή材’有各種已發展出的多層電路元件係在氧 化紹基材上做細接線而藉未加工片之層壓方法或印刷 方法以形成具有穿孔的絕緣層。 有一種用為電感器之層壓的氣心線圈，係重複下列步驟 所產生：在氧化铭基材上由導體聚糊形成一線圈（線圈圖 型）；在該線圈上形成具有一通孔之絕緣層；以導體填充該 通孔；以及，在該絕緣層上形成第二層線圈（線圈圖型）。 -4 - 本纸張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 526693 A7 B7
螺旋型線圈既經形成，則高電感得以產生。 做為層壓氣心線圈的製造方法，已知有一種方法，甘中 係產生塗有光敏乳膠（諸如此類）之屏蔽板，該板係用以形 成預定圖型，然後用一穿過所產生的屏蔽板之橡膠清潔劑 (squeegee)，在基材或絕緣層上做印刷而塗漿；還知有一種 方法，其中係以旋轉塗佈法（諸如此類），在基材或絕緣層 上做印刷而塗上有光致硬化性質的導體漿糊，然後經由— 具有必要圖型的光罩而曝光並顯影，藉而形成線圈。 裝 做為具有通孔（導體圖型的一部份在此曝光）之絕緣層的 衣造方法，類似於前述線圈之形成，有一種方法，其中係 藉屏蔽印刷而施以一漿糊塗層；還有一種方法，其中係用 一光敏漿糊以實行曝光及顯影。此外還有一種方法，其中 係由一絕緣粉末與一有機黏合劑之化合物兒產生一未加工 板，在該未加工板之預定位置上打孔以形成一穿孔，然後 將之堆豎於帶有導體之基材或絕緣層上，並且壓黏。 舉例士說，時至今日，每一絕緣層係用含同一玻璃之同 处材料來形成，以形成在氧化鋁（諸如此類）所製的陶瓷熔 、=基材上之複數個含玻璃絕緣層。然而，當習知地塗佈烘 、材料而材料中化合了同一型態之玻璃，以形成每一絕 緣層〃此時氧化鋁（諸如此類）所製的陶瓷熔結基材上所形 =的=一絕緣層（第一含玻璃層）相對於熔結基材的可澄 2目〃於第一含玻璃層上所形成的第二絕緣層（第二含玻璃 子；第含玻璃層的可溼性。此可溼性差異影響每一 s玻璃層的炫έ士性 、。丨甚劇。亦即，由於第一含玻璃層與第二
526693 /3 五、發明説明（ 含玻璃層間的熔結性皙 大差異，因而在基材；二’/共培收縮量及收縮行為會有 緣層中形成通孔時，通孔直徑會擴大。田母—絕 =:碎(酸鹽)玻璃相對於氧化銘基材'晶狀石英 (Sl〇2)基材及哪碎玻璃其知_ _ 、 , 墦基材的可溼性（接觸角）。該玻璃的可 &性月b由接觸角來估計；當、^ ^ ^ ^ ^ ^ d 。 田τ /坚性變得較好，接觸角即減 表1 氧化紹基材 ^ 硼矽玻璃 (Si〇2：B2〇3：K20 = 79:19:2) 相對於每一基材的接觸角，在 l，〇〇0〇c 下 48° 如表1所示，观矽玻璃相對於氧化链基材（經常用為多層 包路元件之基材）的接觸角為48。；硼矽玻璃相對於晶狀石 央（Si〇2)基材的接觸角為140。：而硼矽玻璃相對於硼矽玻璃 基材的接觸角（硼矽玻璃相對於彼此的接觸角）為8。。因 而，右比較氧化鋁基材與硼矽玻璃基材，顯然玻璃相對於 氧化鋁基材的可溼性劣得多。 結果，若以接續的烘焙方法，在氧化鋁基材上層壓絕緣 層（含玻璃層），並一層一層地加以烘焙，則因在第一層（第 一含玻璃層）上之絕緣層係在氧化鋁基材上所烘焙，黏滯流 不太可此舍生’且熔結性趨劣。另一方面，在第一含玻璃 _ 6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 526693 A7
裝 訂
4
526693 A7
通孔53b的鄰近導體圖型52c間短路，從而引起短路缺陷。 此外’甚至當構成第一含玻璃層之玻璃的性質(諸如埶膨 脹及熱收縮）符合基材的性f，基材由烘培收縮量差異所^ 成的殘餘應力也並不均自，故其熱收縮程度異於第一含 璃層；所U，在基材中發生撓曲問題，多層電路 造有所困難。 & 發明概述 本發明係做解決前述問題之用。據此，本發明目的之 一，是要提供一種多層電路元件及其製造方法，1中每一 含玻璃層間的烘培收縮量差異小，每一含玻璃層；所形成 的通孔直徑擴大率近於其他層的擴大率，戶斤以可能避免發 生通孔中導體互短路所致的短路缺陷，並減少基材撓曲^ 形0 為達成前揭目的，依據本發明之一方面，係提供一種具 有至少二層含玻璃層之多層電路元件，其含玻璃層由含玻 璃之材料在一基材上組成，其中對於該至少二層含玻璃 層’基材上所形成的第一含玻璃層中化合的玻璃之軟化溫 度，異於前述第一含玻璃層上所形成的第二含玻璃層中化 合的玻璃之軟化溫度。 對於該至少二層含玻璃層’區分基材上所形成的第一含 玻璃層中化合的玻璃之軟化溫度（Ts)，與第一含玻璃層上 所形成的第二含玻璃層中化合的破璃之軟化溫度，則可能 控制每一含玻璃層相對於其形成所在之基材、含玻璃層等 的可溼性.，以避免第一含玻璃層與第二含玻璃層的烘焙收 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526693
、發明説明（6 縮量不均，而當含玻琅 徑之_大，> θ中形成通孔，則可能抑制通孔直 …之擴大以使母—含玻璃層中的通孔 :而避免發生與鄰近導體間的短路缺 而二 材挽曲情形減少了的多層電路元件。 而了 4供基 在本發明中’含玻璃層此 層，以及祐琅u 包括僅由玻璃所製之 乂及玻璃在热機組份中化如 成的材料所製之層。 ]是顆粒）中化合 :依據本發明之多層電路元件中，當 璃層之玻璃相對於前诚 弟 3玻 姑逄盛 ' 土 、接觸肩大於構成前述第-含 第-含玻璃層中所化合的玻璃之則前述 含玻璃層中所化合的玻璃之軟化溫度:…低於前述第二 :;構之玻璃相對於基材的接觸角大於構 即，當構成第一含玻璃層之玻璃相對 ：觸角，亦 構成第二含玻璃層之玻璃相對於第_含㈣性劣於 在此情況下’帛一含玻璃層中所化合的玻：：：性’ 低於第二含玻璃層中所化合的玻璃之軟化溫度二= 能=良第-含玻璃層相對於基材的可料，同降= 二含玻璃層相對於第一含玻璃層的可渔性 降低第 玻璃層間的可溼性差異所致的熔結性 -屬母一含 角左兵’且減/丨、贫 與第一含玻璃層間的烘焙收縮量差異。钟果，处 -含玻璃層中的通孔直徑擴大’以避免：生盘制每 的短路缺陷’ $而可能提供基材撓曲情形減少了的 -9 -
^紙張尺度適财翻家標準(CNS) A4規格(2ι〇Χ297公着) 五、發明説明（7 路元件。 基材的接觸备田構成别述第一含破璃層之玻璃相對於前述 述第一人 小於構成前述第二含玻璃層之玻璃相對於前 的玻璃層的接觸角’則前述第一含玻璃層中所化合 軟化溫度 度宜高於第二含破璃層中所化合的玻場之 小成璃層之玻璃相對於基材的接觸角 角璃相對於第—含玻璃層的接觸 第一含玻璃層之她對於基材的可渔性優 :=二含玻璃層之玻璃相對於第—含玻璃層的可渔 吐^此仏況下，第一含玻璃層中所化合的玻璃之軟化溫 :弟二含玻璃層中所化合的玻璃之軟化溫度，此時 貝⑴^低第一含玻璃層相對於基材的可澄性，同時並改 玻璃層相對於第—含玻璃層的可澄性，以抵消每 層間的可座性差異所致的溶結性質差異，且減小 弟，、弟_含玻璃層間的供培收縮量差異。結果，4能抑 制每一含玻璃層中的通孔直徑擴大，以避免發生與鄰近導 體間的短路缺陷，進而可能提供美姑 層電路元件。供基材撓曲情形減少了的多 前述第-含玻璃層中所化合的玻璃之軟化溫度盥前述第 一含玻璃層中所化合的玻璃之軟化溫度 30°C (以上）較佳。 』w左” 當第-含玻璃層中所化合的玻璃之軟化溫度與第二含坡 璃層中所化合的玻璃之軟化溫度之間的差異為別κ以 -10- 本紙張尺度適用中國國 家標準(CNS) A4規格(210X297公釐) 五、發明説明（8 i玻’^ ΓΓ第—含破璃層相對於基材的可渔性以及第二 八第一含破,璃層的可溼性，實行有效之控 差昱：母一含破璃層間的可渔性差異所致的炫結性質 =、’且：小第—與第二含玻璃層間的供培收縮量差異： 此，本务明的效果得以實際展現。 依據本發明之另_方 a α日^ 夕士、+ ^ 面’係&供一種製造多層電路元件 <万法’而該多層電路亓生 破璃層由含玻璃之材：==二層含玻璃層’該含 二層含玻璃声，其从 土材上、、且成，其中對於該至少 曰，土才上所形成的第一含玻璃層中化合的破 璃之軟化溫度，昱於望_人 層中化合的玻璃：軟化：：=亡：形成的第二含玻璃 具有至少下列步驟 & ^衣、夕層電路兀件之方法 ⑷在基材上做印刷而施以一光敏玻璃聚糊，然後乾燥 之’ 5玄漿糊係由呈預定私、四 m㈣ 軟化度之玻璃，或者具預定軟化 /皿广玻璃，、一氧化物之化合物’與一光敏媒劑所組成， (b)在該經印刷乾燥而產生之蒙糊層上 將一通孔圖型曝光並顯影， 預疋罩幕’ (C)烘培^產生而帶有前述經曝光顯影之通孔圖型的毁糊 以形成第一含玻璃層， 7 ⑷在前述第一含玻璃層上做印刷而施以—光敏破璃漿 '’亚乾燥之，該漿糊係由所具軟化溫度異於前述第一人 玻璃層中玻璃軟化溫度之玻璃，與—光敏媒劑所組成，3 (e)在該經印刷乾燥而產生之漿糊層上’用—預 將一通孔圖型曝光並顯影，以及 皁桊，
、發明説明（9 (f)烘焙所產生而帶有前 μ , ^ ^ ^ 述！曝光顯影之通孔圖型的漿糊 續，以形成苐二含玻璃層。 藉前述步驟（a)至（f)而形成 .^ + 生$ Μ + & - π ^ /成母一含玻璃層，則能可靠地產 生夕層電路兀件，其具有一 株 甘人至夕一層含玻璃層之多層電路元 件，其含玻璃層由含玻ί离之 ι ^ ^ 义材枓在一基材上組成，其中對 中 主夕弟一含玻璃層（形成於基材上） 中化合的玻璃之軟化溫度， 筮-人Ate丄 異於弟一含玻璃層上所形成的 弟一 3玻璃層中化合的破璃 双喁之軟化溫度，乃降低了每一含 玻璃層中的通孔直徑擴大裎 ,£. . ^ ^ %度，避免發生與鄰近導體間的 丑路缺陷，並減少基材撓曲情形。 做為光敏玻璃聚糊，戶斤祐 斤使用的較佳光敏玻璃漿糊中係化 無機組份與一光敏媒劑，而重量比為40:60至70.30。 该無機組份之比在5〇:5〇至55:45則更佳。 做為光敏玻璃襞糊，塞你丨攻λ . ^ 牛例來5兄，所月b使用的光敏玻璃漿 /Ά之無機組份與光敏媒劑係經三輥軋製機而懸浮。 做為本發明中能用的光敏媒劑，所能使用之化合物組成 如下：異丁烯酸甲酯與異丁烯酸之共聚物、單體、光引發 剤、與溶劑；但彼等之具體種類並無限定。 在依據本發明之製造多層電路元件之方法中，當構成前 j第:含玻璃層之破璃相對於前述基材的接觸角大於構成 刖述第二含玻璃層之玻璃相對於前述第一含玻璃層的接觸 角，則形成前述第一含玻璃層所用之光敏玻璃漿糊中的玻 璃之軟化溫度宜低於形成前述第二含玻璃層所用之光敏玻 璃装糊中的玻璃之軟化溫度。 -12 本纸張尺度適财國@家標準(CNS) Μ規格㈣χ 297公爱） ·· -訂· .線 526693 五 、發明説明 成破璃相對於基材的接觸角大於構 使形成第-含：璃声所用目：：第一含玻璃層的接觸角，則 溫度低於开》成第玻璃裝糊中的玻璃之軟化 之軟化溫度，可，而改心先敏玻她中的破璃 性，πη 一含玻璃層相對於基材的可溼 =降低第二含玻璃層相對於第一含玻 差昱含玻璃層間的可座性差異所致的炫結性； -果，弟一與第二含玻璃層間的烘培收縮量差里。、 率地產生1制每Γ含玻璃層中的通孔直徑擴大，以有效 路缺陷，二':路凡：’其中避免發生與鄰近導體間的短 ^進而減少了基材撓曲情形。 另一方面，當構成前述第一 基材的接觸角小於構成前述第對於前述 …含玻璃層的接觸角，則形前 含玻璃層所用之光敏玻於形成前述第二 當構成第-含玻璃層之 ·^^溫度。 成第二含玻璃層之玻璃相=;目對=的接觸角小於構 使形成第-含玻璃… 玻璃層的接觸角，則 含玻璃層所用之光敏玻璃== 之軟化-度，可藉而降低第—含玻 敬哨 性，同時並改良第二含玻璃層 的可渔 性，以抵消每-含玻璃層間的可澄：二=層的可- 差異，且減小第一盥第-八士 /、所致的熔結性質 〃第一 3破璃層間的烘焙收縮量差異。 -13- χ 297公釐） ^張尺歧财 )26693
、發明説明（11 二Γί:制每一含玻璃層中的通孔直徑擴大，以有效 路缺陷，以：二f中避免發生與鄰近導體間的短 戌v 了基材繞曲情形。 含玻璃層2明之製造多層電路元件之方法中’形成第一 第二含.之光敏玻璃漿糊中的玻璃之軟化溫度與形成 間的I里層所用之光敏玻㈣糊巾的玻璃之軟化溫度之 間的差異二以3CTC(以上)較佳。 - H 2 3玻璃層所用之光敏玻輕糊巾的玻璃之軟 1=:成：二含玻璃層所用之光敏玻她中的玻： 玻間差異為3(rc(以上)，則可能就第-含 =層的可溼性，實行有效之控制，以抵=二- 層間的可港柯兰s 3坂場 二含玻璃層間的與炉收增ί::貝：異’且減小第-與第 以實際展現。里差異。因此，本發明的效果得 :::盧本發明之製造多層電路元件之方法中 :::印刷乾燥以及顯影步驟，—糊形成:; 若藉前述印刷乾燥以及顯影步驟，而於每一將 後實行烘培(所謂接續的供培），在此情況下，；能 一含玻璃層中的通孔直徑擴大，以有效率地產：;=: 兀件’其中避免發生與鄰近導體間的短路缺陷，進 了基材撓曲情形，然則本發明乃格外地有效。 < 夕 為達成前揭目的，依據本發明之另—方Y，係提供—種 五、發明説明（12 具有至少二層含玻璃声夕 玻璃及陶究之材料在：：二：電路元件，其含玻璃層由含 含玻璃層，至少第一人^ 成’其中對於該至少二層 玻璃層上所形成的第-=層(形成於基材上)與該第-含 對於該至少層有相異的玻璃含量。 結基材上）所形成的至；^層’人H基材上（特別是在陶莞炫 所形成的第二含玻璃；；：含玻璃層的玻璃含量，與其上 Γ;ΠΓ成所在之基材、含玻璃層等的可:性 :土二含玻璃層與第二含玻璃層的洪培 形成通孔，則可能抑制通孔直徑之擴大，以 臭由通孔導體的短路缺陷’進而可能提供 基材抗曲情形減少了的多層電路元件。 發明之多層電路元件f，前述第-含玻璃層及 玻璃層中所含之玻璃，宜為低軟化溫度玻璃。 田刖述第一含玻璃層及前述第二含玻璃層所含之玻璃 ::化溫度玻璃，“、第一含玻璃層與第二含玻璃層中的 :軟化溫度玻璃含量，則可能控制每_含玻璃層相對於复 形成所，之基材、含玻璃層等的可澄性，以避免第一含破 璃層與第二含玻璃層的烘焙收縮量不肖。結果，可提供多 曰包路7L件，其中避免發生導體間的短路缺陷， 了基材撓曲情形。 ^ 依據本發明之另一方面，係提供一種具有至少二層含破 璃層之多層電路元件，其含玻璃層由含玻璃之材料:一基 材上組成，其中對於該至少二層含玻璃層，至少第一含破 -15- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 五、發明説明（13 ==成5於基材上）與該第一含破璃層上所形成的第二含 軟化一種玻璃所組成的化合玻璃，其中有-為低 前述第二含玻璃層中所含的化合玻斤：二：玻璃與 合比上有所不同。 ㉟璃在低軟化溫度玻璃化 其==至層含玻璃層，令至少第一含玻璃層（形成於 ,I、〃 成的第二含玻璃層含至少二種玻璃所組 八:化合玻璃’其中有_為低軟化溫度破璃，並區分第一 I璃m,含玻璃層中所含的化合破璃之低軟化溫度 之二可=每一含玻璃層相對於其形成所* a玻璃層寻的可滢性，以避免第—含玻 :含：璃層的供培收縮量不均，而當含破璃層“成： 彳可旎抑制通孔直徑之擴大’以避免發生導體間姐由 二?=:缺陷’進而可能提供基材換曲情形減少了 依據本發明之另一方面，係提供一種具有至少二 2之多層電路元件’其含玻璃層由含破璃及陶竞^料 一八基材上組成’其中對於該至少二層含破璃層，至少第 一^玻璃層（形成於基材上）與該第一含破 第：含玻璃層含至少二種玻璃所組成的化合玻璃斤; :低軟=溫度玻璃’而前述第一含破璃層與前述第二含 玻¥層在前述化合玻璃含量上有所不同。 美=至/、二層含玻璃層，令至少第—含玻璃層(形成於 土材上）與其上所形成的第二含玻璃層含至少二種玻璃所組 场()93
t = 其中有一為低軟化溫度破璃，並區分第- 層中的化合玻璃含量，則可能控制 溼性，以避免第一含玻❹含玻璃層等的可 不均，而當含玻璃璃層的供焙收縮量 擴大，以二 成通孔’則可能抑制通孔直徑之 可&提=體間經由通孔導體的短路缺陷，進而 ^基材撓曲情形減少了的多層電路元件。 璃相對二：：路兀件中’當構成前述第-含玻璃層之破 玻璃相對二：：材的接觸角大於構成前述第二含玻璃層之 ::相對於則述第一含玻璃層的接觸角，則前述第一含玻 璃層的玻璃含量宜大今 ^ ;月’述苐二含玻璃層的玻璃含量。 “構j第-含玻璃層之玻璃相對於基材的接觸角大於構
成弟一含玻璃層之玻璃；)：目普4· A a㈣相對㈣-含玻璃層的接觸角，亦 么…卜含玻璃層之玻璃相對於基材的可錄劣於 籌成弟-含玻璃層之玻璃相對於第_含玻璃層的可渔性， ΐ=:，第一含玻璃層的玻璃含量應大於第二含玻璃 =璃…此時則可能改良第-含玻璃層相對於基材 、°屋1±，同％亚降低第二含玻璃層相對於第一含玻璃層 性’以抵消每一含玻璃層間的可溼性差異所致的： 二貝差^•減小第—與第二含玻璃層間的烘培收縮量 差異。結果’可能抑制每—含玻璃層中的通孔直徑擴大， 以避免發生導體間的短路缺陷，$而可能產生基材挽曲情 形減少了的多層電路元件。 在前述多層電路元件I當構成前述第—含玻璃層之玻 17- 張尺度制f難家標準(CNS) χ 297公爱）
526693 15 五、發明説明（ 璃相對於則述基材的接觸角小於構成前述第二 玻璃相對於前述第一含# 一3玻璃層之 瑤；層的接觸角，則前述第-含破 曰 _人化/皿度玻璃含量宜小於前述第-八姑殖思 的低軟化溫度玻璃含量。 弟一3玻璃層中 此即’當構成第一含玻璃層之玻璃 小於構成第二含玻璃層之玻璃相 一人，接觸角 角，即當構成第一含玻璃芦、 a破璃層的接觸 於構成第二含破璃層之玻璃相一、：材的可溼性優 性，在此情況下，第…丄弟*破璃層的可座 應小於第：含麵,s f的低軟化溫度玻璃含量 能降低第-含玻璃；Π 溫度玻璃含量，此時則可 裝 玻璃層間的可層的可'性，以抵消每-含 j /ΙΜ生差異所致的熔結性質差显， 璃縮量差異， 經由通孔導體：::：徑擴大，以避免發生導體間 少了的多層電路的:， 線 :二:::::璃相對於第-含玻璃層的接觸角，： 第:含玻璃層中的低軟化溫度玻璃化合比。切則述 =構=第—含玻璃層之玻璃相對於基材的 :;=層之玻璃相對於第一含玻璃層的接觸角，： 曰慕成含玻璃層之玻璃相對於基材的可渔性劣於 18- 五、發明説明（16 構成第二含玻璃層之姑 在此情況下，第-含玻f於第—含玻璃層的可澄性， 璃化合比應大於第二含=^化合玻璃中的低軟化溫度玻 玻璃化合比，此時則可化合玻璃中的低軟化溫度 ^ , η 士" 1=4改良第一含玻璃層相對於基材的 可渔性：二；降：第二含玻璃層相對於第-含玻璃層的 性質差異，且減層=可渔性差異所致的炫結 異。結果，可能抑制每層間的烘培收縮量差 避免發生導體間的短路缺 擴大以 減少了的多層電路元件進而可能產生基材撓曲情形 當構成前述第-含玻璃層之玻璃相對於前述基材的 2、於構成前述第二含麵層之玻璃相對於前述第一含玻 曰的接觸角’則前述第—含玻璃層之化 :溫度玻璃化合比宜小於前述第二含玻璃層之化合= 的低軟化溫度玻璃化合比。 小成m 一含玻璃層之玻璃相對於基材的接觸角 Ί第-^玻璃層之玻璃相對於第一含玻璃層的接觸 p “冓成第一含玻璃層之玻璃相對於基材的可溼性優 於構成第二含玻璃層之玻璃相對於第一含玻璃層的可： :二:：況下，第一含玻璃層之化合玻璃中的低軟化溫 合比應小於第二含玻璃層之化合玻璃中的低軟化 皿又玻璃化合比’此時則可能降低第一含玻璃層相對於美 材的可澄性，同時並改良第二含玻璃層相對於第一含玻^ 層的可渔性’以抵消每一含玻璃層間的可座性差異所致的 -19- 本纸張尺度適财g國家標準(CNS) A4規格(2l〇X297公爱) 526693 五、發明説明（17 熔結性質差異，且減小 量差異。結果，可能抑H弟一含破璃層間的烘焙收縮 大，以避，母含玻璃層中的通孔直徑擴 以避免發生導體間的短 曲情形減少了的多層電路元件。“而可能產生基材撓 成第璃：玻：層之玻璃相對於基材的接觸角大於構 «層之麵相對於第—含麵層的接 月丨j述弟一含玻璃層中的 、 璃層中的化合玻璃含量 璃…大於前述第二含玻 :構：第-含玻璃層之玻璃相對於基材的接觸角大於構 :相對於第一含玻璃層的接觸角，亦 r 層之玻璃相對於基材的可澄性劣於 籌成弟-3玻璃層之玻璃相對於第—含麵層 ==二:玻璃層中的化合玻璃含量應大於第 5玻璃層之化合玻璃中的化合玻璃含量，此時則 相對於基材的可渔性’同時並降低第二含2 含玻璃層的可澄性，以抵消每-含玻璃層 間的可渔性差異所致的炼結性質差異，且減小第_ 含玻璃層間的烘培收縮量差異。結果，可能抑制每二人 璃層中的通孔直徑擴大’以避免發生導體間的短路缺二 進而可能產±基材挽曲情形減少、了的多層冑路元件。曰 當構成第-含玻璃層之玻璃相對於基材的接 成第二含玻璃層之玻璃相對於第一含玻璃層的接觸角，、 前述第一含玻璃層中的化合玻璃含量宜小於前述第二人 璃層中的化合玻璃含量。 έ 裝 訂 玻 構 則 玻 線 •20- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公爱) 526693 A7
裝
526693
發明説明（19 組成，而含量異於前述第一含玻璃層的含量， 預定罩幕 (e) 在該經印刷乾燥而產生之装糊層上，用 將一通孔圖型曝光並顯影，以及 (f) 烘焙所產生而帶有前述經曝光顯影之通孔圖型的漿糊 層’以形成第二含玻璃層。 ，則述v驟（a)至（f)而形成每—含玻璃層，則能可靠地產 件D:元件，其具有至少二層含玻璃層之多層電路元 ’ “玻璃層由含玻璃之材料在一基材上組成，”對 亥至少二層含玻璃層，第—含玻璃層(形成 其上所形成的第二含玻 h、 層在玻璃含量上有所不同，乃降 低了第一與苐二含玻璃層 曰 — 曰收細1差異，大幅降低了 裝 母一含玻璃層中的通孔直栌 - Μ ^ 星彳工擴大程度，避免發生導體間的 短路缺陷，並減少基材撓曲情形。 構成前述第一含玻璃4 „ ^ ㈢/成所用之光敏玻璃漿糊的玻璃 訂 及構成别述第二含玻璃； — 喁9形成所用之光敏玻璃漿糊的玻 瑪’且為低軟化溫度玻璃。 若構成前述第一含玻璃芦 璁另搂士、乂I 成所用之光敏玻璃漿糊的玻 線 增及構成前述第二含玻璃展 ^ ^ 碉層肜成所用之光敏玻璃漿糊的玻 項為低軟化溫度玻璃，在此 ^ M此11况下，區分第一與第二含玻 璃層的玻璃含量，則能可靠 Μ Ύ ^ ^ 罪也產生多層電路元件，其中降 低了第一與第二含玻璃層 4一+ + f 鈿量差異，大幅降低了 可 3坂增層中的通孔直#择士 & — 短改址W 、， 二擴大長度，避免發生導體間的 紐路缺，亚減少基材撓曲情形。 做為光敏玻璃漿糊，所使 用的車父佳光敏玻璃漿糊中係化 -22- G張尺度適财_^^(CNS) A4規格 297公釐） 526693 A7 ____ _ B7 五、發明説明（20 ) 合一無機組份與一光敏媒劑，而重量比為4〇:6〇至7〇:3()。 該無機組份之比在50: 50至55·· 45則更佳。 做為光敏玻璃漿糊，舉例來說，所能使用的光敏玻璃衆 糊中之無機組份與光敏媒劑係經三輥軋製機而懸浮。 做為本發明中能用的光敏媒劑，所能使用之化合物組成 如下：異丁烯酸甲酯與異丁烯酸之共聚物、單體、光引發 劑、與溶劑；但彼等之具體種類並無限定。 依據本發明之另一方面，係提供一種製造多層電路元件 之方法，而該多層電路元件具有至少二層含玻璃層，該含 玻璃層由含玻璃之材料在一基材上組成。該製造多層電路 元件之方法具有至少下列步驟： (a) 在基材上做印刷而施以一光敏玻妙 之’該聚糊係由一化合玻璃與一光敏媒劑所組成:= 合玻璃含至少二種玻璃，其中有一為低軟化溫度玻璃， (b) 在該經印刷乾燥而產生之漿糊層上，用一預定罩幕， 將一通孔圖型曝光並顯影， (c) 烘焙所產生而帶有前述經曝光顯影之通孔圖型的漿糊 層，以形成第一含玻璃層， (句在前述第一含玻璃層上做印刷而施以一光敏玻璃漿 糊，然後乾燥之，該装糊係由一化合玻璃與一光敏媒劑所 組成，而該化合玻璃的低軟化溫度玻璃化合比異於前述第 -含玻璃層中所含化合玻璃的低軟化溫度玻填化合比， (e)在該經印刷乾燥而產生之漿糊層上，用一預定罩幕， 將一通孔圖型曝光並顯影，以及 -23-
526693
(f)烘培所產生而帶有前述經曝光顯影之通孔圖型的装糊 層，以形成第二含玻璃層。 7 藉前述步驟（a)至（f)而形成每一含玻璃層，則能可靠地產 生多層電路元件，其具有至少二層含玻璃層之多層電路元 件’其含玻璃層由含玻璃之材料在一基材上組成，其中$ 於該至少二層含玻璃層，第一含玻璃層（形成於基材上）_ 其上所形成的第二含玻璃層中化合的玻璃在低軟化溫度玻 螭化合比上有所不同，乃降低了第一與第二含玻璃層=烘 焙收縮量差異，大幅降低了每一含破璃層中的通孔直徑擴 大程度，避免發生導體間的的短路缺陷，並減少基材撓: 情形。 依據本發明之另一方面，係提供一種製造多層電路元件 之方法，而該多層電路元件具有至少二層含玻璃層，該含 玻璃層由含玻璃及陶瓷之材料在一基材上組成。該製造多 層電路元件之方法具有至少下列步驟： U)在基材上做印刷而施以一光敏玻璃漿糊，然後乾燥 之，該漿糊係由一化合玻璃與一光敏媒劑所組成，而該化 合玻璃含至少二種玻璃，其中有一為低軟化溫度玻璃， (b) 在該經印刷乾燥而產生之漿糊層上，用一預定罩幕， 將一通孔圖型曝光並顯影， (c) 烘培所產生而帶有前述經曝光顯影之通孔圖型的漿糊 層，以形成第一含玻璃層， (d) 在刖述第一含玻璃層上做印刷而施以一光敏玻璃漿 糊，然後乾燥之，該漿糊係由一化合玻璃與一光敏媒劑所 -24- 本紙張尺度適用中國國家標準(CNS) A4規5^Ι^·297公爱) 526693
組成 量， 而該化合玻璃的含量異於 前述第一含玻璃層的含 將 (e)在該經印刷乾燥而產 一通孔圖型曝光並顯影， 生之漿糊層上，用一預定罩幕 以及 (f)烘焙所產生而帶有前述瘦A伞航！ ，α姐， 巧j k左曝先顯影之通孔圖型的漿糊 層’以形成第二含玻璃層。 藉前述步驟⑷至(f)而形成每一含玻璃層，則能可靠地產 生夕層電路元件，其具有至少二層含玻璃層之多層電路元 件’其含玻璃層由含玻璃之材料在一基材上組成，其中對 於該至少二層含玻璃層，至少第一含玻璃層（形成於基材上） 與其上所形成的第二含玻璃層中化合的玻璃在低軟化溫度 玻璃化合比上有所不同，乃降低了第一與第二含玻璃層的 九、尨收縮i差異，大幅降低了每一含玻璃層中的通孔直徑 擴大程度，避免發生導體間的短路缺陷，並減少基材撓曲 情形。 圖式簡單說明 圖1為依據本發明一實施例之多層電路元件的截面簡圖； 及 ， 圖2為依據本發明另一實，施例之多層電路元件的戴面門 圖；而 . 圖3A為一製造多層電路元件習知方法之一步驟的載面門 圖；圖3B為經該習知製造方法所產生之多層電路元件的2 面簡圖。 較佳實施例說明 -25 -
526693 A7 _____ B7 五：發明説明（23^^ 以下將用依據本發明之實施例，來詳細解釋本發明之特 徵。 ' 苐一實施例 在本實施例中，如圖1所示，解釋一做為實例之多層電路 元件（在本實施例中，乃層壓的線圈元件）。該多層^路元 件有-結構，其中在一基…上形成了含一通孔化的絕緣層 (第一含玻璃層）4a，且基材上有導體圖型（電路）以形成， 又在第一含玻璃層4a上形成了含一通孔补的第二含玻璃層 4b.，且第一含玻璃層乜上有導體圖型（電路）孔及仏形成， 而通孔3a及3b填充有導體（通孔導體）5，致使導體圖型以與 導體圖型2b經由通孔導體5而連接。圖丨顯示達第二含破璃 層4b，但其層壓的層數可增加。 (1) 製備一尺寸為10公分乘10公分的平面正方形氧化鋁美 材。在本發明中，不限基材的具體種類，在氧化鋁基二 外，也可使用各種基材，諸如Si〇2基材及玻璃基材。 (2) 在該基材上形成預定的導體接線。該導體接線 , 成，係用屏蔽印刷法在基材上做預定圖型之印刷，、 ^ 一導體漿糊，該導體㈣中化合了 —有機媒劑（光 與一導體粉末（Ag粉末），其比例如表2所示；然、4 ) 8〇〇°C空氣中乾燥並烘焙之。 、1 ’在 -26- 526693
Δ
---纖維素I ι 導體接線所用的^料/ 如士^心督^也可使用/電材科’例 二3)::，在該經供培且具有導體接線(以屏蔽印奶之a 材正個表面上’施以-玻璃焚糊(光敏漿糊)塗層，用為^ 一層，其組成如表3所示’·並乾燥之。 用為弟 表3 -~--~~-— 組份 第一層 之玻璃 漿糊 弟二層 之玻璃 #ia 無機 組份 i^^(Si02：Pb〇：K2〇-35:58:7.2 * Ts=650〇C) 30 玻璃（Si02:K20:B203 = 79:2:19， Ts = 780〇C) _ 30 石英 20 20 有機 組份 異丁烯酸曱酯與異丁烯酸之共聚物 7 7 單體（EO變性的三羥甲基丙烷三丁烯 酸酯） 14 14 光引發劑（2-曱基-1-[4-(曱硫基）笨 基]-2 -嗎琳代丙嗣-1) 2 2 溶劑（乙基二甘醇一乙_乙酸|旨） 27 27 如表3所示，用為第一層之玻璃漿糊中所化合的玻璃之軟 化溫度（Ts)為650°C。 -27-
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 五、發明説明（25 ;故為本實施例中用為第—層之玻璃 糊）’所用的玻璃聚糊如表3所示 敏破璃滎 璃（si〇2:Pbo:K介35:58:7 2，Ts=65〇 =疋比化合了破 粒），做為無機組份；為 ）/、石夬（陶瓷顆 熔、^性貝及熱膨脹係數加以控制。 、’、子 (4)然後，以一紫外輻射穿過具 體接線的一部份於 ^圖i之光罩（導 的部份硬化。接而，以而貫行曝光，使經光照射 影而形成通孔，再里咖水溶液顯 一猛” 乳中實行洪培，以形成位於第 曰之絕緣層（第一含玻璃層）。 、 =)以屏㈣刷法用—具有預定圖型的屏蔽板， ::層上施以一導體聚糊，該導體浆糊與前述步驟⑺中在 基材上形成導體接線所用者相同，如表2所示 = 8〇〇t空氣中乾燥並烘焙之。 .、、、傻在 結果’通孔為導體所填充’而在絕緣層上形成了 一導體 接線圖型’以致第一層上的導體接線與第二層上的導體接 線串聯。 (6)在基材表面(在第一含玻璃層上)上塗佈施以一用為第 一層之玻璃漿糊，其組成如圖3所示，其上形成第二 體圖型。 在此第二層之玻璃漿糊中，係使用玻璃（Si〇2:K2〇:B2〇3 = 79:2:19 ’ Ts=78(TC)，其軟化溫度（78〇。〇高於第二層之玻 璃漿糊中所用玻璃的軟化溫度（65〇t：)。 (7)然後，在類似於前述步驟（4)之條件下，亦即，在類 -28- 本紙張尺度適财S S家標準(CJNS) A4規格(210X297公爱) 526693 A7 B7 五、發明説明（ 似於第一層之條件下，實行曝光顯影及烘焙，而形成第二 含玻璃層，再以導體（通孔導體）填充通孔。 若產生之層壓之層有更高數目，在此情況下，係重複類 似於前述步驟之步驟而層壓含玻璃層，以產生有預定層壓 之層數的多層電路元件。 9 比較實例1 產生一類似於前述實施例之多層電路元件，而係以類似 於前述實施例之方式及條件’所不同者在於：單獨使用了 同於前述表3所示之第一層玻璃漿糊。 評估 關於依據前述實施例之方法以及本比較實例所產生的夕 層電路元件，表4示出第一、第二及第三含玻璃層於顯影‘ 及烘賠後的通孔直^，以及第一、第二及第三含玻 :層在形成時間下(在每一含玻璃層烘焙之時)的基材‘曲 置 ° 表4
第一含 玻璃層 顯影後 的通孔 直徑 32微米 實施例 烘焙後 的通孔 直徑 53微米 基材 撓曲 200微米 的通孔 _^ 28微米 —~~--- 比較實例: 烘焙後 的通孔 _直徑 52微米 ------ 撓曲 200微米 第二含 玻璃層 31微米 5 1微米 250微米 求 65微求 微米 第三含 玻璃層 33 微 55微米 200微米 ~—--- 67微米 sooilfT -29- 526693 A7 -—_____B7 五、發明説明（27 ) 如表4所不，在依據前述比較實例之多層電路元件中，比 起第一含玻璃層的通孔直徑，第二含玻璃層及其後之含玻 璃層的通孔直徑大私度地擴大，以致在通孔經填充導體 時，規晝應經通孔而連接的導體圖型與其鄰近導體圖型有 時會發生短路，從而引起短路缺陷。另一方面，在依據前 述實施例之多層電路元件中，第一含玻璃層的烘焙收縮率 與第二含玻璃層及其後之含玻璃層的烘焙收縮率近乎相 s，且第二含玻璃層及其後之含玻璃層的通孔直徑近乎相 當於第一含玻璃層的通孔直徑；規畫應經通孔而連接的導 體圖型與其鄰近導體圖型乃確然可靠地避免發生短路。 此係因在依據前述實施例之多層電路元件中，係以低軟 化溫度之玻璃用為相對於氧化鋁基材有粗劣可溼性之第一 含玻璃層，以補充熔結性；並以高軟化溫度之玻璃用為第 二含玻璃層及其後之含玻璃層（在含玻璃層上烘焙），以避 免熔結性過高，所以第二含玻璃層及其後之含玻璃層的熔 結性近乎相當於第一含玻璃層的炫結性。 此外如表4所示，在依據前述實施例之多層接線電路板 中，基材撓曲在300微米内·，圖4中雖未具體示出，但可層 壓四層或更多的含玻璃層。在依據前述比較實例之多層電 路元件中，撓曲卻隨含玻璃層之層壓數而升高；當層壓了 二層含玻璃層，基材撓曲達800微米。當基材撓曲情形如上 述升兩，則在印刷玻璃板時，無法以夾盤系統將基材卡夾 而女裝在印刷台上，以致無法進一步提高層壓數。 在前述實施例中，係用氧化鋁做基材，以此情況為實例 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 526693 五、發明説明（28 ) 來做解釋’亦即’係解釋以下情況：構成第一 ==材的接觸角大於構成第二含玻璃層之玻= 對於弟-含玻璃層的接觸角；但本發明也能應用於以下情 況.構成第-含玻璃層之玻璃相對於基材的接觸角小於‘ 成第二含玻璃層之玻璃相對於第一含玻璃層的接觸角（舉例 來說），在此情況下，用為基材的是相對於玻璃有優越可溼 性的玻璃基材。在此情況下，採取以下組態：第_含玻璃 層中所化合的玻璃之軟化温度高於第二含玻璃層中所化合 的玻璃之軟化溫度，則可溼性差異所致的熔結性質差異Z 類似於前述實施例的方式而被抵消，以致可能產生多層電 路7G件，其中基材撓曲情形減少，且每一含玻璃層於烘焙 期間之通孔直徑有均勻的擴大程度。 關於其他要點，則不限於本發明之前述實施例。有關多 層電路元件之種類、構成含玻璃層之特定玻璃種類及組成 以及構成基材材料構份之種類及組成，在發明精神之下， 本發明可做多方應用及修正。 第二實施例 在本實施例中’如圖2所示，解釋一做為實例之多層電路 元件（在本實施例中，乃層壓的線圈元件）。該多層電路元 件有一結構，其中在一基材11上形成了含一通孔13a的第一 含玻璃層14a，且基材上有導體圖型i 2a形成，又在第一含 玻璃層14a上形成了含一通孔13b的第二含玻璃層i4b ,且第 一含玻璃層14a上有導體圖型12b及12c形成，而通孔13a及 13b填充有導體15，致使導體圖型12a與導體圖型12b經由通 -31 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 526693 五、發明説明（29 孔導體1 5而連接。圖9鹿—、去— 的層數可增加。 “二含玻璃層14b’但其層麼 :備二尺寸為1〇公分乘10公分的平面正方形氧崎 =二！”，不限基材的具體種類，在氧化㈣ 璃基材。 了使用各㈣結基材’諸如SiOj材及玻 ⑺在4基材上形成預定的導體接線。該導體接線之形 :糸用屏敝印刷法在基材上做預定圖型之印刷，而施上 一導體漿糊，該導體漿糊中化合了 一光敏有機媒劑與一岣 粉末，其比例如表5所示；錢，在8啊空氣中乾燥並供 培之。 、 例 如，An、Pt、Cu、Ni、Pd及W，也可使用。 (3)接而，在該經烘焙且具有導體接線（以屏蔽印刷）之基 材整個表面上，塗佈一玻璃漿糊（光敏漿糊）塗層，用為第 一層，其中無機組份與有機組份之化合比如表6所示；並乾 燥之。 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 526693 A7 ~--__— B7_ ---^ 五、發明説明（30 ) 表6 組份 第一層之 玻璃漿糊 (重量份） 第二層之 玻璃漿糊 (重量伶） 無機 組份 玻璃 (Si〇2：K2〇:B2〇3 = 79:2:19 » Ts = 780〇C) 40 35 石英 10 1 5 有機 組份 異丁烯酸曱酯與異丁烯酸之共 聚物 7 1 U 7 單體（EO變性的三羥甲基丙烷 三丁烯酸酯） 14 14 光引發劑（2-曱基甲硫 基）本基]-2-嗎琳代丙酮— η 2 2 溶劑（乙基二甘醇一乙喊乙酸 酯） ------- 27 27 如表6所不，用為第一層之玻璃漿糊中所化合的玻璃之 化溫度（Ts)為780〇C。 、 做為本實施例中用為第一層之玻璃_漿糊（光敏玻璃繁 糊），·所用的絕緣材料如表6所示，係以一預定比化 璃（Si〇2: k2o:b2o3=79:2:19，Ts=78(rc)與石英（陶瓷顆 粒）’做為無機組份；為避免基材於炼結期間撓曲，則係 其熔結性質及熱膨脹係數加以控制。 、 (4)然後，以一紫外輻射穿過具有一通孔圖型之光罩（導 體接線的-部份於通孔處曝露），而實行曝光，使經光 的部份硬化。接而，以重量百分比⑴冗之Na2c〇3水溶液顯 影而形成通孔，再於峨空氣中實行烘焙，以形成位於第 本紙張尺度通用中㈣家鮮(CNS) Μ規格(2iq χ -33 - 526693 A7
一層之第一含玻璃層。 玻(璃)::：印刷法用一具有預定圖型的屏蔽板’在第-含 :層上…導體毁糊，該導體漿构與前述步驟⑺中在 _匕形成Φ導體接線所用者相同’如表5所示’'然後，在 二氣中乾燥並烘培之。 接’通孔為導體所填充’而在絕緣層上形成了-導體 接線圖型’以致第一層上的導體接 線直接連接。 層上的v體接 (6) 在基材表面（在第一含玻璃層上）上塗佈施以一用為第 -層之玻㈣糊，其中無機組份與有機組份之化合比如表6 所示’其上形成第二層的導體圖型。 做為此第二層之玻璃漿糊，所用玻璃漿糊中的化合玻璃 係=第-層所用者相同，其化合比自4Q個重量份降為_ 重量份，石英之化合比則自1〇個重量份升為15個重量份。 (7) 然後’在類似於前述步驟（4)之條件下，亦即，在類 似於第一層之條件下，實行曝光顯影及烘焙，而形成第二 含玻璃層；再以導體（通孔導體）填充通孔。 若產生之層壓之層有更南數目’在此情況下，係重複類 似於前述步驟之步驟而對含玻璃層.實行層壓，以產生有預 定層壓之層數的多層電路元件。 比較實例2 產生一類似於前述第二實施例之多層電路元件，而係以 類似於前述第二實施例之方式及條件，所不同者在於：單 獨使用了同於前述表6所示之第一層玻璃漿糊。 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 526693 A7 _______B7 五、發明説明（32 ) 評估 關於依據前述第二實施例之方法與比較實例2所產生的多 層電路兀件’表7示出第一、第二及第三含玻璃層於顯影後 及烘焙後的通孔直徑，以及第一、第二及第三含玻璃層每 -層在形成時間下(每一含玻璃層烘焙時)的基材撓曲量。 表7 | ^二實施合 丨丨J 比較f例2 顯影後 的通孔 直徑 烘焙後 的通孔 直徑 基材 撓曲 顯影後 的通孔 直徑 烘焙後 的通孔 直徑 基材 撓曲 第一含 玻璃層 第二含 玻璃層 30微米 28微米 52微米 49微米 150微米 250微米 26微米 32微米 49微米 67微米 200微米 400微米 第三含 玻璃層 28微米 48微米 200微米 31微米 70微米 900微米 如表7所不，在依據前述比較實例2之多層電路元件中， 比起第一含玻璃層的通孔直徑，第二含玻璃層及其後之含 玻璃層的通孔直徑大程度地擴大，以致在通孔經填充導體 時，規畫應經通孔而連接的導體圖型與其鄰近導體圖型有 時會發生短路，從而引起短路缺陷。另一方面，在依據前 述第二實施例之多層電路元件中，第一含玻璃層的烘焙收 縮率與第二含玻璃層及其後之含玻璃層的烘焙收縮率近乎 相當，且第二含玻璃層及其後之含玻璃層的通孔直徑近乎 相當於第一含玻璃層的通孔直徑；規畫應經通孔而連接的 導體圖型與其鄰近導體圖型乃確然可靠地避免發生短路。 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) " ------- 526693 A7
大依據前述第二實施例之多層電路元件中，係以 第-含：：：玻璃用為相對於氧化銘基材有粗劣可渔性之 二：：璃層，以補充炫結性；η小玻璃含量之玻璃用 :弟3玻璃層及其後之含玻璃層（在含玻璃層上烘培）， 以避免炫結性過高’因而第二含玻璃層及其後之含玻璃層 的熔結性近乎相當於第一含玻璃層的熔結性。 此外’如表7所示，在依據前述第二實施例之多層接線電 路板中，基材撓曲在25〇微米内；圖7中雖未具體示出，但 可層壓四層或更多的含玻璃層。在依據前述比較實例2之多 層電路元件中’撓曲卻隨含玻璃層之層壓數而升高；當層 壓了三層含玻璃層，基材撓曲達9〇0微米。當基材撓曲情形 如上述升南’則在印刷玻璃板時，無法以夾盤系統將基材 卡夾而安裝在印刷台上，以致無法進一步提高層壓數。 第三實施例^ 產生一多層電路元件，而係以類似於前述第二實施例之 方式，所不同者在於：使用了表8所示第一層所用之破璃装 糊（光敏玻璃漿糊）及第二層所用之玻璃漿糊，做為形成第 一含玻璃層及第二含玻璃層所用之玻璃漿糊。 -36- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 526693 A7 ____B7 五、發明説明（34 ) 表8 組份 第一層之 玻璃漿糊 (重量份） 第二層之 玻璃漿糊 (重量份） 無機 組份 玻璃（81〇2:1^2〇:32〇3=:79:2.19， Ts = 780〇C) 27 29 玻璃 (Bi2〇3：B2〇3：Al2〇3：Si〇2 = 74:22:3:1 ^ Ts=495〇C) ——---- 3 1 石英 20 20 有機 組份 異丁烯酸甲g旨與異丁稀酸之丘帶物 7 7 單體（EO變性的三羥甲基丙烷三丁烯酸 酯） 14 14 光引發劑（2-甲基甲硫基）苯基]一 2·嗎啉代丙酮-1) 2 2 溶劑（乙基二甘醇一乙醚乙酴酯） 27 27 此即’在本實施例中，做為構成第一層玻璃漿糊之玻璃 (化合玻璃），所用的是一化合玻璃，其中化合了 27個重量 份之玻璃（組成為Si〇2: Κ：2〇:β203=79:2:19，玻璃軟化溫度 (Ts)'7 80 °C )與3個重量份之玻璃（組成為Bi2〇3:B2〇3: Al2〇3:Si02=74:22:3:l，玻璃軟化溫度（Ts) = 495°c)。 做為第二層之玻璃漿糊，所用的是一化合玻璃，其中化 合了 29個重量份之玻璃（組成為Si〇2: K2〇:B2〇3=79:2: 19， 玻璃軟化溫度（TS) = 780 °C )與1個重量份之玻璃（組成為
Bi203:B2〇3:Al2〇3:Si〇2=74:22:3:1，玻璃軟化溫度（丁5) = 495 。。）。 比較實例3 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526693
產生一類似於前诚坌二告 _ 弟一m知例之多層電路兀件，而係以 類似於前述第三竇祐也丨+ I、、 、 】之方式及條件，所不同者在於··單 獨使用了同於前述袅8_ 斤不之弟一層玻璃漿糊。 評估 關於依據前述第r:眚# & ^ i 、乐一 K知例之方法與比較實例3所產生的多 層電路元件，表9示屮筮 — 弟一、第二及第三含玻璃層於顯影後 及烘培後的通孔直#，m、第二及第三含玻璃層每 裝 -層在形成時間下(每一含玻璃層烘培時)的基材撓曲量。
表9
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526693 A7 發明説明（36 W圖型與其鄰近導體圖型乃確，然可靠地避免發生 此係因在依據前述第三實施例之^f路元 =比之玻璃(有495t之低軟化溫度)用為相對於氧化』 基材：粗劣可澄性之第-含玻璃^，以補充炫結性；並以 小化。比之玻璃（有4951之低軟化溫度）用$第二含破 及其後之含玻璃層（在含祐殖@ 曰 古 ’曰…玻璃層上烘焙），以避免熔結性過 问—一含玻璃層及其後之含玻璃層的熔結性近乎相 當於第一含玻璃層的熔結性。 此外，如表9所#，在依據前述第三實施例之多層接線電 路板中基材撓曲在3〇〇微求内；圖9中雖未具體示出，但 可層壓四層或更多的含玻璃層。在依據前述比較實例3之^ 層电路疋件中，撓曲卻隨含玻璃層之層壓數而升高；當層 壓了二層含玻璃層，基材撓曲達95〇微米，而難以再層壓 四層。 曰
第四實施你I 產生一多層電路元件，而係以類似於前述第三實施例之 方式，所不同者在於：使用了表10所示第一層所用之玻璃 漿糊（光敏玻璃漿糊）及第二層所用之玻璃漿糊，做為形成 第一含玻璃層及第二含玻璃層所用之玻璃漿糊。 -39- t紙張尺度適财，家標準(CNS) Μ規格(2ΐ()χ 297公6--_ 526693 A7 B7 五、發明説明（37 表10 組份 苐一層之 破璃漿糊 (重量份） 第二層之 玻璃漿糊 (重量份） 無機 組份 化合玻璃（Si〇2:K2〇:B203 = 79:2:19， Ts = 780〇C)： ........ 玻璃 (Bi2〇3：B2〇3：Al2〇3：Si〇2=74:22:3:1 ^ Ts=495°C) = 9:l(重量比） 30 27 石英 20 23 有機 異丁烯酸甲酯與異丁烯酸之共聚物- 7 7 組份 單體（EO變性的三羥曱基丙烷三丁烯酸 酯） 14 14 光引發劑（2-曱基曱硫基）苯基卜 2-嗎啉代丙酮-1) 2 2 溶劑（乙基二甘乙醋;乙醢酯） -~~-------—_ Lli? 27 璃之玻璃漿糊做為構成篦一屛祜琏將， 係用一含化合玻 傅珉弟層玻螭漿糊之玻璃（化合玻 填），該化合玻璃含量為30個重量@# ^ ^ ^ 里Τ刀其中化合了玻璃（組 成為 Si02: K20:B2〇3=79:2: 19，玻璃齡 ^ ’軟化溫度（Ts)二 780〇C) ”玻璃（組成為 Bi2〇3:B2〇3: ai2〇3: Si〇 化溫戶 —2 74:22:3: 1，玻璃軟 亿/皿度（Ts) — 495 C ),而重量比為9: j。 另係用一含化合破缡之玻璃漿糊做 糊之玻璃（化合玻璃）；該化合玻璃含1、成第二層玻璃漿 中有同於第一層玻璃漿糊之組成。里為27個重量份，其 比較實例4 產生一類似於前述第四實施例之 夕層電路元件，而係以 -40- 526693
類似於前述第四眚# & , 獨使用了同於前【1:方 ，所不同者在於：單 同於前之弟—層玻璃聚糊。比較實例4 门於刖述比幸父貫例3中的多層電路元件。 評估 層前=四實施例之方法與比較實例4所產生的多 後及烘焙德的、s 1不f第一、第二及第三含玻璃層於顯影 每一居/带士、士孔直搜’以及帛―、第；及第三含玻璃層 量。3 > 、時間下（每一含玻璃層烘焙時）的基材撓曲 表11 _實施例 顯影後 烘焙後 基材 的通孔 直徑_ 的通孔 直徑 撓曲 第一層 33 微"JfT 56微米 250微米 第二層 28微米 53微米 250微米 200微米 第三層 29微米 5 1微米 裝 于又貝1夕丨J 4之多層電路元你Φ， 線 比起第一含玻璃層的通孔直徑，第二含玻璃層及其後之含 玻璃層的通孔直獲大藉声祕辨士 士 呈仫大权度地擴大，以致在通孔經填充導體 時，規畫應經通孔而遠接的宴辦同 、札阳遷接的圖型與其鄰近導體圖型有 時會發生短路，從而引起短路缺陷。 .^ ^ _ ,^ 为方面，在依據前 述第四賓施例之多層電路元件中，第_ 弟含玻璃層的烘焙收 縮率與第三含玻璃層及其後之含麵層的烘Μ縮率近乎 相當’且第二含玻璃層及其後之含破璃層的通孔直徑近乎 -41 - 本纸張尺度適用中國國家標準(CNS) Α4規格(210X297公釐） 526693 A7 B7 五、發明説明（39 相當於第一含玻璃層的通孔直徑；規晝應經通孔而連接的 導體圖型與其鄰近導體圖型乃確然可靠地避免發生短路。 此係因在依據前述第四實施例之多層電路元件中，相對 於氧化鋁基材有粗劣可溼性之第一含玻璃層係包含充份的 化合玻璃，以補充熔結性；且第二含玻璃層及其後之含玻 璃層（在含玻璃層上烘焙）的化合玻璃含量應小，以避免熔 結性過高，因而第二含玻璃層及其後之含玻璃層的熔結性 近乎相當於第一含玻璃層的熔結性。 此外，如表11所示，在依據前述第四實施例之多層接線 電路板中，基材撓曲在250微米内；表丨丨中雖未具體示出， 但可層壓四層或更多的含玻璃層。在依據前述比較實例4之 多層電路元件中，撓曲卻隨含玻璃層之層壓數而升高；當 2壓了三層含玻璃層，基材撓曲達95〇微米，而難以再層壓 弟四層。 在刖述第一至第四實施例中，係用氧化鋁做基材，以此 情況為實例來做解釋，亦即，係解釋以下情況··構成第一 含玻璃層之玻璃相對於基材的接觸角大於構成第二含玻璃 層之玻璃相對於第一含玻璃層的接觸肖；但本發明也能應 用於以下情況·用為基材的是相對於玻璃有優越可溼性的 玻璃基材，亦gP，在此情況下，構成第一含玻璃層之玻璃 相對於基材的接觸角小於構成第二含玻璃層之玻璃相對於 第-含玻璃層的接觸角。在此情況下，在本發明之範圍 内，控：第一含玻璃層之玻璃組成、玻璃量等，以避免熔 結性過高’且在本發明之範圍内，控制第：含玻璃層及其
裝 訂
線 -42-
526693 A7
則 第 施 含破璃層之玻璃組成、玻璃量等，以補充 弟-含玻璃層及其後之含玻璃層的熔結性可近乎: 含玻璃層的熔結性，而產生類似於前述第一二二 例之作用效果。 王弟二貫 =於其他要點，則不限於本發明之前述實施例 層電路元件之㈣、構成含玻璃層之特定 以及構成基材材料構份之種類及組成，在發明=;且成 本發明可做多方應用及修正。 -43-
本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

1/ 7 f
526693 第090113134號專利申請案 屬範圍修^太⑴1 申請專利範圍 •一種具有至少二層含玻璃層之多層電路元件，在一基材 上有含玻璃之材料，其中對於該至少二層含破璃層，基 材上所形成的第一含玻璃層中化合的玻璃之軟化溫度， 異於該第-含玻璃層上所形成的第二含玻璃層的 玻璃之軟化溫度。 σ 2.如申請專利範圍第丨項之多層電路元件，其中·· 構成該第一含玻璃層之玻璃相對於該基材的接觸角大 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 3 該第一含玻璃層中所化合的玻璃之軟化溫度低於該第 二含玻璃層中所化合的玻璃之軟化溫度。 3 ·如申請專利範圍第1項之多層電路元件，其中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角小 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 該第一含玻璃層中所化合的玻璃之軟化溫度高於該第 二含玻璃層中所化合的玻璃之軟化溫度。 4·如申請專利範圍第1項之多層電路元件，其中該第一含 玻璃層中所化合的玻璃之軟化溫度與該第二含玻璃層中 所化合的玻璃之軟化溫度之間的差異為3〇t：或更高。 5· —種製造具有至少二層含玻璃層之多層電路元件之方 法，在一基材上有含玻璃之材料，其中對於該至少二層 含玻璃層’基材上所形成的第一含玻璃層中化合的玻璃 之軟化溫度，異於該第一含玻璃層上所形成的第二含玻 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 526693 A8
璃層中化合的玻璃之軟化溫度，其包含步驟·· (a) 在基材上做印刷而施以一光敏玻璃漿缺 之，㈣糊含具有預定軟化温度之玻璃與― (b) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 幕，將一通孔圖型曝光並顯影； (c) 烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層’以形成第一含玻璃層； (d) 在該第一含玻璃層上做印刷而施以一光敏玻璃漿 糊，並乾燥之，該漿糊含所具軟化溫度異於該第一含玻 璃層中玻璃軟化溫度之玻璃與一光敏媒劑； (e) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 幕，將一通孔圖型曝光並顯影；以及 (f) 烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層，以形成第二含玻璃層。 6·如申請專利範圍第5項之製造多層電路元件之方法，其 中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角大 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 形成該第一含玻璃層所用之光敏玻璃漿糊中的玻璃之 軟化服度低於形成該第二含玻璃層所用之光敏玻璃漿糊 中的玻璃之軟化溫度。 7.如申請專利範圍第5項之製造多層電路元件之方法，其 中： -2 - 本紙張尺度適财關家標準(CNS) Μ規格(灿χ 297公爱) 526693
申請專利範圍 構成該第一含玻璃層之玻璃相對於該基材的接觸角小 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 形成該第一含玻璃層所用之光敏玻璃漿糊中的玻璃之 軟化溫度高於形成該第二含玻璃層所用之光敏玻璃漿糊 中的玻璃之軟化溫度。 8·如申凊專利範圍第5項之製造多層電路元件之方法，其 中形成該第一含玻璃層所用之光敏玻璃漿糊中的玻璃之 軟化飢度與形成該第二含玻璃層所用之光敏玻璃漿糊中 的玻璃之軟化溫度之間的差異為3(Γ(：或更高。 9·種具有至少二層含玻璃層之多層電路元件，在一基材 上有含玻璃及陶瓷之材料，其中對於該至少二層含玻璃 層，基材上所形成的第一含玻璃層與該第一含玻璃層上 所形成的第二含玻璃層有相異的玻璃含量，其中該第一 含玻璃I及該第二含玻璃層中所含之玻璃宜為低軟化溫 度玻璃。 10· —種具有至少二層含玻璃層之多層電路元件，在一基材 上有含玻璃之材料，其中·· 對於該至少二層含玻璃層，基材上所形成的第一含玻 璃層與該第-含玻璃層上所形成的第二含玻璃層有包含 至少二種玻璃的化合玻璃，#中有一為低軟化溫度玻 璃；以及 該第-含玻璃層中所含的化合玻璃與該第二含玻璃層 中所含的化合玻璃在低軟化溫度玻璃化合比上有辦不 -3 * 526693 六、申請專利範園 同 11.-種具有至少二層含玻璃層之多層電路元件，在一基材 上有含玻璃及陶瓷之材料，其中·· 對於該至少二層含玻璃岸，其 壤μ叙兮I入玻瑀層基材上所形成的第一含破 ::該第-含玻璃層上所形成的第二含玻璃層有包含 >一種玻璃的化合玻璃，其甲有―為低軟化 璃；以及 S該第一含破璃層與該第二含玻璃層在該化合玻璃之含 篁上有所不同。 12.如申請專利範圍第9項之多層電路元件，其中·· 構成該第一含玻璃層之玻璃相對於該基材的接觸角大 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 該第一含玻璃層的玻璃含量大於該第二含玻璃層的玻 璃含量。 13·如申請專科範圍第9項之多層電路元件，其中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角小 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 該第一含坡璃層的玻璃含量小於該第二含玻璃層的玻 璃含量。 14·如申請專利範圍第1〇項之多層電路元件，其中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角大 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 526693 A8 B8 C8 _ D8 六、申請專利範圍 接觸角；以及 該第一含玻璃層中所含的化合玻璃中之低軟化溫度玻 璃化合比大於該第二含玻璃層中所含的化合玻璃中之低 軟化溫度玻璃化合比。 15.如申請專利範圍第10項之多層電路元件，其中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角小 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 該第一含玻璃層中所含的化合玻璃中之低軟化溫度玻 璃化合比小於該第二含玻璃層中所含的化合玻璃中之低 軟化溫度玻璃化合比。 16·如申請專利範圍第u項之多層電路元件，其中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角大 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 該第一含玻璃層中的化合玻璃含量大於該第二含玻璃 層中的化合玻璃含量。 17.如申請專利範圍第n項之多層電路元件，其中： 構成該第一含玻璃層之玻璃相對於該基材的接觸角小 於構成該第二含玻璃層之玻璃相對於該第一含玻璃層的 接觸角；以及 該第一含玻璃層中的化合玻璃含量小於該第二含玻璃 層中的化合玻璃含量。 18·—種製造具有至少二層含玻璃層之多層電路元件之方 一 —_ _5· 本紙張尺度適用中國國家標準(CNs) A4規格(⑽X奶7公董） 526693 A8
法在基材上有含玻璃及陶曼之材料，其包含步驟： (a) 在基材上做印刷而施以_光敏玻璃聚糊，然後乾燥 之，該蒙糊含玻璃、陶曼與一光敏媒劑； (b) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 幕，將一通孔圖型曝光並顯影； ⑷烘咅所產生而帶有該經曝光顯影之通孔圖型的聚糊 層，以形成第一含玻璃層； (d) 在該第一含玻璃層上做印刷而施以一光敏玻璃漿 糊，、然後乾燥之，該聚糊含麵、陶竟與-光敏媒劑所 組成，而玻璃含量異於該第一含玻璃層的含量； (e) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 幕，將一通孔圖型曝光並顯影；以及 (f) 烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層，以形成第二含玻璃層。 19·如申請專利範圍第18項之製造多層電路元件之方法，其 中構成該第一含玻璃層形成所用之光敏玻璃漿糊的玻璃 及構成該第二含玻璃層形成所用之光敏玻璃漿糊的玻璃 為低軟化溫度玻璃。 20·—種製造具有至少二層含玻璃層之多層電路元件之方 法，在一基材上有含玻璃之材料，其包含步驟： (a) 在基材上做印刷而施以一光敏玻璃漿糊，然後乾燥 之’該製糊含一化合玻璃與一光敏媒劑，而該化合玻璃 由至少二種玻璃所組成，其中有一為低軟化溫度玻璃； (b) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂 # 526693 A BCD κ、申請專利範圍 幕，將一通孔圖型曝光並顯影； (C)烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層，以形成第一含玻璃層； (d) 在該第一含玻璃層上做印刷而施以一光敏玻璃漿 糊，然後乾燥之，該漿糊含一化合玻璃與一光敏媒劑， 而該化合玻璃的低軟化溫度玻璃化合比異於該第一含玻 璃層中所含化合玻璃的低軟化溫度玻璃化合比； (e) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 幕，將一通孔圖型曝光並顯影；以及 (f) 烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層，以形成第二含玻璃層。 21·種製造具有至少二層含玻璃層之多層電路元件之方 法，在一基材上有含玻璃及陶瓷之材料，其包含步驟： (a) 在基材上做印刷而施以一光敏玻璃漿糊，然後乾燥 之，該漿糊含一化合玻璃與一光敏媒劑，而該化合玻璃 由至少二種玻璃所組成，其中有一為低軟化溫度玻璃； (b) 在該經印刷乾燥而產生之漿糊層上，用一預定罩 幕，將一通孔圖型曝光並顯影； (c) 烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層’以形成第一含玻璃層； (d) 在該第一含玻璃層上做印刷而施以一光敏玻璃漿 糊，然後乾燥之，該漿糊含一化合玻璃、陶瓷與一光敏 媒劑，而該化合玻璃的含量異於該第一含玻璃声的含 量；
526693 六、 A8 B8 C8 D8 申請專利範圍 (e) 在該經印刷乾燥而產生之漿糊層上，用——預定罩 幕，將一通孔圖型曝光並顯影；以及 (f) 烘焙所產生而帶有該經曝光顯影之通孔圖型的漿糊 層，以形成第二含玻璃層。 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW90113134A 2000-06-15 2001-05-31 Multilayer circuit component and method for manufacturing the same TW526693B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000180086A JP3731448B2 (ja) 2000-06-15 2000-06-15 多層回路部品及びその製造方法
JP2000206262A JP3731452B2 (ja) 2000-07-07 2000-07-07 多層回路部品及びその製造方法

Publications (1)

Publication Number Publication Date
TW526693B true TW526693B (en) 2003-04-01

Family

ID=26594004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90113134A TW526693B (en) 2000-06-15 2001-05-31 Multilayer circuit component and method for manufacturing the same

Country Status (3)

Country Link
US (2) US6759115B2 (zh)
GB (1) GB2365630B (zh)
TW (1) TW526693B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW526693B (en) * 2000-06-15 2003-04-01 Murata Manufacturing Co Multilayer circuit component and method for manufacturing the same
US7072672B1 (en) 2002-11-01 2006-07-04 Nokia Corporation Disposable mini-applications
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
US8298754B2 (en) * 2003-11-25 2012-10-30 Murata Manufacturing Co., Ltd. Method for forming thick film pattern, method for manufacturing electronic component, and photolithography photosensitive paste
US7485410B2 (en) * 2004-06-30 2009-02-03 Canon Kabushiki Kaisha Method of manufacturing thick dielectric pattern and method of manufacturing image displaying apparatus
JP2006049837A (ja) * 2004-06-30 2006-02-16 Canon Inc 厚膜部材パターンの製造方法
KR101031742B1 (ko) * 2007-01-30 2011-04-29 가부시키가이샤 무라타 세이사쿠쇼 감광성 유리 페이스트 및 다층 배선 칩 부품
US8023269B2 (en) * 2008-08-15 2011-09-20 Siemens Energy, Inc. Wireless telemetry electronic circuit board for high temperature environments
CN103209677B (zh) 2010-10-01 2015-08-19 玫琳凯有限公司 皮肤增湿剂和老化抑制配制剂

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538771A (en) * 1976-07-12 1978-01-26 Fujitsu Ltd Multilayer printed board
JPS5562799A (en) 1978-11-02 1980-05-12 Meidensha Electric Mfg Co Ltd Method of manufacturing thick film multilayer board
GB8322474D0 (en) * 1983-08-20 1983-09-21 Int Computers Ltd Printed circuit boards
US4769309A (en) * 1986-10-21 1988-09-06 Westinghouse Electric Corp. Printed circuit boards and method for manufacturing printed circuit boards
JPS63194395A (ja) 1987-02-09 1988-08-11 株式会社日立製作所 厚膜混成集積回路装置
JPH0719968B2 (ja) 1987-04-20 1995-03-06 株式会社日立製作所 多層ハイブリツドｉｃ基板の製造方法
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JPH07312511A (ja) 1994-05-19 1995-11-28 Matsushita Electric Ind Co Ltd マイクロ波用多層複合基板およびその製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP3961033B2 (ja) * 1995-02-27 2007-08-15 京セラ株式会社 積層ガラス−セラミック回路基板
EP0845445B1 (en) * 1996-06-17 2004-10-27 Toray Industries, Inc. Photosensitive ceramic green sheet, ceramic package,process for producing the same and its use in preparing a ceramic package with a fired board
JP3265996B2 (ja) 1996-08-14 2002-03-18 住友金属工業株式会社 低温焼成ガラスセラミックス多層配線基板とその製造方法
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JPH11224825A (ja) 1998-02-06 1999-08-17 Murata Mfg Co Ltd 電子部品の製造方法
JPH11330694A (ja) 1998-05-21 1999-11-30 Murata Mfg Co Ltd 厚膜印刷多層基板およびその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
TW526693B (en) * 2000-06-15 2003-04-01 Murata Manufacturing Co Multilayer circuit component and method for manufacturing the same

Also Published As

Publication number Publication date
GB2365630A (en) 2002-02-20
US20020013017A1 (en) 2002-01-31
US20040185379A1 (en) 2004-09-23
GB2365630B (en) 2002-12-24
GB0114013D0 (en) 2001-08-01
US7146719B2 (en) 2006-12-12
US6759115B2 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
TW416935B (en) Multilayer co-fired ceramic compositions and ceramic-on-metal circuit board
JPH0361359B2 (zh)
US6159322A (en) Photosensitive ceramic green sheet, ceramic package, and process for producing the same
TWI277512B (en) Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure
KR20030095242A (ko) 저온 동시연소 세라믹을 속박 소결시키는 테이프 조성물및 방법
TW526693B (en) Multilayer circuit component and method for manufacturing the same
JP4926460B2 (ja) 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
JPH07111108A (ja) 低誘電率絶縁層および厚膜装置並びにそれらの製造方法
JPH0353269B2 (zh)
JP2002226259A (ja) セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP2006165585A (ja) セラミック多層プリント回路基板
JP2006225251A (ja) 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
JP6911978B2 (ja) 感光性ガラスペースト、電子部品、及び、電子部品の製造方法
TWI592949B (zh) 感光性導電糊、積層基板及導電圖案的製造方法
JPS58151345A (ja) 低誘電率ガラス組成物
TWI303143B (en) Printed circuit board including track gap-filled resin and fabricating method thereof
JP4703212B2 (ja) 配線基板及びその製造方法
TWI226319B (en) Process for the constrained sintering of asymmetrically configured dielectric layers
JP2000284472A (ja) 感光性絶縁体ペースト及び厚膜多層回路基板
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
JP4922616B2 (ja) 配線基板とその製造方法
WO2022054527A1 (ja) 積層板
TW200408332A (en) Multilayer composite and method for preparing the same
JP3731448B2 (ja) 多層回路部品及びその製造方法
JP3731452B2 (ja) 多層回路部品及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees