TW522774B - Printed wiring board structure with z-axis interconnections and method of making the same - Google Patents

Printed wiring board structure with z-axis interconnections and method of making the same Download PDF

Info

Publication number
TW522774B
TW522774B TW091104931A TW91104931A TW522774B TW 522774 B TW522774 B TW 522774B TW 091104931 A TW091104931 A TW 091104931A TW 91104931 A TW91104931 A TW 91104931A TW 522774 B TW522774 B TW 522774B
Authority
TW
Taiwan
Prior art keywords
layer
holes
hole
wiring board
scope
Prior art date
Application number
TW091104931A
Other languages
English (en)
Inventor
Gerald W Jones
John M Lauffer
Voya R Markovich
Thomas R Miller
James P Paoletti
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW522774B publication Critical patent/TW522774B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

522774 A7 一 __B7___ 五、發明説明(2 ) 背景 - 登明領域 本發明係關於一種製造一多層印刷或接線電路板的方 法,具體而言,係關於一種在一分層分類的接線結構中製 造所謂「z軸」或多層電性互連的方法,以期能較之一標 準印刷接線板(PWB )之配置增加輸入及輸出(I / 〇 )的數 由於印刷接線板的複雜度不斷增加,提昇每一内層接 線密度的需求也愈趨迫切。目前的許多複雜PWB已具有 1.0 mm (40 mil)的接線格柵。進一步的應用將會驅動需 求,以將該接線格柵延展到0.50 mill/或更小。如此將在接 線格柵(間距)愈趨密集之下,驅動對更小線路寬度和線路 間距,以及電路板之内層和外部接線表面間更小的接線通 道的需求。因此,必須在整個PWB範圍各處鑽更小的通 道孔,故表示在極高的高寬比(PWB厚度除以通道直徑)以 及形成此種通道所需的處理程序方面出現挑戰。此種通道 亦會消耗掉該PWB内層中珍貴的區域或所謂「不動產」, 使這些區域的接線密度無法使用較寬鬆的基本規則。 以分層分類設計方式製造的一 pWB可採用變動接線間距 的内層,將其堆疊在一起即能產生所需的接線袼柵。另 外,若接線通道僅延伸至該接線網需要電性連接的基板長 度,則通常由通道延伸佈滿整片PWB所消耗的不動產, 如今即可開放供電路佈線。 利用分層分類電性連接作為包含具有介電材料(諸如一 -5-
_____Β7 五、發明説明(3 ) 有機層壓板(laminate))基板的多層印刷接線板結構的概 念,係熟悉此項技藝人士所習知,其中有各種導電元件注 入該層壓板之各層互連通道或孔中,以使需要的某些層或 所有層間組件形成電性連接。 技術業界對此種包含複數個導電接線層,交錯堆疊於介 電層之間以形成一導電層壓結構的多層印刷接線板製造及 應用方法早已知之甚詳。特定言之,接線層上連接用陸面 的形成,和實質上延伸通過一層或多層或所有印刷接線板 介電材料層的穿透孔或通道的形成,以及用導電材料塗佈 通道以產生層間連接的方法亦屬眾所週知。 為使位於一層兩侧表面和/或一多層印刷接線板之各層 表面上電子組件之間產生互連,必須使延伸通過該印刷接 冰板重疊在一起的層壓板之各層的各孔或通道之間能適當 對準,並從而可用一導電材料(較佳例如一導電膏狀物)以 %备的操作方式填滿菽通道或孔,以提供適當的層間電 性互連。 先前技藝說明 由Mizumoto等人提出,一般讓渡予本發明之受讓者的美 國專利案號5,956’843係關於-種多層印刷接線板及其製造 方法,其中有-基板包含複數個之介電層,其表面上形成 電氣相連之組件以在相鄰各層間之外部或内部佈置,且其 相鄰層間連接有垂直方向配置的穿透孔或通i^每一孔中 皆可能配備有導電之電鍍層或類似結構覆蓋於其孔或通道 表面’且可能有-導電或非導電材料(例如以一膏狀形式) -6 - 522774
填入每一電鍍孔中。雖然此刊物中之前述製造方法及其所 產生結構大體尚能令人滿意,而本發明更將其加以改善, 乂貝貝上降低此種結合了多層式配置與電性互連之芦壓印 刷接線板結構的製造成本,此種結構本質上允許在^佳經 a製條件下獲得更咼的製程良率。當在功能及物理限制 條件之内處理各層時,將能獲得更高良率。同時,因各層 可平行處理,故在層壓為一大塊多層板之前,可將個別層 充分測試過。 由Yasumoto等人提出的美國專利案號4612〇83中揭露了 種一度二間半導體裝置的製造方法,其中一多層結構的 各種層壓層促使其形成相互重疊並層壓在一起的各層間的 各種導電互連。此法必須執行一相當複雜的製造程序,雖 然其能在該多層半導體裝置的各層間提供適當的電性互 連,但卻需大量的處理步驟,因而明顯地增加了製造的成 本〇 由Hiibner提出的美國專利案號59〇2118中揭露了 一種製 造一二度2間電路配置的方法,其中係利用金屬組件與各 層中形成的操作上排成直線之鑽通孔連接,以使一半導體 裝置之各層互連。此種架構相當複雜,且因此使其於製造 和裝配時難以對準,從而促成其形成該多層或堆疊之電氣 電路配置時的大量製造成本。 在1990年1 2月出版的IBM技術發表公報(IBM Technical Disclosure Bulletin)第33卷第7期的一篇名為「層壓板之對 正及堆疊的自動化方法(Automatic Meth〇d F〇r Registmi〇n 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 522774 A7 B7 五、發明説明(5 and Stacking、〇f Laminates)」的文件中,首創一種自動化地 對正堆疊薄層壓板的方法以製造印刷電路板。同樣地,雖 然如此提供了一種大體尚能令人滿意的對正及堆疊一薄層 之層壓板的方法,以形成一半導體結構,但其處理裝置極 端複雜,要求使用昂貴的機械臂以提供精確對準各電子組 件、互連及層的位置。 在1984年1 〇月出版的IBM技術發表公報第2 7卷第5期的 一篇名為「多層表面下之電路板結構(MuhiUyer Subsurface Circuit Board Constructions)」的文件中,揭露了一多層印 刷電路板或接線板各層的疊置方式,其中係將金屬的導電 針腳(pms)穿過先前形成於各層中排成直線的孔或通道, 且其中將這些孔至少部份以一導電膏狀物填滿,以在形成 該印刷或接線電路板的層壓基板之内部及外部層上配置的 電氣組件之間構成互連。 發明概要 本發明在本質上改善了先前技藝,提供了在一多層印刷 或接線電路板的高密度接線結構中產生z軸互連的一種方 法及結構,較之一標準之接線板設計,其將使可用的輸入 及輸出(I / 0 )數因提昇相當多。 基本上,本發明使此種具有較高丨/ 〇良率之層壓多層印 刷接線板(PWB )在製造時能有改善及簡化的程序,其中每 一層係個別依其特定厚度下之最佳條件處理。此種情況 下’每一層中皆能形成所需的孔或孔之陣列或通道。這些 層中各自的通道皆被填滿,以促進配置於該層的兩對面之 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 6 五、發明説明( 組件或接線間,或層壓板之相鄰層或表面上的組件及接線 間的私f生互連’從而能以_高度經濟且有效的方式最佳化 其製k心序。孩結構中的通遒相信亦能在層壓程序中,利 用-導電材料塗佈於一載體上並選擇性地以一遮罩或非選 擇性地擠入孔内以將其填滿。 特疋"之,本發明促使每一層之厚度由所需的鑽孔高寬 比王導,並讓該層之厚度(可能係由簡單之信號層或多層 板所構成)能配合其鑽孔或其他孔或通道的製造程序,該 製造程序係依其印刷接線板之直徑及板厚度而具選擇性 者。 本發明能解決業界所遭遇的製造及成本問題(其中後者 包含加於一印刷接線板的一額外薄層),並使層數及厚度 :之現:技藝水準為低,且能獲得較高之丨/〇良率。這是 7人滿思的,由於印刷接線板的厚度不斷增加,在處理Z 軸或多層互連,以及實際上的電鍍穿透孔(PTH)和電路 的銅表面電鍍厚度時’要產生高度高寬比係越來越困難。 =明不受限料些特m因為在印刷接線板個別層 層壓之前’於每層中產生的孔係實施在較薄單層中。 另外’由於各層中用來形成其實質上多面的電性互連的 每-孔或通道皆係以一導電膏狀物填滿,故實質上… 全不需電鍍或僅需極少電錄,以產生穿透延伸的電性: 接’從而使任何外部電路的精細或密集程度皆能依其特定 物理應用及以的需求達成。由於其潛在地能消除對孔或 通道電鐘的需求,此點特別能明顯地降低製造時間。 -9 - ^張尺瓦用中國國家標i^s) A4規格(21〇X297"^y 322774 A7 ------- B7 五、發明説明(7 ) 、因=,本發明的一項目的為提供一種新穎簡化的方法, 以製造一具有z軸互連的多層印刷接線板結構。 本發月之另一項目的為提供一種方法,以形成一層壓多 曰P刷接線板的結冑,其具有電路表面且係由複數個之成 排孔或通道所電性互連,此類孔或通道係穿過一或多層相 互X疊之層壓印刷接線板層,且每一孔皆係以一導電膏狀 物所填滿,以實質上形成所需之表面與層間電性互連。 本發明之另一項目的為提供一種包含一層壓多層印刷接 $ <〜構,其係具有由填滿導電膏狀物之通道構成的層 間“生互連’且其中之層壓板為所需之電氣輸入與輸出數 量的密度形成必要之結構。 本發月之另一項目的則為提供一種包含一層壓多層印刷 接線板之結構’其具有由填滿非導電膏狀物之通道構成之 層間私性互連,且在每一内層中的通道上電鍍覆蓋了另一 :金屬貪鍍層’如此可形成-焊墊,並可在其上形成一導 私黏著Μ以在黏合後形成必要的結構,以構成電氣輸入及 輸出數目上所需的密度。 月白本發明可提供彈性以產生多種不同之層間連接 及合成結構,此係熟悉此項技藝人士都清楚的。 Μ式簡軍說明_ 叫參考以下針對本發明之較佳具體實施例的詳細說明, 並配合以所附圖式,其中: 圖1為依據本發明之一印刷接線板(pwB)在其各層層壓 前之個別層的概略示意圖; -10-
522774
圖2至1 2依-序說明建構該印刷接線板各層的方法所採用 的各種步驟; 圖1 3顯不層壓形成一整體結構之該印刷接線板的各 層;以及 圖1 4顯示一印刷接線板之複數層的層壓,藉以形成必 要之一較大結構以提供所需輸入及輸出(1/〇)的數目。 K圭具體實施例詳細說明 現在請詳細檢視附圖,特別注意圖1,其中為形成一多 層印刷接線板1 〇所需的複數個個別層丨2、14、16及18,此 例中以總計四層作為示範。每一層皆係由實質上導電的材 料所構成’諸如眾所週知的一有機基板,且在其個別對應 表面 12a、12b ; 14a、14b ; 16a、16b 以及 18a、18b 上配備了 適當的電鍍電路和/或接線。如此項技藝中所熟知者,此 係可選擇性地使用一遮罩或不使用遮罩來達成。每一層 12、14、16及1 8之厚度「t」最好(但非必須)係落在約20 至100 mils的範圍,視乎其中所欲形成之孔或通道的尺寸 而定。 在層壓在一起之前,個別層12、14、16、18之每一層中 皆形成了複數個之穿透延伸孔或通道20、22、24、26,其 中每一層可能會形成不同陣列或數目的孔,視乎每一層的 相對表面及交疊的層之間要如何電性互連而定。因此,例 如該最上層12可能具有最大數目之穿透孔或通道20,而 相鄰的層1 4則可能具有較少數目之孔2 2,且後續層1 6及 1 8則具有更少數目之孔2 4及2 6,然而依據本發明,其以 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 522774 A7 B7 五、發明説明(9 ) 相反順序亦可成立。 在依序相互重疊的層12、14、16、ι8中的孔2〇、22、24、 26的鑽孔方式係使其能互相軸向對正。因此,例如該最 上層12中的孔20提供層12之相對表面12a和丨汕上的電氣 組件以電性連接,但僅部份連接至表面1“及形成於該第 一層1 4中選擇性的孔2 2,而該第二層丨4中的孔2 2能提供 連接給表面14b和孔24並給該第三層16,而在第三層中的 孔亦提供連接給第四層18中形成的孔26,並同樣地與該 最上層12連接。 以下將說明圖1中個別層的形成方法。如圖2中所示, 有一基本層13 ’代表圖1中層12、丨4、16及18的初始建立 結構。在此例中,層1 3之厚度為rt」,且係在此實質上 以具有一内部元件的多層元件顯示,但應明暸,此層可 具有從零至任意數目的内部元件,視乎其實體設計的需求 而足。然而,由於本發明的目的為限制爾後製程孔徑的高 寬比’故最好將其内部元件限制在兩個以内以作代表。 圖2中顯示一電性絕緣的基本構件1 3,其在本發明中係 可用來產生最終的印刷接線板整體結構者。應明瞭本發明 並非限於圖2中所顯示的特定組態,且亦可能有別種組 怨。基本構件13包含第一與第二導電層4〇與41 ,於其中 包夹了第一與第二介電層7與8以及導電平面50。在一項 較佳具體實施例中,該二導電層皆係包括銅或一熟知的導 電材料’其個別厚度自約.25 mils (.0025英吋)至约3.〇 mils ’而其個別厚度係最好皆為約〇 75 mUs。該二介電層皆係 -12-
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 522774 A7 B7 五、發明説明(1〇 ) 包括玻璃纖維強化環氧樹脂(F R4 ),且皆具有自約2爪… 至約20 mils的厚度。此特定材料之厚度低於約2 mih時可 能不甚合宜,因所產生結構可能太脆弱易碎,且於後續製 迻程序中難以處理。超過20 mils的厚度亦不合適,因如此 厚的介電層,除了需要相當大的導線寬度及厚度之外,亦 會對達到最佳封裝電氣性能造成妨礙。另外,本發明之目 的係對諸如高寬比之類項目加上物理限制,以提供能產生 最佳製程良率的個別層。 包夾在介電層7和8之間的是導電平面5〇,最好為銅或 其他熟知的導電材料,且其厚度最好係落於約〇 125 mih 至约3.0 mils的範圍内。平面5 〇的厚度若低於約〇丨25 mih ’則所產生結構將不適於遭遇相對高溫之狀況。另外,超 過約3.0 mils的厚度也將證明不合適,因使用習知的電鍍 技術將需額外的時間以形成此類層,且其於線寬控制上亦 有相關的困難。同時,導電平面5 〇可能單獨處理,而如 此薄層的處理亦相當困難。 如圖2中所示,元件〖3之中有一區域$ 1。區域5 !係在 元件1 3層壓之前,導電平面5 〇的個別處理時形成的。在 一印刷接線板中的此類區域,即業界所熟知的所謂「間距 孔(clearance holes)」。若需在表面21與表面23上的特徵 物件之間提供電性連接,而不能接觸到該内部平面5 〇, 則必須在平面5 0中提供一間距。該間距之直徑需實質上 比後續將產生的一孔徑為大,使製作該孔徑時的公差不致 造成接觸。同時亦當明瞭,若需自該二表面其中之一提供 -13- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公酱) 裝 訂
線 522774 五、發明説明 A7
-導電路徑至-内部平面,則不需提供任何間距孔。 如圖2中所示,其所產生結構之厚度最好係落於和 mih至約44mih的範圍。其厚度若為約8mns則尤佳。 導電層40和4 1以及介電層7和8係利用一層壓程序與該 導電平面50黏合的,此種程序係技藝中所熟知,故應不 需進一步說明即可了解。 因此,基本構件13包含至少兩個表面,其為第一表面 21以及第二表面23。 雖然圖中顯示基本構件13包含兩層導電層以及兩層介 私層,但應明瞭本發明並非受限於此。明確地說,僅需提 供一個此種導電層以及一個此種介電層,即可獲得此處說 明的有利結果。若需結合一内部導電平面(例如電源、接 地或信號平面)作為最終結構的一部份時,則導電層與介 電層都至少需各用兩層。可理解地,可使用數層的導電介 電層以及相關聯的内部導電平面,視乎其最終成品的操作 需求而定。 再參考圖3,具有一内部牆面9的開口 5係實質上延伸穿 透基本構件1 3形成的。雖然基本構件1 3中僅顯示形成一 個開口,應明瞭可於基本構件1 3中形成多個開口,視乎 該電路基板的最終電氣需求而定。開口 5 (最好係一孔)可 由機械鑽孔而得,但亦可使用其他形成孔的技術,例如打 孔及雷射鑽孔。開口 5形成的直徑约為4 mils至約μ mils ,最好係約8 mils。同時,開口 5亦通過該預先形成的間距 開口 5 1,此時熟悉開孔技藝中關於尺寸穩定性與對準之 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) —
裝 訂
線 522774 A7 B7 五 發明説明( 12 人^應明I’ ^ 口 5可自—中心偏移。其偏移量係由設計 所疋義,而對所允許的偏移量一般皆有所限制。同時亦應 明瞭’開口 5可能直接穿過該内部導電平面5 〇。 、圖3中採用該元件或基本構件丨3,是因該基本結構適用 於本發明之較佳具體實施例及其他具體實施例。 在如圖4中所示的下一步驟之較佳具體實施例中,其係 打算提供一第一導電層6 0分別塗佈於基本構件丨3之該表 面21及23上,以及開口 5的内邵牆面9上。如圖4中所 示’此導電層60實質上覆蓋了基本構件13的整個厚度, 以及孔5中牆面9的表面。該第一導電層6〇可包括鎳、鋁 或銅,但其最好為銅。此第一導電層的厚度可自約3仍心 至約1.5 mils,而以約·8 mils至約1.2 mils為最佳。 遠第一導電層係由習知的電鍍方法所沉積,其包括電 鍍、典電式電鍍(electroless plating)、噴錢(sputter)、磁離 子(mag-ion)或業界熟知的其他技術。這些方法可能採用 一初始導電層(其厚度為1〇至60埃(angstroms ),諸如一種 子層’其包括由把·錫(palladium-tin )粒子所構成之粒子, 以於金屬沉積時作為一催化劑。另外,在諸如電鍵的方法 中,業界均熟知可於該催化劑層上塗佈一極薄之初始金屬 沉積(0.01至0.2 mils),以產生一電性共通層(eiectrical commoning layer)。其他的技術亦可能會實施類似的極薄 層,作沉積之用。由於技術的多樣性,此處不打算顯示這 些薄層,僅顯示該第一層的主要厚度。 於本發明的具體實施例中,採用的是一種電鍍程序。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 522774
在塗佈了該第一導電層之後,孔5的直徑由约8 mils縮減 至約6 imls,且可能小至約2 mUs到最大約12 mUs。在孔的 牆面9上的該第一導電層實質上係與該層6 0的厚度不同。 電鍍時有-種業界熟知的現象稱為「投射功率(throwing power)」,其實g上即意謂該電鍍程序在一通道孔中電鍍 該第一導電層的能力。其係以該孔牆面9上第一導電層之 厚度,除以該第一導電層在該第一及第二表面(即6〇)上 之厚度的百分率所代表。在業界中,_般皆指定在一通道 (即5)中的孔牆面(9)上的該第一導電層,沿著該牆面的 任點均需為最小厚度。大多的電鍍程序皆於該通道孔中 傳送低於100%的「投射」(即於單位時間中,電鍍在唁表 面上㈣較電鍍在該孔牆面中ό勺為多)。纟發明利用該方 法’藉限制其高寬比,以在整個開口 5中獲得1〇〇%投射功 率。 由於後續說明的層間連接技術係涉及個別元件的結合 故必須在内部開口上提供對相結合之層提供内部支 法在業界中無法以一標準層壓填滿程序成功地執行其 當層壓過程時會有過量的樹脂由該介電材料流至該開 中。對該π i真以一樹脂材料僅會使其熱膨m係數產生不 調,從而降低結合後的封裝可靠度。因此,必須實質上 一固定材料填入該開口,其可為導電或非導電者。這可 用與該基本構件的熱膨脹係數配合,且與—先前之金屬 鍍洗滌液相容的一材料來執行,諸如在扑祀.844之中 述的填充環氧樹脂基的材料。諸如銀基的導電黏厶膏之 -16-
裝 訂
線 522774 A7 B7 五、發明説明(14
的導電材料t在市面上可購得的包括Ablestick製造的產品 Abelbond 8175 以及 E.I. duPont DeNemours Corporation 製造 的CB 100。有兩種常見技術可將該填充材料引導進入該電 鍍穿透孔,即層壓或絲網印刷(screening),不過其他注射 法亦屬可行。若有電鍍穿透孔必須保持不予填充(加工安 裝孔、對準孔等),可利用諸如Bhatt 5,487,218中所描述的 選擇性方法。尚可導入其他方法以改善該填充材料的黏著 性,例如後續的鎳、金、鈀等之金屬噴鍍層,或對銅進行 的一氧化處理(如使用氯酸鹽)。這些方法皆係業界所熟 知’不需再作進一步說明。 圖5為實質上將開口 5以該固定材料3 〇填充後所產生之 結構。填滿該開口時應使所填之開口的外部表面實質上係 與基層1 3上的該第一導電層6 0齊平,以產生一平坦表 面’以利如下所述之後續微影蝕刻及黏合程序。然而,如 圖5所示’可能會有高於該表面平面的過度填充材料存 在。 圖6顯示如上逑表面在執行過一平面化步驟(諸如機械或 化學研磨)後的結果。這些方法亦係廣為業界所熟知,故 應我須進一步詳細說明。 圖7代表本發明在相當狀態中的一第二項具體實施例的 程序。在此第二項具體實施例中,導電層6〇未塗佈於構 牛3上因此’當開口 5填滿如上述之該固定填充材料 時,其内部牆面並無金屬喷鍍層。在此具體實施例中,較 佳的填充材料應為導電者,使其能提供自該上部表面至兮 -17- 本紙張尺度適财國國家標準(CNS) A4規格(21GX 297公爱)
裝 訂
線 B7 五、發明説明(15 ) 底部表面的一電性連接。孔牆面9係與該填充材料直接接 觸。右需與平面50建立連接,可讓該填充材料與平面50 直接接觸。 對熟悉技藝人士而言,應可產生其他中間結構,諸如在 4開口5之内部牆面上具有金屬噴鍍層者,但其金屬喷鍍 層不塗佈於該上部與底部表面,或實質上移除該金屬噴鍍 層,諸如在共同待審申請專利案號〇9/345,573,律師檔案 號碼ΕΝ9981 13,標題為「具有填充ρΤΗ之精細間距電路佈 置(Fine Pitch Circuitization with filled PTH,s)」中所描述 者。這些中間結構係取決於設計,且個別層可能需要應用 不同的設計規則。 如圖8中所示,在構件1 3的相對表面上分別塗佈了照相 成影(光阻)材料層7 0和7 1。在一項實例中,該光阻層之 厚度係自約0.3 mils至約2.0 mils。較佳之材料為一負性作 用光阻,在相關技藝中有許多熟知的實例,包含由 MacDermid Corp·所製造的M !系列產品,或由E丨dup〇nt deNumours Corporation 製造的 Photoresist 3 120 等。當經塗 佈並透過一適當光罩曝光時,在負性作用光阻的曝光區域 會經歷一物理及化學的變化,使這些區域不能溶解於後續 將塗佈於其上的顯影溶液中。利用光罩進行曝光的方法係 業界所熟知’並包含接觸式及非接觸式者。本具體實施例 係使用一非接觸式方法(即投影法),然應明暸,另一種方 法也能行得通。在曝光之後,將塗佈光阻的該基本構件 1 3浸入顯影溶液中(例如碳酸鈉或丙烯碳酸酯),使該未 -18- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 522774 五、發明説明( A7 B7 16 T $區域也被移除’而對該硬化的曝光區域則不致產生過 刀〜響。右需要時,可使用烘烤或其他程序,以進一步使 剩餘的該曝光部份硬化。 值知/王思、地’可確定該電鍍穿透通道已被該照相成影層 7 0 1 & 復盖’並將能在孔5的周圍提供(在移除該光阻 ,後)一元整且連續的導電層。在業界中,該照相成影材 料必眉以罩幕遮蓋(tent)」該電鍍穿透孔(若為一液體, 則其必須將該孔整個的牆面塗滿)。所塗佈的照相成影材 料越薄’其曝光產生的特徵物件之解析度就越高。使用較 薄I照相成影材料(無論係液體或固體)以達成精細線路電 路佈置’必須能保護需要導電路徑的該電鍍通道以防其被 蝕刻。由於具有一固定地填滿的孔,故開口 5能支撐該光 阻。防濩一電鍍通道不受蝕刻侵襲,則可使用極薄的照相 成&層,因然須考慮形成一罩幕(或使用液體時對該孔牆 面的塗佈)的問題。此法亦提供了健全的製程,而在習知 的罩幕製程中,一破碎或未對準的罩幕將引致產生蝕刻。 以此万法,除非因製程失誤使照相成影材料完全失蹤,否 則該導電路徑都受保護免於蚀刻。 在圖9中所顯示的基本構件丨3係經上述曝光及移除(顯 影)的作業。因此,僅部份之光阻層7 〇和7丨保存下來,故 以下將故些部份以數字7 3代表。接著,應明瞭該光阻被 移除的部份產生了開口 7 5,其又使個別表面上的預設選 擇區域暴露,而最後將會在該處出現線路。如此,即有一 預设之圖樣在兩側表面產生。 •19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公
裝 訂
線 522774 A7 B7 五 以上所述雖為-負性作用光阻製程,然本發明並非限於 此種万法。同樣地,亦可使用正性作用光阻,使透過光罩 曝光的區$,在浸於顯影溶液中時會被移除。因此可確 定本發明可適用一種以上公認的技術。 如圖丨0中所示,讓構件丨3經歷一蝕刻程序,將其上經 光阻顯影及光阻剝除程序後留下的暴露部份(例如部位75] 之中的銅或類似之導電金屬移除。 在-項較佳具趙實施例中,該暴露區域係以濕式姓刻移 除,其可以此項技藝中熟知的技術執行,最好使用氣化銅 或氯化鐵。濕式蝕刻係此項技藝中所熟知,故應不而進一 步詳細說:。對暴露區域75的濕式蚀刻實質:能:暴露 出來的茲第一導電層6 〇以及導電層4 〇和4 1移除並留下 該第一介電層7及該第二介電層8的暴露部份。未暴露出 來的部份7 3係定義了在該第一介電層7及該第二, 上面的一電路化圖樣。 甩' 另外,光阻層7 0及7 1剩下來的部份亦被移除,最好係 以此技藝中所熟知的一適當溶劑(諸如丙缔碳酸酯、碳酸 鈉或氫氧化鈉)將該光阻剝除。其他的移除技術,諸如雷 射消融及機械移除,或其組合搭配的方法等,都可用來移 除該光阻層。於一項實例中,在基本構件1 3表面上該第 一導電層的暴露區域,係當作一或多個電路跡線或接觸焊 墊區域8 0之用。除了暴露出來的該接觸焊墊區域之外= 亦可將基本構件丨3上的一或多個區域8 1暴露出來,視乎 1¾最終產品的操作需求而定。此區域8 1為一陸面片段, -20- ^張尺度適用巾s时標準(^74規格(21G χ 297公爱)
裝 訂
線 522774 A7
其係園繞著穿透孔5且可作為 4 上-上部和下說兩 若需要時亦可作為諸如 私各層的互連, m…夫 的内那導電平面。 冋時亦應明瞭,圖丨〇僅係依據本具㉟ 法所產生的中間杜彳纟 “ ❼所選擇方 Ν、,《構,以形成圖6或7 ή6你热 用來達成最終結合,並產生最敎·,心。此結構會 !屋生敢後的整體結構。 圖1 1顯示本發明的另一項且㉝ J力 N具姐實施例。此項且靜脊社 例中的結構係由一導泰廢6 w异私、A Μ /、他霄她 丁叫令见滑65(最好為鋼)電鍍於哕Μ杜从 整個表面上,接荖推广4圔< % 一 、〜構件的 、 接耆進仃如圖6所不之步驟,並依如上所述 《步驟處理。應日㈣,可於圖7之後進行相同的第二金屬 噴鍵層步驟。本具體實施例所獲得的好處在於··在第二^ 屬噴鍵層步驟之後,該填充材料已受保護,不致暴露於後 績的澡式化學劑之中。該填充材料所含成份可能會對後續 濕式化學劑有害,或會遭受該化學劑的攻擊,視乎所選擇 的填充材料而定。第二金屬噴鍍層所獲得的另一項好處在 於:該填充材料可充分固化,並使其在後續諸如烘烤之熱 處理中不致流動。另一項好處是,可將該陸面區域8 1做 得相當大。在後續的結合步驟中,有一導電黏合膏狀物塗 佈於該陸面區域8 1之上。該陸面區域提供了比該開口直 徑為大的一目標區,以對準該膏狀物。可使用一較小量的 膏狀物,並於層壓步驟時擠出,以將其侷限於該焊墊上, 從而降低與鄰近導電特徵物件產生一導電路徑的可能性。 圖1 2顯示由上述具體實施例為内部開口產生的複數個 之内部結構,熟悉技藝人士應能明顯看出其個別之獨特 性。 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 522774 A7
二:所描述的結構方塊即成為形成該整 二i 1中的層12、14、16及18係由上述方 :二成’然而’本發明並非偈限於12、丨4、丨6及 表的層。 1 1〜 如圖13中所示,在將個別層12、14、1618層壓在—起 以形成孩多層印刷接線板1G之整體結構前,在該孔或通 道2〇、22、24和26之上都塗佈了一導電膏狀物3〇’其係 屬於(諸如)一銅的成分、金或甚至一鑽石粉膏狀物,最好 係-導電黏合膏狀物成分’例如上述之一填充材料。此種 材料係以業界熟知的方法佈置,諸如絲網印刷或鋼板印刷 (stenciling )。在先觔填滿的每一通道之上皆分配少量的此 種導電黏合膏狀物。所分配膏狀物的量係決定於該通道的 尺寸,以及所需物件的大小。這些導電膏狀物的區域將在 後續層12、14、16、18層壓在一起時,在其接觸表面間形 成導電互連。藉壓縮該導電膏狀物材料,可於該層壓程序 中結合各層,該材料係擠壓至形成一導電路徑的焊墊或排 成一線的孔之間。 可將如層12、丨4和1 6的鏡像(類似,但僅係作為實例說 明用)的進一步層32、34和3 6加於如圖1 3中的層1 8之下, 作為其額外層壓層,以提供較大型結構的一層壓印刷接線 板4 0,其具有必要的互連,尤其藉排成一線的該進一步 孔或通道42、44及4 6,以在中間層之間以及該裝置的最 上與最下方表面之間形成直接電性互連,並以所需可能的 最多層壓層及最大可能的裝置產生所需數目的輸入及輸出 •22· 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 522774
(I/O)。 _
由於其極端簡單,故前述架構能提供一獨特的方法以使 用最低成本與最低複雜度,廉價且可靠地產生多層印刷接 線或印刷電路板,其主要考量為:將形成互連的該相鄰層 的各孔而適备地互相對準,以確保適當的接觸。此種結構 允許形成所需的最多輸入與輸出,以及該基板所需的最多 層壓層以形成適於客製化應用的印刷接線板。 本發明所提供的優勢可明顯由其設計彈性,以及使用分 層分類電性連接產生多層印刷接線看出。此法能透過分層 分類地堆疊所需層,以提供高丨/ 〇數。 装 訂 雖然本發明已參考特定附圖及其較佳具體實施例進行說 明’熟知技#人士應知道前述及其他變更的形式及細節而 不會脫離本發明的精神與範疇,本發明的精神與範疇應僅 由隨附申請專利範圍所限制。
線 23-本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱)

Claims (1)

  1. 522774 A8 B8 C8 D8 「、申請專利範圍 1. 一種製造-層壓多層印刷接線二 私沉!傾二既I;· 歹法’琢接線板係由複 數個獨儿層所形成,其中葚一 成,以…電性互連;:方介電材料所構 在一::該介電層中以—預設陣列精出穿透孔; 以一導逆骨狀物填入該些穿透孔; 至少第二該介電層中以一第二陣列鑽 以-導電膏狀物填入該第二層中的該穿透孔; 以相^重疊之表面接觸方式層壓該第-及第二層,至 少使該第一層中選擇性之穿诱 曰 m 疋穿透孔把與茲第二層中選擇性 電接通。 孔中的導電膏狀物互相導 其中在該第一介電層中 -介電層中孔的數目及陣 其中該第二介電層具有 其中在一第三介電層中 2·如申请專利範圍第1項之方法 孔的數目及陣列係不同於該第 列。 3·如申請專利範圍第2項之方法 較該第一介電層為少之穿透孔 4·如申凊專利範圍第1項之方法 料陣列•出複數個之穿透孔:心二二— 導私⑤、狀物填入該穿透孔;並 、 ^ ^. ^ 龙將这米二層層壓於該第一 ,^ 表面,其中至少使該第三層 ^ „ 臀及Μ弟一層中選擇性的穿 透孔對準,以使該對準之字 電接通。 牙透孔中的導電膏狀物互相導 5.如申請專利範圍第項 万冼其中在一第四介電層中 -24- 本紙張尺度剌t目) 522774 §S8 C8 -----— — j_____ 、申請專利範圍 具有至1 一個鑽出穿透孔,該方法包括以一導電膏狀物 填入該至少一個穿透孔中;並將該第四層層壓於該第二 層對面該第三層的末端之一表面,其中使該至少一個穿 透孔能至少與該第三層中之一穿透孔對準,以使該對準 之穿透孔中的導電膏狀物互相導電接通。 6·如申請專利範圍第5項之方法,其中在該第四層中的該 至少一穿透孔係與該第二和第一層中的穿透孔導電地對 準。 7.如申請專利範圍第5項之方法,其中具有填入導電膏狀 物之穿透孔的進一步介電層係層壓於前述該層,以形成 一印刷接線板結構,其包含具有相互對準之穿透孔提供 表面間電性連接的一大量層。 8·如申請專利範圍第丨項之方法,其中該介電層係皆包括 一有機材料。 9.如申請專利範圍第1項之方法,其中該導電膏狀物係選 自由以下材料所構成群組:銅、銀、錫、金以及鈀。 10·如申請專利範圍第1項之方法,其中該介電層係以一環 氧玻璃纖維材料層壓在一起。 11·如申請專利範圍第1項之方法,其中該介電層係以一非 強化環氧化物或可照相成影材料層壓在一起。 12.如申請專利範圍第1項之方法,其中在層壓之前即有一 導電黏著劑塗佈於該填充孔上。 13·如申請專利範圍第1 2項之方法,其中在層壓之前即塗 佈的該導電黏著劑係以鋼板印刷或絲網印刷所塗佈。 -25- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I--- ii i^ (請先閱讀背面之注意事項t寫本頁) . 線· 經濟部智慧財產局員工消費合作社印製 522774
    六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 Μ如申請專別範圍第1項乏女·、土 4 ^ 14· 矛貝又万法,其中用以實施該層壓程 序的材料具有一 fg先开彡$ u A /、 成且與各層孔之圖樣相配合的圖 樣。 15.如申請專利範圍第,項之方法,其中該填充孔具有井, 金屬噴鍍層即沿著該整個孔牆面塗佈。 16•如申請專利€圍第丨項之方法’其中該填充孔的整個孔 牆面係不具金屬噴鍍層。 17•如申請專利範圍第,項之方法,其中該填充穿透孔在該 填充赏狀物材料上具有一金屬噴鍍層,實質上產生一覆 帽。 18.如申請專利範圍第1項之方法,其中該填充穿透孔的膏 狀物填充材料上係不具金屬喷鍵層。 19· 一種層壓多層印刷接線板,由包括一介電材料的複數個 之個別層所形成,以形成z轴電性互連;其包括: 一具有以一導電膏狀物填充的一陣列穿透孔的第一 介電層; 一具有以一導電膏狀物填充的一第二陣列穿透孔的 第二介電層;以及 以相互重疊之表面接觸方式層壓的該第一及第二 層’其中至少該第一層中選擇性之穿透孔係與該第二層 中選擇性之穿透孔對準,以使該對準之孔中的導電膏狀 物互相導電接通。 20.如申請專利範圍第1 9項之印刷接線板,其中在該第一 介電層中孔的數目及陣列係不同於該第二介電層中孔的 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -----.---;------裝 i — (請t閱讀^:面之注意事寫本頁) _ -線- 522774 A8 B8 C8 D8
    申請專利範圍 經濟部智慧財產局員工消費合作社印制农 數目及陣、列。 21.如申π專利範圍第2 〇項之印刷接板 電層具有較該第—介電層為少之穿透孔。中一介 22·如申请專利範圍第1 9項之印刷接線板,其中在一第三 介電層中以一特定陣列鑽出複數個之穿透孔,其中包^ 以一導電背狀物填入該穿透孔;並將該第三層層壓於該 第一層對面垓第二層的末端之一表面,其中至少使該第 三層中的特定穿透孔能與該第二層及該第一層中選擇性 的穿透孔對準,以使該對準之穿透孔中的導電膏狀物互 相導電接通。 23·如申請專利範圍第2 2項之印刷接線板,其中在一第四 介電層中錯出至少一個穿透孔,其中包括以一導電膏狀 物填入'1¾至少一個穿透孔中;並將該第四層層壓於該第 一層對面違弟二層的末端之一表面,其中使該至少一個 穿透孔能至少與該第三層中之一穿透孔對準,以使該對 準之穿透孔中的導電膏狀物互相導電接通。 24. 如申請專利範圍第2 3項之印刷接線板,其中在該第四 層中的該至少一穿透孔係與該第二和第一層中的穿透孔 導電地對準。 25. 如申請專利範圍第2 3項之印刷接線板,其中具有填入 導電膏狀物之穿透孔的進一步介電層係層壓於前述該 層,以形成一印刷接線板結構,其包含具有相互對準之 穿透孔提供表面間電性連接的一大量層。 26. 如申請專利範圍第1 9項之印刷接線板,其中該介電層 -27- 石^張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) r請先閱讀寮面之注意事ϊ --壯衣— 1F寫本頁) 訂· · 線· §88 以 2774 ^__ C8 ^--——_2! 六、申請專利範圍 係皆包括-一有機材料。 27’如申請專利範圍第1 9項之印刷接線板,其中該導電膏 狀物係選自由以下材料所構成群組:銅、金以及鑽石 粉。 如申叫專利範圍第1 9項之印刷接線板,其中該介電層 係以一環氧玻璃纖維材料層壓在一起。 29·如申請專利範圍第1 9項之印刷接線板,其中該介電層 ,係以一非強化環氧化物或可照相成影材料層壓在一起。 如申π專利範圍第1 9項之印刷接線板,其中在層壓之 如即有一導電黏著劑塗佈於該填充孔上。 〇1·如申請專利範圍第1 9項之印刷接線板,其中在層壓之 則即塗佈的1g導電黏著劑係以鋼板印刷或絲網印刷所塗 如申叫專利範圍第1 9項之印刷接線板,其中該層壓材 料具有一預先形成且與各介電層孔之圖樣相配合的圖 樣。 33.如申請專利範圍第1 9項之印刷接線板,其中該填充孔 /D著遠孔的整個踏面塗佈有一金屬喷鍵層。 34·如申請專利範圍第丨9項之印刷接線板,其中讀填充孔 &著遠孔的牆面係不具一金屬嘴鍵層。 35·如申請專利範圍第1 9項之印刷接線板,其中讀填充孔 在該填充膏狀物材料上具有一金屬喷鍍層,實質上產生 一覆帽。 36·如申請專利範圍第1 9項之印刷接線板,其中讀填充孔 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 29?^爱) (請t閱讀背面之注意事 裝—— 寫本頁) -丨線 經濟部智慧財產局員工消費合作社印製 522774 A8 B8 C8 D8 /'、申請專利範圍 的膏狀物J真充材料上係不具金屬噴鍍層。 37·如申請專利範圍第1 9項之印刷接線板,其中該膏狀物 係非導電膏狀物,並選自由以下材料所構成之群組· 鋼、銀、錫、金、鈀以及一樹脂材料。 38.如申請專利範圍第1項之方法,其中該第一介電層係以 一導電膏狀物塗佈。 39·如申凊專利範圍第3 8項之方法,其中該導電膏狀物填 入1¾穿透孔的方式為:在該層壓裎序時,將塗佈於該第 一介電層上的該導電材料擠入該穿透孔中。 4〇·如申請專利範圍第3 8項之方法,其中該第一介電層的 塗佈層係選擇性地用一遮罩或不用遮罩實施。 (請七閱讀t面之注意事寫本頁) 經濟部智慧財產局員工消費合作社印製 29- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091104931A 2001-03-19 2002-03-15 Printed wiring board structure with z-axis interconnections and method of making the same TW522774B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/812,261 US6593534B2 (en) 2001-03-19 2001-03-19 Printed wiring board structure with z-axis interconnections

Publications (1)

Publication Number Publication Date
TW522774B true TW522774B (en) 2003-03-01

Family

ID=25209038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104931A TW522774B (en) 2001-03-19 2002-03-15 Printed wiring board structure with z-axis interconnections and method of making the same

Country Status (3)

Country Link
US (1) US6593534B2 (zh)
JP (1) JP3721139B2 (zh)
TW (1) TW522774B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679591B2 (en) 2004-07-09 2010-03-16 Au Optronics Corporation Light emitting display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10392162B4 (de) * 2002-08-07 2012-02-23 Denso Corporation Schaltkreiskartenverbindungsstruktur und Herstellungsverfahren hierfür
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US7253502B2 (en) 2004-07-28 2007-08-07 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
JP2006093549A (ja) * 2004-09-27 2006-04-06 Orion Denki Kk プリント基板にアース接続用ランドを備えた電子機器
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US8299371B2 (en) 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
TWI542264B (zh) * 2010-12-24 2016-07-11 Lg伊諾特股份有限公司 印刷電路板及其製造方法
TWI617225B (zh) * 2010-12-24 2018-03-01 Lg伊諾特股份有限公司 印刷電路板及其製造方法
KR20140048564A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 코어기판, 그의 제조방법 및 메탈 비아용 구조체
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US20150257316A1 (en) * 2014-03-07 2015-09-10 Bridge Semiconductor Corporation Method of making thermally enhanced wiring board having isolator incorporated therein
CN111385963A (zh) * 2018-12-29 2020-07-07 深南电路股份有限公司 一种多层线路板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
JPH10502493A (ja) 1994-07-05 1998-03-03 シーメンス アクチエンゲゼルシヤフト 三次元回路装置の製造方法
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
US6245696B1 (en) * 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679591B2 (en) 2004-07-09 2010-03-16 Au Optronics Corporation Light emitting display device

Also Published As

Publication number Publication date
US6593534B2 (en) 2003-07-15
US20020131229A1 (en) 2002-09-19
JP2002314253A (ja) 2002-10-25
JP3721139B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
TW522774B (en) Printed wiring board structure with z-axis interconnections and method of making the same
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
JP3610339B2 (ja) 高密度電子パッケージおよびその製造方法
US6504111B2 (en) Solid via layer to layer interconnect
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US20040150966A1 (en) Integrated library core for embedded passive components and method for forming electronic device thereon
US20050251997A1 (en) Method for forming printed circuit board
JP2002083893A (ja) 半導体パッケージ基板及び半導体装置並びにそれらの製造方法
US6905589B2 (en) Circuitized substrate and method of making same
TWI306370B (en) Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same
US7585419B2 (en) Substrate structure and the fabrication method thereof
JP3592129B2 (ja) 多層配線基板の製造方法
WO2004098257A1 (ja) 多層配線基板及びその製造方法
JP2004095854A (ja) 多層配線基板
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2002324962A (ja) インダクタ内蔵のプリント配線板及びその製造方法
US11277910B2 (en) Wiring substrate
JP2000101237A (ja) ビルドアップ基板
JP2000323841A (ja) 多層回路基板とその製造方法
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JPS6233497A (ja) 多層回路板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees