TW521501B - Circuit arrangement used for programmed delay time of signal route - Google Patents

Description

521501 五、 發明說明 ( 1 ) 發 明 領 域 本 發 明 涉 及 一種信號路徑延遲 時間之程 式化所 用 之 電 路 配 置 〇 已 有技 術 的 說 明 在 積 體 電 路 中，尤其是在動態 形式的半 導體記 憶 體 件 3 即 所 謂 的 DRAMs (動態隨機存取記憶體）上 ，同一 個 電 路 可 設 計 配 置 成 用 於各種不同的應用 目的。另 外，功 能 特性也 可 根 據 需 要 隨 製造工藝流程的變 化而被調 整。因 此 傳 統 的 方 法 習 慣 上使用可程式化的聯 結，它們 要麼是 經 過 一 個 附加 的 金 屬 導 體軌道可導電地程 式化，要 麼借助 能 量 脈 衝 可 非 導 [地程式化，即所謂的 熔斷器。 由此 ，可 以 在 DRAMs 內 調 節 信號路徑的延遲， 或者設計 一種電 路 可以 適 配 各 種 不 同 的 元件方案。金屬可 程式化式 的或可 熔 斷 的 聯 結 被 稱 作所 謂 的金屬選段或可熔 斷的選段 〇 在 德 國 專 利 DE 1 99 22 7 1 2 Α1 中說明 了一種 帶 延 遲 插 補 電 路 的 相 內 插補器。包括許多 不同的信 號路徑 其 延 遲 是 可 以 調 節 變 化的。延遲時間可 以通過每 次配置 的 不 同 電 流 強 度 的 電 流 來達到。電流用溫 度計-數 位-類 比 — 互 感 器 來作初步 準 備。 在 德 國 專 利 DE 41 12 077 Α1 中有一可程式化式的 邏 輯 元 件 在 此 邏 輯元件中一延遲等 級可在組 合器的 邏 輯 電 路 和 巨 集 單 元 之 間進行轉換，此延 遲等級的 延遲時 間 可 隨 一 個 控制 信 Prfc Μ 在兩個等級之間轉換 -3- 〇

521501 五、發明說明（2) 發明的槪述 . 本發明的目的在於：提供一種信號路徑延遲時間程式化 所用的電路配置，此種電路配置包含極少元器件且便於程 式化。 此目的採用一種信號路徑延遲時間的程式化所用之電路 配置來達成，此電路配置包含：一用於輸入信號的供電的 輸入聯結線和一用於調用輸出信號的輸出連接線；帶有首 個（第一）延遲時間的第一段信號線段和帶有不同於首個 和第二延遲時間的第二信號線段，它們在輸入端側同輸入 連接線相連；一乘法器，該乘法器在輸入端一側同第一和 第二信號線段相連和在輸出端一側同用於調用輸出信號的 輸出連接線相連；一個控制電路，它顯示：第一和第二在 各含兩個聯在一個節點上的電晶體的連接線之間的、用於 供電電壓的路徑以及第一和第二可程式化的信號線段；在 此，電晶體可由互補的控制信號控制並且在節點一起被連 接在乘法器的控制輸入端上而且只有路徑的可程式化的線 段中的一線段是導電的，其他可程式化的信號線段被中斷 其程式化。 在本發明中的電路配置顯示了較少的元件，因此兩條有 不同的信號運行時間的信號線段被在輸入側並聯控制並且 根據其所調節的延遲時間各產生一個輸出信號。在輸出側 兩個準備好的延遲信號中只有一個被調用。乘法器就用於 調用信號，它通過金屬選段或可熔斷選段來選擇其中的一 -4- 521501 五、發明說明（3) 條或另一條信號路徑，選擇電路很省空間。在那裏預先規 定了四個金屬的或可熔斷的選段以及在各兩條在中間耦合 的路徑中預先規定了四個電晶體。控制電路的調節由一個 預調節的控制信號來選擇並且與此相應地選擇乘法器的調 節。重要的是：每條路徑只有一個選段被導電地程式化， 其他的選段都被鎖閉。 根據其使用目的，管理控制電路的控制信號被借助所謂 的聯結選段來調節。在此連接面處的控制信號，即所謂的 聯結墊被調取，它借助於一個鍵聯接而連接在一個用於供 電電壓的正極的連接線上或者被連接在一個用於供電電壓 的負極的連接線上。由此對控制電路進行預調節的信號顯 示出一個預先規定的高電平或低電平。 爲了設置，首先借助於在製造半導體晶片過程中的最後 的掩模來用一個金屬選段對控制電路進行程式設計。可以 通過用鐳射熔化連接，如使用可熔斷選段來代替金屬選段 。在積體電路測試後，最終借助連接選段調節出確切的所 需的延遲設計。對於一條信號路徑總共得到一個延遲時間 的一種靈活調節，它可以在積體電路的製造過程中的不同 位置起作用。 下面將借助在圖式中所舉的裝置例子來進一步闡述本發 明。 圖式簡單說明： 第1圖顯示了一個DRAMs的同本發明相關的電路細節的 521501 五、發明說明（4) 一個部分電路。 發明之詳細描述 本發明的延遲時間可以調節的信號路徑位於連接線1和 2之間。在連接線1處’ 一個數位的輸入信號ιΝ被輸入， 在連接線2處一個相應的時間延遲的輸出信號〇jjT被調用 。追樣兩條信號路徑3和4被預先規定，它們在輸入端側 被連接在連接線1上。在輸出端一側，信號路徑3，4由 同一個乘法器6的輸入接線端相連。乘法器6由一個含互 補成份W，bW的控制信號所控制。乘法器6的輸出接線端 同此電路的輸出2相連接。一個控制電路5產生乘法器的 控制信號W，bW。 控制電路5包含兩個信號路徑，它們在接線端之間轉換 用於供電電壓VDD，VSS，並且耦合在一個中間的節點上， 以用於準備信號W以及bW。信號路徑5 1，52各含一個電 晶體511，512以及521，522，它們的輸出-源極-線段是 串聯的。電晶體的源極-連接線通過一種金屬選段同各自 的用於供電電位VDD，VSS中的一個接線端相連。在圖中 說明的裝置舉例中電晶體5 1 2經過一個同樣導電連接的金 屬選段同用於供電電位VDD的接線端相連，電晶體52 1通 過一個同樣導電地程式化的金屬選段523同用於供電電位 VSS的接線端相連。其他的金屬選段不是程式化的，即鎖 閉的。這樣，電晶體522的源極-連接線經過鎖閉的非程 式化的金屬選段524同用於正供電電位VDD的連接線連接 521501 五、發明說明（5) ’電晶體5 1 1經過鎖閉的金屬選段5 1 4同用於負供電電位 VSS的連接線相連。 信號路徑51，52的電晶體爲通道型互補的M0S電晶體 。電晶體512，5 22爲N-通道- M0S電晶體，電晶體51 1 ’ 521爲P-通道-M0S電晶體。信號路徑之一的電晶體由一個 控制信號的互補的成份來控制。不同信號路徑的相同電晶 體類型（P或N通道電晶體）的電晶體也由這個控制信號的 互補成份來控制。這樣，電晶體521，512由信號bHSPEED 來控制，電晶體522，5 11由與其互補的控制信號HSPEED 控制。通過對可程式化的線段513，514，5 2 3，524的恰 當的程式設計和對控制信號HSPEED，bHSPEED的適宜的調 整，可以產生許多程式化和調整方法來產生用於乘法器6 的控制信號W，bW。只有選段5 1 3導電地程式化而選段 514鎖閉，或相反亦可。同樣也適用于選段523和524。 在控制電路5中所顯示的金屬選段通過把最後一層金屬 平面放置到積體電路的層狀結構上而適應個別需求。另一 種選擇是可以預先規定可熔化的熔斷器代替金屬選段，這 些熔斷器在預調節的狀態中是導電的，並且被用一種能量 脈衝分開，例如雷射或熔化電流。一般來說，金屬選段和 熔斷器是或者持續通電調節的或者持續鎖閉調節的可程式 化的線段。信號HSPEED以及bHSPEED接著被調節，主要 用所謂的連接選段。這裏規定了一個連接面71，它用在所 示的裝置舉例中的連接導線72同一個連接面73相連用於 521501 五、發明說明（6) 基準電位vss。另一種選擇也可以把連接面71同連接面 74相連用於正的供電電位VDD。 關於在輸入端一側被輸入兩條信號路徑3 ’ 4的信號I N ，這兩條信號路徑3，4顯示了不同的信號運行時間。毗 連信號線段3，4的輸出端處的延遲的信號IN IN"以 並聯產生。接著通過乘法器6選擇信號中的一個並且將其 中斷傳輸到輸出連接線2處。信號線段3，4顯示不同數 量的同其輸入/輸出信號路徑相關的串聯的逆變器31以及 41，42，43。此外，金屬或可熔斷選段被規定，用以把連 在供電電壓的連接線上的電容器同信號線段3以及4相連 接。由此，對於信號線段3，4可以調節一個不同的延遲 時間。因此預定電容器32，33，34，35可以經過一個金 屬選段36以及37同信號線段相連。金屬選段36被作爲 金屬導軌導電地程式化，而金屬選段37在輸出狀態中保 持鎖閉。相應的電容器和金屬選段被準備用於信號線段4 。在那裏，金屬選段始終是鎖閉的。此外，爲有利於把可 能的其他逆變器通過金屬選段接通到信號線段4中，兩個 串聯的反相器44，45被規定作爲儲備，它們可以經過兩 個選段461，462被連到信號線段4上。在所示舉例中， 金屬選段461，462被鎖閉執行，而由逆變器44的輸入端 取而代之經過一個導電執行的金屬選段463而同用於基準 電位VSS的連接線相連接。 在所示的裝置舉例中信號HSPEED顯示一低電平。信號 521501 五、發明說明（7) bHSPEED有一高電平 。由此電晶體512被導電地開關而電 晶體52 1被鎖閉。信號W顯示一個高電平而且在乘法器6 中選擇信號線段3。 在那裏，輸入信號IN通過逆變器31 的反向轉換和通過電容器32，33附加延遲被作 輸出信 號OUT延遲地中繼傳輸到輸出連接線2上。 在圖中所示的電路是一個半導體記憶體件元件的部分。 現在相同的半導體記憶體可以被配置用於其他的應用目的 。在此，如有可能， 熔斷器保險絲3 6，3 7，4 6 1，4 6 2， 463 以及 513，514， 523，5 34可以按所需方式被程式化。 然後由連接選段（表面）71，72，73，74對乘法器6的最 終調整進行調節。 符號的說明 1，2 連接線 3 信號路徑 31 反相器 32 ， 33 ， 34 ， 35 信號路徑 36，37 金屬選段 4 信號路徑 41 ， 42 ， 43 ， 44 ， 45 反相器 461 ， 462 ， 463 金屬選段 5 控制電路 51，5 2 信號路徑 511， 512 ， 52卜 522 電晶體 -9- 521501 五、發明說明（8 513 ， 514 ， 523 ， 71 ， 73 ， 74 72 524 金屬選段 連接線墊子 連接導線 -10-

Claims (1)

1. 521i5w 修正本91.，·凡4日 煩請委員明示，本案修正後是否變更原實質内家 六、申請專利範圍 第90125768號「信號路徑之延遲時間之程式化所用之電路配 置」專利案 （91年2月修正） 六申請專利範圍 1. 一種信號路徑之延遲時間之程式化所用之電路配置，其 特徵，包含： ——供應輸入信號（IN)用的輸入連接線（1)和一調用輸出 信號（OUT)用的輸出連接線（2)， -帶有第一延遲時間的第一信號線路（3)和帶有不同於第 一延遲時間的第二延遲時間的第二信號線路（4)，它們 在輸入端一側是與輸入連接線（1)相連， 一一個乘法器（6)，它在輸入端一側同信號線段（3, 4)相 連並且它在輸出端一側同調用輸出信號（OUT)所用的輸 出端連接線（2 )相連， 一 一個控制電路（5)，它顯示： —第一條和第二條連接在供電電壓（VDD，VSS)用的連接 線之間的路徑，它們各包含兩個耦合在一個節點（53) 上的電晶體（511，512 ; 521，522)，以及第一條和第二 條可程式化的線段（513，514，523，524)， —電晶體可由互補的控制信號（HSPEED，bHSPEED)所控 制和 一各節點（5 3)—起被連接在乘法器（6)的控制輸入端且一 路徑的可程式化的線段（513，523)中只有一條是導電地 被程式化，可程式化的線段（5 14, 524)的其他線段被中 斷地程式化。 521501 六、申請專利範圍 2·如申請專利範圍第1項之電路配置，其中可程式化的線 段（513，514，523，524)連接在各電晶體（511，512，521， 522)中的一個的源極-連接線和供電電壓（VDD，VSS)的連 接線之間。 3. 如申請專利範圍第1或2項之電路配置，其中互補的控 制信號（HSPEED，bHSPEED)可由一個連接面（71)產生，此 連接面經由一根連接線（72)而與另一個連接面（73)相連接 以用於供電電壓（VDD，VSS)的一個電極的供電。 4. 如申請專利範圍第1項之電路配置，其中信號線段（3，4) 包含有不同數量的串聯的反相器（31; 41，42, 43; 44, 45)。 5. 如申請專利範圍第1或4項之電路配置，其中信號線段 (3，4)含有電容器（32，33，34，35)，這些電容器可經由 可程式化的線段（36，37)而與各自的信號線段（3，4)相連。 6. 如申請專利範圍第1項之電路配置，其中電晶體包含n 通道-MOS電晶體（512，522)和與其互補的P通道-MOS電 晶體（511，521)。 7. 如申請專利範圍第1或2項之電路配置，其中可程式化 的線段（513，514，523，524，36，3 7)包含第一和第二連 接線，它們在鎖閉的狀態中是不連結的且它們在導電的 程式化狀態中是與金屬導線（513，523，36)相連接。 -2-