DE4112077A1 - Logikbaustein, insbesondere programmierbarer logikbaustein - Google Patents

Description

Die Erfindung bezieht sich auf einen Logikbaustein, insbesondere einen programmierbaren Logikbaustein (PLD).

Es tritt häufig das Erfordernis auf, daß ältere elektronische Bausteine aufgrund von halbleitertechnologischen Fortschritten durch neuentwickelte Ersatztypen zu ersetzen sind. Dabei tritt oft das Problem auf, daß diese Ersatztypen mit ihrer Umgebung nicht immer verträglich sind. In der Herstellung von Chips versucht man ständig, die Packungsdichte zu erhöhen, wobei einerseits durch die Miniaturisierung und andererseits durch Verwendung modernerer Technologien gleichzeitig auch die Signalverarbeitungsgeschwindigkeit zunimmt. Geht beispielsweise ein Hersteller von seiner bisherigen 3-Mikrometer-Prozeßlinie auf die 1-Mikrometer-Prozeßlinie über, versucht er natürlich nicht nur die zukünftige, sondern auch alle bisherigen Produkte in dieser neuen Technologie zu fertigen. Die Chipflächen können bei dem angesprochenen Beispiel auf ein neuntel der bisherigen Fläche reduziert werden. Da die Ausbeute an guten Chips exponentiell mit der Chipfläche fällt, können die Chips in der neueren Technologie wesentlich billiger produziert werden, so daß es sich bei Produkten mit hohen Stückzahlen lohnt, die bisherigen Produkte auf die neue Technologie umzustellen. Dies geht sogar soweit, daß ältere bipolare den durch neuentwickelte CMOS-Typen ersetzt werden, die funktional identisch sind.

Für den Anwender ergibt sich dabei häufig ein schwer überwindbares Problem. Da die älteren Bausteine nicht mehr für die laufende Baugruppenfertigung zur Verfügung stehen, ist er gezwungen, das neue Angebot wahrzunehmen.

Selbst wenn der Halbleiterhersteller absolute Kompatibilität der Spezifikationen garantiert, führt ein Austausch eines älteren Bausteins gegen den angeblich dazu kompatiblen neuen trotzdem zu Schwierigkeiten, weil der neue Baustein in manchen Parametern doch von dem älteren abweicht. Meist sind die Verzögerungszeiten der neuen Bausteine viel geringer als die der alten. Da eine Minimalverzögerung meist selten spezifiziert wird, kann der neue Baustein als kompatibel zu dem alten angegeben werden, ist aber dennoch nicht ohne weiteres lauffähig. Da viele Schaltungen, vor allem solche mit asynchronen Elementen, nicht für die geringere Verzögerung ausgelegt wurden, funktionieren diese mit den neuen Bausteinen nicht, reagieren auf kurze Störimpulse empfindlicher, werden unzuverlässig und müßten daher neu entwickelt werden. Gerade im Falle von programmierbaren Logikbausteinen (PLD) ist es zwar prinzipiell möglich, neue Programme anzufertigen, aber in der Regel zeigt es sich, daß die geänderte Funktion nicht mehr in den PLD hineinpaßt, ganz abgesehen davon, daß solche Änderungen mit hohen Kosten verbunden sind.

Weiterhin tritt der Effekt auf, daß die Flankensteilheit der Ausgangssignale bei Prozessen mit höherer Packungsdichte meist höher ist. Dadurch müssen bereits kürzere Leitungen im Sinne der Leitungstheorie als Stripline- oder Mikrostripline-Leitung ausgelegt werden und mit richtiger Impedanz terminiert werden. Dies erfordert in der Praxis eine komplette Neuentwicklung der Baugruppe, den Übergang auf Mehrlagentechnik, höheren Stromverbrauch durch die Terminierungsnetzwerke, so daß unter Umständen überhaupt keine Lösung existiert, die alten technischen und preislichen Spezifikationen einzuhalten.

Die Folge aus diesen Effekten ist, daß ganze Produktserien nicht mehr gefertigt werden können, daß die Reparatur alter Baugruppen nicht mehr möglich ist, und daß enorme Kosten beim Anwender auftreten, weil kein brauchbarer Ersatz für die alten Bauteile mehr verfügbar ist. Eine volle Kompatibilität zu Bausteinen älterer Bauart könnte nur dadurch erreicht werden, daß die Bausteine auch in Parametern, wie der Verzögerungszeit, durch entsprechende Maßnahmen an die älteren Bausteine angepaßt sind, was aber auf der anderen Seite dazu führt, daß die Vorteile, die die neue Technologie bietet, zum großen Teil nicht wahrgenommen werden kann.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Logikbaustein der eingangs angesprochenen Art anzugeben, der bezüglich der Verzögerungszeit zu Bausteinen dieser Art aber älterer Technologie kompatibel ist und dennoch die Vorteile der neuen Technologie zur Anwendung kommen läßt.

Diese Aufgabe wird mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst.

Die vorliegenden Erfindung geht von der Erkenntnis aus, daß Bausteine neuerer Art, die zu Bausteinen älterer Art angeblich voll kompatibel sind, nur deshalb im Betrieb zu Störungen führen, weil die neueren Bausteine eine schnellere Signalverarbeitung haben. Dies ist auf der einen Seite sehr wünschenswert, führt aber bei der Verwendung dieser Bausteine in einer Schaltungsumgebung, die für die älteren Bausteine entwickelt worden ist, zu Störungen. Um ein und denselben Bausein neuerer Technologie sowohl in den älteren Schaltungen, als auch in Schaltungen neuerer Technologie verwendbar zu machen, wird nach der vorliegenden Erfindung eine Verzögerungsstufe eingebaut, die inaktiv bleibt, wenn der Baustein in schneller arbeitenden Umgebungen eingesetzt wird und aktiviert wird, wenn es sich herausstellen sollte, daß es in seiner Schaltungsumgebung zu Störungen kommt, weil er zu schnell arbeitet. Ein Baustein mit diesen Merkmalen kann deshalb universell eingesetzt werden, indem die höhere Verarbeitungsgeschwindigkeit in Schaltungen mit entsprechender Technologie voll ausgenutzt wird und bei Einsatz in einer Umgebung, in der diese schnelle Verarbeitungsgeschwindigkeit stört, eine Verzögerung wirksam gemacht wird.

Bevorzugte Ausführungsformen sind den Unteransprüchen zu entnehmen. Von besonderer Bedeutung ist dabei Anspruch 12. Wie bereits oben angesprochen wurde, wird die mangelnde Kompatibilität zu älteren Logikbausteinen desselben funktionellen Aufbaus häufig auch deshalb nicht erreicht, weil nicht nur die Verzögerungszeit zu kurz ist, sondern auch die Flankensteilheit zu hoch ist. Durch die in Anspruch 12 zusätzlich angegebene Maßnahme läßt sich auch bezüglich der Flankensteilheit Kompatibilität erreichen. In den Unteransprüchen sind eine ganze Reihe von bevorzugten Maßnahmen angegeben, wie sowohl die Verzögerungszeit als auch die Flankensteilheit umgeschaltet werden kann. Von besonderer Bedeutung ist dabei Anspruch 13, der eine besonders einfache Maßnahme enthält, sowohl die Verzögerungszeit, als auch die Flankensteilheit mit einem einzigen Informationsbit umzustellen. Selbstverständlich können in einem Baustein mit einer Vielzahl von Makrozellen und Pintreibern alle Makrozellen und Pintreiber durch ein gemeinsames Steuersignal bedient werden.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:

Fig. 1 den schematischen Aufbau eines Logikbausteins;

Fig. 2 eine Verzögerungsstufe mit Umschalter;

Fig. 3 eine Verzögerungsstufe mit 2 Schaltern;

Fig. 4 eine Verzögerungsstufe mit direkter Ansteuerung und

Fig. 5 eine Detailschaltung einer Scheibe aus einem programmierbaren Logikbaustein.

Fig. 1 zeigt wie eine Verzögerungsstufe 2 zwischen einer kombinatorischen Verknüpfungsschaltung 1 und einer Makrozelle 3 plaziert werden kann. Die kombinatorische Verknüpfungsschaltung 1 besteht beispielsweise aus der Matrix eines programmierbaren logischen Feldes. Die einschlägigen Datenblätter verschiedener programmierbarer Logikbausteine zeigen viele verschiedene Ausführungen von Makrozellen, wobei es sich bei der in Fig. 1 dargestellten um eine solche mit wahlweiser kombinatorischer Funktion oder Registerfunktion sowie mit einem Pintreiber 4 handelt. Die Details der Ausführung der Makrozelle sind für die vorliegende Erfindung nicht wichtig.

Wird nun im Sinne der vorliegenden Erfindung die wählbare Verzögerung aktiviert, wird die Signallaufzeit um den Betrag der Verzögerung erhöht. Die Höhe der einstellbaren Verzögerungszeit ist dabei so gewählt, daß die Gesamtverzögerung des Bausteins mit derjenigen des älteren Bausteins, zu dem der neue Baustein kompatibel sein soll, übereinstimmt. Damit stellen sich gleiche Laufzeitverhältnisse ein. Alle Funktionen, die eine Grenze für die minimale Laufzeit erfordern, die nicht unterschritten werden darf, z. B. asynchrone Zustandsmaschinen, werden daher in diesem Falle wieder genauso sicher funktionieren, als wenn der ältere Baustein eingesetzt worden wäre. Wird auch noch die wählbare Anstiegzeit des Pintreibers 4 erhöht, werden sich bei entsprechender Dimensionierung dieselben geringeren Anforderungen an die Leiterplatte ergeben, wie bei dem älteren Baustein. Auf diese Weise können Reflektionen und andere unerwünschte Effekte auch bei nichtterminierten Leitungen auf einfachen doppelseitigen Leiterplatten vermieden werden, und außerdem sinken aufgrund der geringeren Stromimpulsbelastung auch die Anforderungen an die Auslegung der Versorgungs- und Masseführung.

Wird nun dagegen verlangt, daß der gesamte Baustein oder Teile davon mit der technologisch maximal möglichen Geschwindigkeit betrieben werden, wird die wählbare Verzögerung einfach abgeschaltet, und die wählbare Anstiegszeit des Pintreibers wird auf den Minimalwert geschaltet. Ein und derselbe Bausteintyp kann deshalb verschiedene Rollen übernehmen, so daß beim Umstieg auf eine neuere Technologie mit minimalem Zusatzaufwand gewährleistet ist, daß der Baustein auch noch mit älterer Technologie kompatibel ist. Es sei angemerkt, daß im Falle von programmierbaren Logikbausteinen die zusätzlichen programmierbaren Elemente derart angeordnet werden können, daß verschiedene Programmiergeräte und vorhandene Programme für die Bausteine ohne jede Änderung weiterbenutzt werden können. Der Anwender würde in diesem Fall z. B. standardmäßig die alte, langsame Funktion erhalten, so daß er keinen Unterschied feststellen kann. Erst wenn die zusätzlichen programmierbaren Elemente umprogrammiert werden, kommt die neue, schnellere Funktion zum Tragen. Dem kann auf einfache Weise durch eine Erweiterung des Programmieralgorithmus Rechnung getragen werden, was jedoch im Rahmen der ständigen Pflege der Programmiergeräte ohnehin auch heute schon geschieht und somit keinen nennenswerten Mehraufwand darstellt.

In den Fig. 2-4 sind unterschiedliche Möglichkeiten vorgestellt, die Umschaltung zu realisieren. Das Ausführungsbeispiel nach Fig. 2 macht von einem einpoligen Umschalter Gebrauch, der in der gezeichneten Schaltstellung die Verzögerungsstufe 2 umgeht. In der zweiten Schaltstellung wird die volle Verzögerung eingeschaltet. Nach dem Ausführungsbeispiel gemäß Fig. 3 sind zwei Schalter 9 vorgesehen, die selektiv geöffnet werden können. Bei dem Ausführungsbeispiel nach Fig. 4 ist eine Verzögerungsstufe 2 verwendet, die durch ein Steuersignal auf ihrem Steuereingang 10 zwischen wenigstens zwei Werten umschaltbar ist. Es ist bekannt, daß die Veränderung der Schaltschwelle eines Leseverstärkers eines programmierbaren logischen Feldes zu einer sich kontinuierlich ändernden Verzögerungszeit führt. Damit läßt sich die Verzögerungszeit beliebig zwischen einem Maximal- und einem Minimalwert wählen.

Fig. 5 zeigt eine Detailschaltung einer Scheibe aus einem programmierbaren Logikbaustein, in dem die Erfindung verwirklicht ist. Die Produktterme des programmierbaren logischen Feldes 11 und der Summenterm 12 entsprechen der programmierbaren logischen Verknüpfung 1. Der Block 14 realisiert eine Inertialverzögerung, d. h. Impulse am Ausgang 12, die kürzer sind als eine durch die Zahl der Inverter 13 vorgegebenen Grenze, können das RS-Latch nicht umschalten und bleiben daher ohne Wirkung. Kurze Störimpulse (Glitches), die aufgrund der schnelleren Signalverarbeitung bis zum Ausgang 12 durchkommen können, werden dadurch am Ausgang des RS-Latch unterdrückt. Dieses Verhalten entspricht der größeren Gesamtträgheit einer niedrigeren Verarbeitungsgeschwindigkeit. Der Block 15 enthält den Multiplexer, der mit dem programmierbaren logischen Element 16 die wahlweise Einschaltung der Inertialverzögerung erlaubt. Die Elemente 13-16 dienen deshalb dazu, die Verzögerung wahlweise umzuschalten.

Der Block 18 besteht aus einem D-Flipflop 17 und einem Multiplexer, welcher von dem programmierbaren logischen Element 19 gesteuert wird. Damit ist wahlweise eine rein kombinatorische Funktion oder eine Funktion mit Register realisierbar.

Der Block 24 enthält den Pintreiber mit wählbarer Flankensteilheit. Dies wird durch zwei parallel geschaltete Treiberstufen erreicht, wobei die Stufe 23 wesentlich schwächer dimensioniert ist als die Stufe 22. Die Stufe 22 übernimmt im statischen Fall den geforderten statischen Strom, wird aber zu Beginn eines Signalwechsels über den Differenzierer 20 und die Gatter 21 abgeschaltet und erst nach Ablauf der Zeitkonstante des Differenzierers, die durch die Zahl der darin enthaltenen Inverter gegeben ist, wieder zugeschaltet. Da die Stufe 23 schwächer dimensioniert ist, ergibt sich zusammen mit den parasitären Lastkapazitäten eine reduzierte Flankensteilheit des Nutzsignals. Über das zusätzliche Gatter 25 wird die Wahlmöglichkeit ausgeübt. Die Elemente 17-25 entsprechen damit der Makrozelle 3 in Fig. 1, die in diesem Ausführungsbeispiel auch eine Wahl der Flankensteilheit des Pintreibers 4 zuläßt.

Die hier dargestellte Scheibe eines programmierbaren Logikbausteins kann wahlweise mit maximaler Verzögerung, störunempfindlicher und mit geringer Flankensteilheit oder aber mit minimaler Verzögerung, empfindlicher und mit hoher Flankensteilheit betrieben werden, wobei die Wahl durch die Stellung des programmierbaren logischen Elements 16 bewerkstelligt wird.

Claims (13)

1. Logikbaustein, insbesondere programmierbarer Logikbaustein (PLD), mit einer kombinatorischen Verknüpfungsschaltung und einer Makrozelle, dadurch gekennzeichnet, daß zwischen der kombinatorischen Verknüpfungsschaltung (1) und der Makrozelle (3) eine wahlweise einschaltbare Verzögerungsstufe (2) vorgesehen ist.

2. Logikbaustein nach Anspruch 1, dadurch gekennzeichnet, daß zum wahlweisen Einschalten der Verzögerungsstufe (2) ein steuerbarer Umschalter (7) vorgesehen ist.

3. Logikbaustein nach Anspruch 1, dadurch gekennzeichnet, daß zum wahlweisen Einschalten der Verzögerungsstufe (2) in Reihe zu der Verzögerungsstufe (2) und in einer dieser Reihenschaltung parallel liegenden Schaltstrecke jeweils ein steuerbarer Schalter (9) angeordnet ist.

4. Logikbaustein nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Schalter (7, 9) entweder selbst als programmierbares Element ausgebildet sind, oder durch ein Steuersignal von einem programmierbaren Element gesteuert sind.

5. Logikbaustein nach Anspruch 4, dadurch gekennzeichnet, daß das programmierbare Element seinen Informationsinhalt aus einer frei programmierbaren logischen Funktion, beispielsweise einem Produktterm aus einem PLD, erhält.

6. Logikbaustein nach Anspruch 4, dadurch gekennzeichnet, daß das programmierbare Element seinen Informationsinhalt bei einem bipolaren Baustein durch eine offene oder geschlossene Schmelzsicherung erhält.

7. Logikbaustein nach Anspruch 4, dadurch gekennzeichnet, daß das programmierbare Element seinen Informationsinhalt bei einem CMOS-Baustein aus einer EPROM- oder EEPROM-Zelle erhält.

8. Logikbaustein nach Anspruch 1, gekennzeichnet durch eine Verzögerungsstufe (2), die durch ein Steuersignal unmittelbar aktivierbar ist.

9. Logikbaustein nach Anspruch 7, gekennzeichnet durch einen Leseverstärker eines programmierbaren logischen Feldes, der durch das Steuersignal in seiner Schaltschwelle veränderbar ist und dadurch unterschiedliche Verzögerungen bildet.

10. Logikbaustein nach wenigstens einem der Ansprüche 1-9, dadurch gekennzeichnet, daß die Verzögerungsstufe (2) eine Transportverzögerungseigenschaft besitzt, so daß auch Impulse, die kürzer sind als eine bestimmte Zeitdauer, weitergeleitet werden.

11. Logikbaustein nach wenigstens einem der Ansprüche 1-9, dadurch gekennzeichnet, daß die Verzögerungsstufe (2) eine Inertialverzögerungseigenschaft besitzt, so daß Impulse, die kürzer sind als eine bestimmte Zeitdauer, unterdrückt werden.

12. Logikbaustein nach wenigstens einem der Ansprüche 1-11, dadurch gekennzeichnet, daß bei Makrozellen (3) mit Pintreiber (4) die Flankensteilheit des Pintreibers über ein steuerbares Signal auf wenigstens zwei Werte einstellbar ist.

13. Logikbaustein nach Anspruch 12, dadurch gekennzeichnet, daß zur Selektion der Flankensteilheit dieselben Steuersignale Verwendung finden, die auch die Verzögerungszeit umschalten.