DE2553128C2 - Einschaltinitialisierungsschaltung - Google Patents
EinschaltinitialisierungsschaltungInfo
- Publication number
- DE2553128C2 DE2553128C2 DE19752553128 DE2553128A DE2553128C2 DE 2553128 C2 DE2553128 C2 DE 2553128C2 DE 19752553128 DE19752553128 DE 19752553128 DE 2553128 A DE2553128 A DE 2553128A DE 2553128 C2 DE2553128 C2 DE 2553128C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- initialization
- state
- data processing
- addressing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
- G06F15/0216—Constructional details or arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Human Computer Interaction (AREA)
- Calculators And Similar Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Description
spielshalber erläutert Es zeigt
F i g. 1 eine perspektivische Ansicht eines Taschenrechners,
der eine digitale elektronische Rechenanordnung enthält, in der die Einschaltinitialisierungsschaltung
nach der Erfindung angewendet wird,
F i g. 2 ein Blockschaltbild der in dem Taschenrechner von F i g. 1 enthaltenen Baueinheiten,
F i g. 3A und 3B ein Blockschaltbild der digitalen elektronischen Rechenanordnung in dem Taschenrechner
von F i g. 2 und
F i g. 4A ub"5 41 ein genaues Schaltbild der Rechenanordnung.
Ein Ausführungsbeispiel eines Taschenrechners, bei dem von der zu beschreibenden Einschaltinitialisierungsschaltung
Gebrauch gemacht wird, ist in F i g. 1 dargestellt Dieser Rechner enthält eine Anzeige 12A,
die beispielsweise sieben oder neun Stellen für die Anzeige eines Vorzeichens und sechs oder acht numerische
Zeichen aufweist, sowie ein Tastenfeld HA mit numerischen
Tasten 0 bis 9 und Funktionstasten wie +, —, Multiplizieren, Dividieren, Ergebnis, Löschen usw. In
Fig.2 sind die Anzeige 12A, das Tastenfeld HA, eine
beispielsweise von Batterien gebildete Energieversorgung 13A und ein Schalter dargestellt, der die Batterien
mit der integrierten Rechenanordnung verbindet Die integrierte Rechenanordnung 14A ist vorzugsweise ein
in I2L-Technik ausgeführte integrierte Schaltungsanordnung,
die auf einem einzigen Halbleiter-Chip mit relativ kleinen Abmessungen hergestellt ist Die !^-Schaltungsanordnung
erfordert niedrigere Betriebsspannungen als MOS- oder CMOS-Schaltungen. Beispielsweise
erfordern die hier beschriebenen PL-Rechenschaltungen eine Systembetriebsspannung von etwa 0,7 Volt,
und die Leuchtdiodenanzeige erfordert eine Betriebsspannung von etwa 4,5 Volt
Die Rechenanordnung ist in dem Blockschaltbild der aus den Abschnitten 3Λ und 3B bestehenden F i g. 3 und
genauer in dem Logikschaltbild von F i g. 4 mit den Abschnitten 4A bis 4/ dargestellt Nach den F i g. 3 und 4
wird die Rechenanordnung von einem programmierten, als Befehlsspeicher dienenden Festspeicher 2OA gesteuert,
der an einen als Adressiervorrichtung für den Befehlsspeicher dienenden Programmzähler 19a angeschlossen
ist und von diesem adressiert wird. Der Programmzähler 19A liefert an den Festspeicher 20A eine
aus 9 Bits bestehende Adresse mit Bit 0 bis Bit 8. Der Festspeicher, der im vorliegenden Ausführungsbeispiel
ein programmierter Speicher mit 512 Wörtern zu 11 Bits mit den Ausgängen /1 bis /10 ist veranlaßt im
Zusammenhang mit der weiteren Schaltung der Rechenanordnung diese Anordnung, nach Betätigung jeder
Taste oder einer Folge von Tasten des Tastenfeldes HA in einer bestimmten Weise zu arbeiten.
Eine einzige Gruppe von Stellenleitungen DO bis D 6
wird zum Multiplexieren der Anzeige und zum Abtasten des Tastenfeldes verwendet. Während des normalen
Anzeigevorgängs wird jede Stellenleitung DO bis D 6 abgetastet und jede Tasteneingabeleitung Ki bis K 4
wird von der Tastenhalteschaltung 17A abgenastet Die Tastenhalterschaltung 17A besteht aus kreuzweise gekoppelten
NAND-Schaltungen 804 und 805, und sie empfängt Eingangssignale von den Tasteneingabeleitungen
KX bis K 4 über die NAND-Schaltungen 800,
1202 und 1203. Mit Hilfe des Befehls »Taste prüfen«, der auch in die universelle Zustandshalteschaltungen ISA
am Ende von jeweils sechs Stellenzeiten eingegeben wird, wird die Tastenschaltung daraufhin überprüft, ob
eine Taste betätigt ist, oder nicht.
Zum Kompensieren des Tastenprellens, das typischerweise
8 Millisekunder, beträgt veranlaßt das Festspeicher-Programm das Prüfen der Tastenhalteschaltung
17A dreimal hintereinander, damit sichergestellt wird, daß eine Taste tatsächlich betätigt ist Das Abtasten
von beispielsweise 72 Befehlen pro Zyklus ergibt eine Verzögerung von etwa 5 Millisekunden. Nachdem
die Tastenhalteschaltung 17A zum drittenmal geprüft worden ist und festgestellt worden ist, da3 die Tastenhalteschaltung
immer noch festgehalten ist, werden die Stellenleitungen beginnend mit der Stellenleitung Db
abgetastet, und jede Tasteneingabeleitung K wird während jeder Stellzeit einzeln geprüft bis ein positives
Prüfergebnis die universelle Zustandshalteschaltung 15A setzt
Mit Hilfe einer positiven Prüfung wird festgestellt welche der Tasten betätigt ist, und der Festspeicher veranlaßt
den Rechner, entsprechend der betätigten Taste zu behandeln. Wenn beispielsweise eine numerische Taste
betätigt ist wird die Zustandshalteschaltung 15A (in diesem bestimmten Fall auf auf den Wert »0«) gesetzt,
und das Unterprogrammregister 18A verursacht über die Verzweigungs- und Aufruflogik 16Λ, die an die Zustandshalteschaltung
15A angeschlossen ist eine Verzweigung zum Zifferneingabeprogramm, und sie bewirkt
die Eingabe der der betätigten Taste entsprechenden Zahl in den nächsten Speicherplatz im Direktzugriffspeicher
25A Wenn die betätigte Taste ein Funktionstaste ist, wird die Zustandshalteschaltung 15A auf
den Wert »0« gesetzt, und das Unterprogrammregister bewirkt eine Verzweigung zu dem bestimmten Programm
zur Ausführung der Funktion für die betätigte Taste. Bei der Stellenzeit D1 wird die Tastenhalteschaltung
abgeschaltet und rückgesetzt. Wie aus der obigen Beschreibung zu erkennen ist, ergibt sich die Anwendung
der universellen Zustandshalteschaltung 15A und der an die Tasteneingabeleitungen Kl bis KA angeschlossenen
Tastenhalteschaltung 17Λ weniger Festspeicher-Leitungen zum Decodieren einer betätigten
Taste. Auf Grund der Verwendung der Tastenhalteschaltung ist es nicht mehr notwendig, jede einzelne
Tastenleitung K während jedes normalen Zyklus zu überprüfen. Wegen der Verwendung der universellen
Zustandshalteschaltung wird kein programmiertes Logikfeld benötigt, das in bekannten Rechenanordnungen
im Zusammenhang mit einer zusätzlichen Programmierung angewendet wird.
Eine Einschaltinitialisierungsschaltung 21A aus kreuzweise gekoppelten NAND-Schaltungen 17 und 18
ist mit Hilfe der NAN D-Schaltung 19 mit dem Programmzähler 19A gekoppelt, und der Programmzähler
19A ist seinerseits wieder über die Rücksetz-NAND-Schaltung 16 mit der Einschaltlöschhalteschaltung 21A
gekoppelt.
Die Einschaltinitialisierungsschaltung 21A stellt ein weiteres Merkmal des hier beschriebenen Rechners dar,
das die Einschaltinitialisierung bewirkt, damit der Rechner auf den Leerlaufzustand »0« gesetzt wird, wenn die
von der Energieversorgungsquelle 13Λ gelieferte Ver-
eo sorgungsenergie des Rechners eingeschaltet wird. Die hier beschriebene Einschaltinitialisierungsschaltung
21A ist kleiner und zuverlässiger als die herkömmlichen Einschaltinitialisierungsschaltungen mit offener Schleife,
deren Wirkung auf einer ÄC-Zeitkonstante beruht.
Das Weglassen des relativ großen Kondensators und weiterer zugehöriger Schaltungen trägt zur Herstellung
der hier beschriebenen Anordnung auf dem kleineren Halbleiter-Chip bei. Die Einschaltinitialiserungsschal-
tung besteht aus den kreuzweise gekoppelten NAND-Schaltungen
17 und 18, und sie bewirkt den zwangsweiser Übergang des Eingangssignals des Programmzählers
19Λ am Ausgang der NAND-Schaltung 19 auf den Wert »1«. Dies hat zur Folge, daß der Programmzähler
19Λ fortgeschaltet wird. Wenn, was von den Ausgangssignalen des Programmzählers (in dieser Ausführungsform lauter Signale mit den Werten »1«) angezeigt wird,
ein Anfangszustand erreicht wird, bewirkt die an die Ausgänge des Programmzählers angeschlossene
NAND-Schaltung 16 das Rücksetzen der Einschaltinitialisierungsschaltung.
In bevorzugten, in PL-Technik ausgebildeten Ausführungsform gehen die NAN D-Schaltungen A 13 und 18
automatisch und exakt in den LOW-Zustand (Zustand »0«) über, venn die Versorgungsenergie eingeschaltet
wird. Dies wird dadurch erreicht, daß die Injektoren der
NAND-Schaltungen A 13 und 18 bezüglich derjenigen der NAND-Schaltungen 14 und 17 vergrößert werden.
Die Injektoren werden etwa um den Faktor 4 vergrö-Bert,
so daß beim Einschalten der Versorgungsenergie das Signal am Ausgang der NAND-Schaltung 18 den
Signalwert »0« und das Signal am Ausgang der NAND-Schaltung 19 den Wert »1« hat, und jede Stufe des Programmzählers
geht ihrerseits in den Zustand »1« über. In anderen MOS-Ausführungen oder in bipolaren Ausführungen
kann anstelle der vergrößenen Gate-Anschlüsse zum Schalten der NAND-Schaltungen einen
bestimmten Zustand ein relativ kleiner Kordensator verwendet werden. Wenn alle Stufen des Programm-Zählers
in den Zustand »1« übergegangen sind, setzt die NAND-Schaltung 16 die von den NAND-Schaltungen
17 und 18 gebildete Halteschaltung beim nächsten Taktimpuls
der Taktphase 2 zurück, und die ROM-Adresse wird auf einen Anfangszustand gesetzt, in dem ein Bereitschaftszustand
zur Annahme der ersten Tasteneingabe vorliegt
~
45
50
55
60
65
Claims (3)
1. Einschaltinitialisierungsschaltung in einer elek- .'ich. Es müssen daher Maßnahmen getroffen werden,
tronischen Datenverarbeitungsanordnung mit einer 5 die gewährleisten, daß sich beim Anlegen der Versor-Datenspeichereinheit
(25A), einem Rechenwerk gungsenergie in der Anordnung ein bekannter Zustund
(30A) zur Durchführung von logischen Operationen einstellt, der für die Aufnahme des gewünschten Bean
Daten, einem Befehlsspeicher (20A) und einer triebs geeignet ist.
Befehlsspeicher-Adressiervorrichtung (19AJl die den Dieses Problem wurde bisher unter Verwendung ei-
Befehlsspeicher (20A) adressiert und veranlaßt. Be- 10 nes ÄC-Glieds gelöst, das eine bestimmte Vcr/.ögefehle
zur Steuerung des Betriebs der Datenverarbei- rungszeit beim Einschalten hervorruft, in deren Verlauf
lungsanordnung abzugeben, wobei die Befehlsspei- eine Einstellung auf einen gewünschten AnfiingszusUind
cher-Adressierungsvomchtung (19-4J eine Rück- vorgenommen werden kann. Die Zeitkonsiantc des KC-kopplungsschaltung
(20, 21, 22, 23, 24) enthält, die Glieds muß dabei so gewählt werden, daß auch unter
die in der Befehlsspeicher-Adressiervorrichtung ge- 15 ungünstigen Bedingungen mit hoher Zuverlässigkeit cispeieherte
Adresse während der Adressenfortschal- ne Einstellung auf den gewünschten Anfangszustund
tung automatisch zurückgekoppelt, g e k e η η - während der Dauer der Zeitkonstanten erzielt werden
zt ichnetdurch kann. Wegen diese-· relativ großen Zeitkonstanicn kann
das /?C-Glied nicht in einer integrierten Schaltung unfa)
eine bistabile Halteschaltung (17,18) mit einem 20 tergebracht werden, die die Datenverarbcitungsanordersten
und einem zweiten stabilen Zustand, die nung enthält Es muß vielmehr extern an die integrierte
abhängig vom Anlegen der Versorgungsener- Schaltung angeschlossen werden, was einen uncrgie
an die Datenverarbeitungsanordnung den wünschte.1 Aufwand darstellt Außerdem muß das RC-ersten
Zustand annimmt. Glied für jede Datenverarbeitungsanordnung speziell
(b) ein Verknüpfungsglied (19), das mit der bistabi- 25 dimensioniert werden, da bei verschiedenen Datenvcrlen
Halteschaltung (17,18) in Verbindung steht arbeitungsanordnungen unterschiedliche Zeitintervalle
und das zwischen die Rückkopplungsschaltung zur Initalisierung benötigt werden.
(20 bis 24) und die Befehlsspeicher-Adressier- Der Erfindung liegt die Aufgabe zugrunde, eine zu-
vorrichtung (\9A) eingefügt ist und die Rück- verlässige und kostengünstige Einschaltinitialisicrungs-
kopplungsschleife schließt, wenn sich die bista- 30 schaltung zu schaffen, die in einer integrierten Schal-
bile Halteschaltung (17, 18) in ihrem zweiten tung untergebracht werden kann und universell bei vcr-
Zustand befindet, sowie einen vorbestimmten schiedenen Datenverarbeitungsanordnungen eingesetzt
Binärwert in die Befehlsspeicher-Adressiervor- werden kann.
richtung (\9A) eingibt, wenn sich die bistabile Erfindungsgemäß wird diese Aufgabe mit den im
Halteschaltung (17,18) in ihrem ersten Zustand 35 Kennzeichen des Patentanspruchs 1 angegebenen
befindet und Merkmale gelöst. In der erfindungsgemäßen Schaltung
(c) ein weiteres Verknüpfungsglied (16), das mit der wird die bistabile Halteschaltung dazu benutzt an den
Befehlsspeicher-Adressiervorrichtung (\9A) in Eingang der Befehlsspeicher-Adressiervorrichtung ein
Verbindung steht und die bistabile Halteschal- Signal mit vorbestimmtem Wert anzulegen. Dieses Eintung
(17, 18) in den zweiten Zustand versetzt 40 gangssignal wird dann durch die Stufen der Adressierwenn
die Befehlsspeicher-Adressiervorrichtung vorrichtung geschoben, bis alle seine Stufen den glei-
(\9A) eine vorbestimmte Adressen abgibt wo- chen Zustand haben. Sobald dies erreicht ist, wird über
bei die vorbestimmte Adresse dann vorliegt, die Rückkopplungsschaltung die Halteschaltung wieder
wenn alle Bit-Positionen den vorbestimmten Bi- in ihren anderen Zustand zurückversetzt Die Zeitperionärwert
haben. 45 de, in der das an die Adressiervorrichtung angelegte
Signal durch dessen einzelne Stufen geschoben wird, ist
2. Einschaltinitialisierungsschaltung nach An- die Initialisierungszeitperiode. Unmittelbar nach Ablauf
spruch 1, dadurch gekennzeichnet daß die vorbe- dieser Initialisierungszeitperiode befindet sich die
stimmte Adresse aus der Befehlsspeicher-Adressier- Adressiervorrichtung in einem vorbestimmten Zustand,
vorrichtung (\9A) den Befehlsspeicher (2QA) veran- 50 in dem dann ein Programm unter Verwendung einer
laßt Befehle abzugeben, die die Datenverarbei- bekannten Adresse gestartet werden kann. Der Vorteil
tungsanordnung in einen Leerlaufzustand versetzen, dieser Maßnahme besteht darin, daß zum Festlegen der
in dem sie auf die Eingabe einer Anweisung wartet Initialisierungszeitperiode keine /?C-Zeitkonstante be-
3. Einschaltinitialisierungsschaltung nach An- nötigt wird. Somit wird auch kein ÄC-Glied benötigt so
spruch 1 oder 2, dadurch gekennzeichnet, daß die 55 daß sich die erfindungsgemäße Schaltung ohne weiteres
vorbestimmte Adresse die erste oder die letzte in einer integrierten Schaltung unterbringen läßt. Ein
Adresse im Befehlsspeicher (20Λ; ist. weiterer Vorteil besteht darin, daß die Initialisierungszeitperiode
unmittelbar mit der Arbeitsgeschwindigkeit
der Adressiervorrichtung im Zusammenhang steht, so
eo daß eine besondere Anpassung der Initialisierungsschaltung an unterschiedliche Datenverarbeitungsanordnun-
Die Erfindung bezieht sich auf eine Einschaltinitiali- gen nicht erforderlich ist. Die Anpassung ergibt sich
sierungsschaltung gemäß dem Oberbegriff des Patent- jeweils automatisch, da, wie gesagt die Abhängigkeit
anspruchs 1. von der Arbeitsgeschwindigkeit der Adressiervorrich-
Wenn an eine elektronische Datenverarbeitungsan- 65 tung vorliegt. Auf diese Weise wird mit Sicherheit jeordnung
die Versorgungsenergie angelegt wird, stellen weils eine ausreichend lange Initialisierungszeitperiode
sich die in ihr befindlichen Baueinheiten (Flipflops- Zäh- zur Verfügung gestellt,
ler u. dgl.) auf beliebige Zustände ein, die nach außen Die Erfindung wird nun anhand der Zeichnung bei-
ler u. dgl.) auf beliebige Zustände ein, die nach außen Die Erfindung wird nun anhand der Zeichnung bei-
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/527,505 US3967104A (en) | 1974-11-26 | 1974-11-26 | Direct and indirect addressing in an electronic digital calculator |
US05/527,456 US3937940A (en) | 1974-11-26 | 1974-11-26 | Direct compare in an electronic digital calculator |
US05/527,509 US3931507A (en) | 1974-11-26 | 1974-11-26 | Power-up clear in an electronic digital calculator |
US05/527,507 US3962571A (en) | 1974-11-26 | 1974-11-26 | Low power digit blanking circuit |
US05/527,508 US3953719A (en) | 1974-11-26 | 1974-11-26 | Latched decoder for digit outputs to an electronic digital calculator display |
US05/527,506 US3956620A (en) | 1974-11-26 | 1974-11-26 | Adder with carry enable for bit operations in an electric digital calculator |
US05/527,510 US3939335A (en) | 1974-11-26 | 1974-11-26 | Universal condition latch in an electronic digital calculator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2553128A1 DE2553128A1 (de) | 1976-08-12 |
DE2553128C2 true DE2553128C2 (de) | 1985-10-03 |
Family
ID=27569828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752553128 Expired DE2553128C2 (de) | 1974-11-26 | 1975-11-26 | Einschaltinitialisierungsschaltung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS5922266B2 (de) |
DE (1) | DE2553128C2 (de) |
GB (1) | GB1526057A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57162159A (en) * | 1981-03-27 | 1982-10-05 | Nec Corp | Storage element with clear function |
JPS57162158A (en) * | 1981-03-27 | 1982-10-05 | Nec Corp | Storage element with clear function |
JPS57162160A (en) * | 1981-03-27 | 1982-10-05 | Nec Corp | Storage element with clear function |
JPH0162265U (de) * | 1987-10-13 | 1989-04-20 |
-
1975
- 1975-11-18 GB GB4744875A patent/GB1526057A/en not_active Expired
- 1975-11-25 JP JP50141096A patent/JPS5922266B2/ja not_active Expired
- 1975-11-26 DE DE19752553128 patent/DE2553128C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5922266B2 (ja) | 1984-05-25 |
JPS51102440A (ja) | 1976-09-09 |
DE2553128A1 (de) | 1976-08-12 |
GB1526057A (en) | 1978-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3007155C2 (de) | Speichervorrichtung | |
EP0195885B1 (de) | Verfahren und Anordnung zum nichtflüchtigen Speichern des Zählerstandes einer elektronischen Zählschaltung | |
DE2646162A1 (de) | Speicherersatzschaltung | |
DE1499722B1 (de) | Einrichtung zur modifizierung von informationswoertern | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2151472A1 (de) | Mikroprogrammspeicher fuer Elektronenrechner | |
DE69029634T2 (de) | Prüflatchschaltung | |
DE69328396T2 (de) | Integrierte Halbleiterschaltung und diese verwendende IC-Karte | |
DE2553128C2 (de) | Einschaltinitialisierungsschaltung | |
DE2625351C2 (de) | Festwertspeicher-Matrixschaltung | |
EP0519089B1 (de) | Einlesen von Betriebsparametern in einen funktionsbereiten Näherungsschalter | |
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE3903486A1 (de) | Verfahren und schaltung zur wahl einer ersatzspalte | |
DE69514449T2 (de) | Speicheranordnung | |
DE2030370B2 (de) | Dateneingabeanordnung | |
DE19531021C2 (de) | Datenleseschaltung | |
DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
DE10027097A1 (de) | Halbleiterspeichervorrichtung und eine solche Halbleiterspeichervorrichtung verwendender Sensor | |
DE3101270C2 (de) | Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung | |
DE69630203T2 (de) | Synchron mit Taktsignalen arbeitende Verriegelungsschaltung | |
DE68927255T2 (de) | Impulsgeneratorschaltung | |
DE3634853C2 (de) | ||
DE68917896T2 (de) | Integrierte Halbleiterschaltung, fähig ein Ereignis einer fehlerhaften Wirkung wegen Störungen zu verhindern. | |
EP0574976B1 (de) | Speicheranordnung und Verfahren zu deren Betrieb | |
DE1953760C3 (de) | Elektronische Programmsteueranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 1/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |