TW521354B - De-ash method - Google Patents

De-ash method Download PDF

Info

Publication number
TW521354B
TW521354B TW090128327A TW90128327A TW521354B TW 521354 B TW521354 B TW 521354B TW 090128327 A TW090128327 A TW 090128327A TW 90128327 A TW90128327 A TW 90128327A TW 521354 B TW521354 B TW 521354B
Authority
TW
Taiwan
Prior art keywords
ash removal
power
patent application
scope
item
Prior art date
Application number
TW090128327A
Other languages
English (en)
Inventor
Takanobu Nishida
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW521354B publication Critical patent/TW521354B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

521354 A7 ______B7 _ 五、發明説明(1 ) (發明所屬之技術領域) (請先閱讀背面之注意事項再填寫本頁) 本發明係關於一種去灰方法者,更詳細地係關於一種 作爲層間絕緣膜而將經由低介質常數膜所形成的光阻劑予 以去灰時,可減低層間絕緣膜之膜質變化的去灰方法者。 (習知技術) 隨著近年來的半導體裝置之微細化,而增大半導體裝 置之配線間電容,而隨著該增大之信號延遲成爲重要問題 〇 作爲減低配線間電容之方法,例如在使用於配線層間 之層間絕緣膜使用低介質常數膜之方法。 經濟部智慧財產局員工消費合作社印製 但是,低介質常數膜係曝靈於去灰等之電漿時,則使 用膜質容易變化。例如藉由去灰處理來除去爲了進行孔蝕 刻等形成在低介質常數膜所形成之層間絕緣膜土的光阻圖 案時,則減低層間絕緣膜之介質常數之本源的膜中之S i 一 Η結合或S i - CH3結合,在去灰中被切斷,而S i -〇Η結合產生在該部分。藉由此些膜質變化,介質常數會 上升’或孔電阻會上昇,甚至於增加配線電容,導致信號 延遲,而會劣化元件之性能。 如此’在層間絕緣膜中,有抑制依去灰處理的介質常 數之上昇的各.種方法。 例如在日本特開20 00 — 774 1 0號公報中,提 案一種一枚式去灰裝置中,藉由去灰除去形成在低介質常 數膜上的光阻罩時,將去灰中之壓力控制在適當之範圍作 本^^度適用中國國家標準(〇奶)八4規格(210乂297公釐) 「4 - 521354 A7 ___B7 五、發明説明(2 ) 爲離子主體之去灰處理的方法。 (請先閲讀背面之注意事項再填寫本頁) 又,在特開平11 一 87332號公報,提案一種即 使在〇2去灰處理中被切斷S i —H結合或S i - CH3結 合,也藉由繼續曝露在H2電漿中,能復活被切斷之S i -Η結合等之方法。 (發明欲解決之課題) 但是,在壓力控制主體之去灰處理方法中,在離子化 能量控制有上限之故,因而所需要之離子化能量無法在壓 力控制,藉由低介質常數膜之種類有無法充分抑制介質常 數上昇。 又,在0 2去灰處理後曝露在Η2電漿中之方法中,在 η2電漿中追加有曝露過程之故,因而處理時間被延長,而 有導致增大製造成本之情形。 本發明係鑑於上述課題而創作者,其目的係在於提供 一種不會導致增大製造成本,並可有效率地抑制低介質常 數膜之介質常數之上昇的去灰方法。 經濟部智慧財產局員工消費合作社印製 (解決課題所用之手段) 依照本發明,提供一種去灰方法,其特徵爲:將具有 經由絕緣膜所形成之光阻罩的基板保持在去灰裝置之腔內 ,施加R F電力並活性化導入於腔內之氧原子的氣體,同 時在上述基板側施加R F電力俾進行上述光阻罩之去灰者 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 521354 A7 B7 五、發明説明(3 ) (發明之實施形態) (請先閲讀背面之注意事項再填寫本頁) 本發明之去灰方法,係進行用以除去至少經由絕緣膜 形成於基板上之光阻罩的方法。 作爲可使用在本發明之方法的基板,通常有用以製造 半導體裝置所使用之所有基板,有玻璃基板,塑膠基板, 半導體基板,半導體晶圓等。具體地,有元素半導體(矽 ,鍺等)基板,化合物半導體(GaAs ,ZnSe ,矽 鍺等)基板等之各種基板,So I ,SoS等基板,元素 半導體晶圓(矽等),石英基板,塑膠(聚乙烯,聚苯乙 烯,聚醯亞胺等)等。又,在該基板上,形成有電晶體, 電容器,電阻等元件,包含此些之電路,層間絕緣膜,配 線層等也可以。 作爲形成於基板上之絕緣膜,通常有形成作爲層間絕 緣膜,特別爲低介質常數膜較理想。在此所謂低介質常數 膜係如介質常數爲約3 . 5以下者。具體地,有矽氮化膜 ,或在C V D法所形成的S i〇2膜,S i〇F系膜, 經濟部智慧財產局員工消費合作社印製 S i〇C系膜或C F系膜,或是以塗布所形成的H S Q ( Hydrogen silsosquioxane )系膜(無機系),MSQ( methyl silses quioxane)系膜,P A E ( poly arylene ether) 系膜,B C系膜,極性系膜或C F系或多孔質膜。該絕緣 膜之膜厚係並不被加以限定者,例如有約4 〇 〇 〇〜 1 ◦ 0 0 0 A。 光阻罩係包含半導體處理之領域依通常所使用的光阻 -6- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 521354 A7 _______B7_ 五、發明説明(4 ) (請先閲讀背面之注意事項再填寫本頁) 劑所有形成者,例如有依電子線用或X線用之負型光阻劑 (環化順一 1 ,4 一聚異戊二烯,肉桂酸聚乙烯等)或正 型光阻劑(酚醛淸漆系),遠紫外線光阻劑(聚異丁烯酸 甲酯’ t 一 B 〇 c系),離子束用光阻劑等之各種光阻劑 的罩幕。具體地,有縮醛系光阻劑(TDUR -ρ 〇 1 5 ),核酸混合(Τ Μ X — 1 1 9 1 Y ),倂合系 光阻劑(S P R 5 5 0 )等。光阻罩之膜厚係並未被加以 限定者,例如爲大約7 0 0 0〜9 0 0 0人。 作爲可使用在本發明之去灰裝置,若爲一般所使用之 去灰裝置,並未特別加以限定者,能活性化導入之氣體, 較理想是爲了電漿化而可施加RF電力,同時若可將RF 電力施加於被蝕刻基板側者,則有圓筒型,平行平板型, 六極管型,有磁場R I Ε型,有磁場微波型,微波型, 經濟部智慧財產局員工消費合作社印製 E C R型等各種形狀,原理者。具體地,如第丨圖所示, 有至少真空室,及形成於真空室內之下方的下部電極,及 在真空室側可施加用以活性化氣體之r F電力的電源,及 可將R F電力施加於基板側的電源所構成的去灰裝置。又 ,在此些裝置中,在真空室之外周形成有上部電極也可以 ,或是配置有電漿生成用之線圈(電磁線圏等)也可以, 在真空室側可施加用以活性化之R F電力的電源,係僅連 接於真空室,.或是連接於真空室與上部電極或線圈等較理 想。又,下部電極係具備保持基板之機構較理想,又,具 備用以控制基板溫度之機構較理想。可將R F電力施加於 基板側的電源係連接於下部電極較理想。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Γ7 經濟部智慧財產局員工消費合作社印製 521354 A7 B7 五、發明説明(5 ) 本發明之去灰方法,通常係在腔內導入含有氧原子之 氣體,並將R F電力施加於腔等並活性化例如電漿化氣體 。作爲具有導入之氧原子的氣體,只要對於形成於基板上 之絕緣膜(低介質常數膜)之膜質等不會有不良影響,爲 大約純粹之氧氣,臭氧氣體,此些之混合氣體,或是在此 些氣體添加N2氣體,C F4氮體等之氣體的混合氣體也可 以。含有氧氣原子之氣體係在例如大約5 0〜 500SCCM,大約100〜250SCCM下導入較 適當。 用以活性化導入於腔內之氣體所施加之R F電力係並 未特別加以限定者,惟考慮上述之導入之種類,量,及速 度等,則大約1 0 0 0 W以下,例如約1 〇 0〜1 〇 〇 〇 W之範圍較適當。 又,附加於基板側之R F電力係較理想爲經由保持基 板之下部電極施加於基板者,考慮用以活性化導入在上述 導入氣體之種類,量,速度,腔內之氣體所施加的RF電 力等,則大約1 5 0 W以上,大約2 0 0 W以上,大約 2 5 0W以上,大約2 5 0〜4 5 0W之範圍較適當。 在本發明中,將用以活性化含有氧原子之氣體的R F 電力(R s )與施加於晶圓側之R F電力(W b )之比率 (W s /W b )控制在一定以下較理想,例如大約5以下 ’大約4以下,大約〇 . 2 2〜4之範圍較適當。由其他 觀點來說明,W s /W b係去灰前後之絕緣膜的介質常數 之變化率設成大約i 〇 %以下,大約8 %以下,大約5 % (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適财關家標準(CNS ) A4規格(21GX297公釐) 〇 ^ ^ 521354 A7 B7 五、發明説明(6 ) 以下較理想。 (請先閱讀背面之注意事項再填寫本頁) 本發明之去灰方法的去灰處理時間,係設定在上述條 件等而進行光阻劑之去灰時,設定成幾乎沒有光阻劑之去 灰剩餘,並將光阻劑正下方的絕緣膜之過度鈾刻能抑制成 最小限度地幾乎完全地除去光阻劑之程度較理想。具體地 ,有大約1·5〜5分鐘。 又,在本發明中,如上述地基板藉由下部電極加以保 持較理想,而去灰中之下部電極的溫度,係大約5 0 t以 下,大約3 5 °C以下,大約2 5 t:以下,大約2 0 °C以下 較理想。又,基板溫度係例如藉由將保持基板之下部電極 的溫度設定在上述溫度,實質性可將基板本體之溫度設定 在大約上述溫度之附近。 以下,依據圖式說明本發明之去灰方法。 經濟部智慧財產局員工消費合作社印製 在該實施形態之去灰方法,使用表示於第1圖的去灰 裝置。該去灰裝置係主要由:在外周設有電漿生成用線圈 1的真空室5,及形成於真空室5內之下方的下部電極3 ’及用以將電壓施加於此些電漿生成用線圏1與真空室5 的電源2,及用以將電壓施加於下部電極3的電源6,及 用以控制下部電極3之溫度的冷卻器7所構成。在下部電 極3上保持有被蝕刻晶圓4。 在半導體晶圓上,將低介質常數膜之M S Q系的 Η 〇 S P (Hydride Organo Siloxane Polymet,介質常數: 2 . 5〜2 · 7)膜,以膜厚大約400〜lOOOnm 塗布形成作爲層間絕緣膜,而在其上面塗布光阻劑(例如 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 9 - 521354 A7 _______B7 五、發明説明(7 ) 請 先 閱 讀 背 面 之 注 意 事 *項 再 填 馬 本 頁 乙縮醛系光阻劑)或大約7 0 〇〜9 0 0 n m。在光阻劑 形成所定形狀之開口,將該光阻劑作爲罩幕,而在層間絕 緣膜形成達到半導體晶圓表面之孔。將所得到之半導體晶 圓保持在上述之去灰裝置之下部電極3上,俾進行晶圓上 之光阻劑去灰。 去灰係將下部電極(基板)之溫度作爲2 〇 °C,以 2 0 〇 S C CM導入R I e模態,氧氣,壓力爲大約 2 0 OmT ’將電源2之電漿生成用rE功率設定在 1 0 0 0 W ’並將電源6對於晶圓之離子拉入能量的R F 功率設定在2 0 OW,進行大約2 . 5分鐘。 測定藉由此些去灰,幾乎完全地除去光阻劑後之層間 絕緣膜的傅立葉變換紅外分光法(F T - I R )波形。將 其結果表示於第2圖(粗線)。又,將進行去灰處理前之 相同之層間絕緣膜的F T - I R波形一倂表示於第2圖( 虛線)。 經濟部智慧財產局員工消費合作社印製 依照第2圖,在去灰前後,其波形係幾乎沒有變化, 未認出有膜質之變化。亦即未認出有表示抑制S i - Η結 合等之介質常數之結合的波長峰値之減少。又,也幾乎未 認出有表示促進介質常數之上昇之Η -〇Η結合的波長峰 値之增加。 亦即,可能爲藉由對於基板側之施加R F電力,可將 氧離子容易地拉近基板,由此在層間絕緣膜之表面形成有 S i 0膜,使得該膜功能作爲保護膜,而抑制層間絕緣膜 之膜質變化者。 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 521354 A7 B7 五、發明説明(8 ) 又,除了將去灰條件變更成將下部電極之溫度作爲 2 Ot,將電源2之電漿生成用RF功率作爲1 0 〇 0W 或1 0 0 W,又將控制電源6對於晶圓之離子拉入能量的 RF功率作爲1 〇 〇〜4 5 0W以外,測定設定成與上述 同樣條件時的層間絕緣膜之介質常數之變化。將其結果表 示於第3圖。又,第3圖中,黑圓係表示將電源2之電漿 生成用RF功率作爲1 〇 0 0W者;而黑四角係表示作爲 1 0 0 W 者。 依照第3圖,施加於用以活性化導入在腔內之氣體的 R F電力爲1 0 0 0 W時,則藉由將施加於基板側的R F 電力作爲大約1 5 0 W上,可使去灰前後之絕緣膜的介質 常數之變化率成爲大約1 0 %以下,而藉由作成大約 1 9 0 W以上,則變化率成爲大約8 %以下。又藉由作成 大約2 5 0 W以上,則變化率成爲大約5 %以下。 又,爲了比較,將下部電極之溫度作成2 0 °C,並將 在R I E模態之去灰,電源2之電漿生成用R F功率設定 在1 0 0 0 W,測定未施加控制電源6對於晶圓之離子拉 入能量的R F功率時的F T — I R波形。將該結果表示於 第4圖(粗線)。又將去灰處理前的相同層間絕緣膜之 F T - I R波形一倂表示在第4圖(虛線)。 依照第4圖,藉由將下部電極減低至2 0 °C,如下述 地,可將出現在藉由2 5 0 °C高溫之去灰所產生之波長 3500A附近的Η — OH結合之強度〇 · 0349減低 至〇 · 0 2 2 2,即可減低大約2 / 3 ,而可抑制介質常
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) · H l·.--------衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 521354 A7 B7 五、發明説明(9 ) 數之上昇。 (請先閲讀背面之注意事項再填寫本頁) 另一方面,如第5圖所示地,在外周設有電漿生成用 線圈1的真空室5,及形成於真空室5內之下方的下部電 極3,及用以將電壓施加於此些電漿生成用線圏1與真空 室5的電源2,及用以控制下部電極3之溫度的冷卻器所 構成,使用未設有用以將電壓施加於下部電極3的下降氣 流型去灰裝置,將下部電極之溫度作爲2 5 0 °C,並將電 源2之電漿生成用RF功率設定在1 〇 〇 〇W進行去灰與 上述同樣之層間絕緣膜。測定藉由該去灰使得光阻劑幾乎 完全地被除去後之層間絕緣膜時的F T - I R波形。將其 結果表示於第6圖(粗線)。又將進行去灰處理之前之相 同層間絕緣膜的F T - I R波形一倂表示於第6圖(虛線 )〇 經濟部智慧財產局員工消費合作社印製 依照第6圖,在處理前之波形中,在有關於減低介質 常數的波長3 Ο Ο 0A附近出現C — Η結合,在2 3 0 0 Α附近出現S i — Η結合’而在1 3 0 0 Α附近出現S i - C結合,惟在處理後,此些波長均減少,相反地,在有 關於介質常數上昇之3 5 0 0 A附近顯著地出現Η -〇Η 結合,可知膜質有變化。此乃,可能爲無法將R F電力獨 立地施加於下部電極之故,因而無法控制抑制介質常數之 上昇所需之離.子能量所致。 (發明之效果) 依照本發明,將具有經由絕緣膜所形成之光阻罩的基 ϋ張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -- 521354 A7 B7 __ 五、發明説明(1〇) (請先閱讀背面之注意事項再填寫本頁) 板保持在去灰裝置之腔內,施加R F電力並活性化導入於 腔內之氧原子的氣體,同時在上述基板側施加R F電力俾 進行上述光阻罩之去灰之故,因而可抑制起因於去灰的絕 緣膜之介質常數之上昇,可抑制依配線間電容之增大的信 號延遲,並可提高元件性能。 特別是,藉由將施加於基板側之R F電力(W b )控 制在一定以上,或是藉由將用以活性化含有氧原子之氣體 的R F電力(W s )與施加於基板側之R F電力(W b ) 的比率(Ws/Wb )控制在一定以下,又,藉由基板被 保持在電極上,且將電極設定在大約2 0 °C以下,即可更 有效地抑制起因於去灰的絕緣膜之介質常數之上昇。因此 ,防止例如起因於將低介質常數膜採用作爲絕緣膜的半導 體裝置之孔或金屬鑲嵌槽過程之孔蝕刻後或金屬鑲嵌糟之 槽加工後之罩幕光阻劑之去灰的絕緣膜之膜質變化,甚至 成爲可減低絕緣膜之介質常數變化。 (圖式之簡單說明) 經濟部智慧財產局員工消費合作社印製 第1圖係表示使用於本發明之去灰方法的去灰裝置之 主要部分的槪略剖視圖。 第2圖係表示進行本發明之去灰方法之前後之層間絕 緣膜之F T — I R波形的圖式。 第3圖係表示在本發明之去灰方法中變更偏壓功率時 的層間絕緣膜之介質常數之變化的圖表。 第4圖係表示未施加偏壓功率而進行去灰光阻劑時白勺 ^紙張尺度適用中國國家標準(〇奶)八4規格(210父297公釐) :13 - -- 521354 A7 B7 五、發明説明(11 ) 層間絕緣膜之F T - I R波形的圖式。 第5圖係表示使用於習知之去灰方法的去灰裝置之主 要部分的槪略剖視圖。 第6圖係表示使用習知之去灰裝置來進行去灰之前後 的層間絕緣膜之F T — I R波形的圖式。 (記號之說明) 1 :電漿生成用線圈 2,6 :電源 3 :下部電極 4 ·晶圓 5 :真空室 7 :冷卻器 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -14 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 521354 A8 B8 C8 _ D8 々、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 1 _ 一種去灰方法,其特徵爲:將具有經由絕緣膜所 形成之光阻罩的基板保持在去灰裝置之腔內,施加RF電 力並活性化導入於腔內之氧原子的氣體,同時在上述基板 側施加R F電力俾進行上述光阻罩之去灰者。 2 ·如申請專利範圍第1項所述之去灰方法,其中, 將施加於基板側之R F電力(W b )控制在一定以上者。 3 ·如申請專利範圍第2項所述之去灰方法,其中, RF電力(Wb)爲1 5 0W以上者。 4 ·如申請專利範圍第1項所述之去灰方法,其·中, 用以活性化含有氧原子之氣體的R F電力(W s )爲 1 0 0 0 W以下者。 5 ·如申請專利範圍第1項所述之去灰方法,其中, 將用以活性化含有氧原子之氣體的R F電力(W s ),及 施加於基板側的R F電力(W b )之比率控制在一定以下 者。 6 ·如申請專利範圍第5項所述之去灰方法,其中, 比率(W s /W b )爲5以下者。 經濟部智慧財產局員工消費合作社印製 7 ·如申請專利範圍第1項所述之去灰方法,其中, 比率(W s /W b )爲去灰前後的絕緣膜之介質常數的變 化率設定成10%以下者。 8 ·如申請專利範圍第1項所述之去灰方法,其中, 基板被設定在大約2 0 °C以下之溫度者。 9 .如申請專利範圍第1項所述之去灰方法,其中, 形成在基板上之絕緣膜爲具有3 · 5以下之介質常數的低 15 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 521354 A8 B8 C8 D8 々、申請專利範圍 介質常數膜者。 1 0 ·如申請專利範圍第1項所述之去灰方法,其中 ,經由形成在腔內之下部電極,從第一電源供應有用以活 性化含有氧原子之氣體的R F電力,並從第二電源供應有 施加於基板側的R F電力者。 1 1 ·如申請專利範圍第1 〇項所述之去灰方法,其 中,下部電極爲保持基板,而爲了維持基板之溫度被控制 在所定溫度。 1 2 ·如申請專利範圍第1項所述之去灰方法,·其中 ,含有氧原子之氣體爲氧氣,臭氧氣體,此些之混合物, 或是此些氣體之其中一方或雙方與N2氣體或C F 4氣體:之 混合物者。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW090128327A 2000-11-15 2001-11-15 De-ash method TW521354B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000348477A JP3770790B2 (ja) 2000-11-15 2000-11-15 アッシング方法

Publications (1)

Publication Number Publication Date
TW521354B true TW521354B (en) 2003-02-21

Family

ID=18822061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128327A TW521354B (en) 2000-11-15 2001-11-15 De-ash method

Country Status (6)

Country Link
US (1) US20020061649A1 (zh)
JP (1) JP3770790B2 (zh)
KR (1) KR100441457B1 (zh)
CN (1) CN1172355C (zh)
GB (1) GB2369198B (zh)
TW (1) TW521354B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511916B1 (en) * 2002-01-07 2003-01-28 United Microelectronics Corp. Method for removing the photoresist layer in the damascene process
JP2003303808A (ja) * 2002-04-08 2003-10-24 Nec Electronics Corp 半導体装置の製造方法
KR100481180B1 (ko) * 2002-09-10 2005-04-07 삼성전자주식회사 포토레지스트 제거방법
JP2004247417A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
KR100608435B1 (ko) * 2004-12-30 2006-08-02 동부일렉트로닉스 주식회사 반도체 소자의 애싱 방법
US7815815B2 (en) 2006-08-01 2010-10-19 Sony Corporation Method and apparatus for processing the peripheral and edge portions of a wafer after performance of a surface treatment thereon
CN106584218B (zh) * 2017-01-03 2019-01-01 山东理工大学 一种微细结构化表面光整加工方法、介质及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310703A (en) * 1987-12-01 1994-05-10 U.S. Philips Corporation Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate
US5453157A (en) * 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
JP3251184B2 (ja) * 1996-11-01 2002-01-28 日本電気株式会社 レジスト除去方法及びレジスト除去装置
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
JP2000031126A (ja) * 1998-07-15 2000-01-28 Toshiba Corp レジストの除去方法
KR20000009481A (ko) * 1998-07-24 2000-02-15 윤종용 식각 공정에 이어지는 에싱 공정을 포함하는웨이퍼 가공 방법
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing

Also Published As

Publication number Publication date
JP2002151479A (ja) 2002-05-24
US20020061649A1 (en) 2002-05-23
GB2369198A (en) 2002-05-22
KR20020037718A (ko) 2002-05-22
JP3770790B2 (ja) 2006-04-26
GB0127450D0 (en) 2002-01-09
CN1172355C (zh) 2004-10-20
KR100441457B1 (ko) 2004-07-23
GB2369198B (en) 2003-04-16
CN1358610A (zh) 2002-07-17

Similar Documents

Publication Publication Date Title
US6207583B1 (en) Photoresist ashing process for organic and inorganic polymer dielectric materials
TW535197B (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6583067B2 (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
US6921727B2 (en) Method for modifying dielectric characteristics of dielectric layers
TW574603B (en) Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-k dielectric etch applications
US6936533B2 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US20100327413A1 (en) Hardmask open and etch profile control with hardmask open
US20130344702A1 (en) Method of etching silicon nitride films
KR101889107B1 (ko) 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 SiOCl-함유 층을 형성하는 방법
US6979654B2 (en) Method of avoiding dielectric layer deterioation with a low dielectric constant during a stripping process
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
CN110729187A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
JP2009503889A (ja) 低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム
JP5608920B2 (ja) 二酸化炭素/一酸化炭素に基づく処理を利用した基板アッシング方法
TW589403B (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
TW521354B (en) De-ash method
JP2006528418A (ja) 基板からフォトレジストを除去する方法
US6858542B2 (en) Semiconductor fabrication method for making small features
TW200306619A (en) Method for manufacturing semiconductor device
TW445530B (en) Dry etching method for semiconductor device
US20040063308A1 (en) Method for forming openings in low-k dielectric layers
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
WO2003017343A1 (fr) Procede de developpement a sec
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
JP4500023B2 (ja) 層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees