TW516169B - Process of manufacturing semiconductor device - Google Patents

Description

Η 經濟部智慧財產局g(工消費合作社印製 以下參 516169 A7 B7 五、發明説明（1 ) 本發明之背景： 本發明之領域： 本發明係有關一種半導體裝置之製造方法，尤指一種 以形成積體電路之裝置隔離區域的程序爲特徵之半導體裝 置的製造方法。 相關技術之說明： 依據最近之半導體裝置的高度整合化，裝置及裝置隔 離區域之小型化正被實現。 裝置隔離區域藉由溝槽裝置隔離技術來予以形成，該 技術包含形成溝槽於半導體基體的表面中、形成一絕緣膜 以塡補該等溝槽、及使該絕緣膜平坦化之步驟。 這樣的技術可以適合用於裝置隔離區域之小型化，但 是，如果裝置隔離區域被形成在一低於半導體表面之水平 面的水平面處，則電場集中在電晶體的通道邊界處，並且 產生一峰値電流。 馨於這樣的問題’日本未審核之專利申§靑第 1 1 (1999)— 26571號案提出一種防 止裝置隔離區域被形成在矽基體之表面下的方法 照圖2及圖3來詳細說明此方法。 如圖2 Α所示，首先’一約1 Ο Ο Α厚之氧化物膜 2 0 2藉由氧化擴散而被形成在矽基體2 0 1上，而後， 藉由已知之CVD法來形成一約2 Ο Ο Ο A厚之氮化物膜 2 〇 3於其上。然後，如圖2 B所示，藉由已知之微影法 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公楚） -4- 請 先 閲 讀 背 面 之 項 再 填 % 本 頁 516169 A7 B7 五、發明説明（2 ) 及各向異性而使氮化物膜2 0 3圖案化，使得氧化；彳勿膜 2 0 2露出於即將被形成之裝置隔離區域中。有了被這樣 圖案化的氮化物膜2 0 3當作遮罩，如圖2 C所示，氧化 物膜2 0 2被蝕刻，並且矽基體2 0 1也被軸刻，以形成 具有約0 · 2 - 0 · 7 //in之彳朱度的裝置隔離用溝槽。氮 化物膜2 0 3然後被各向同性地蝕刻於熱磷酸溶液中，使 得氮化物膜2 0 3從各溝槽之側壁，亦即從由圖2 D中所 顯示之虛線所指示的位置，朝向一用以形成電晶體之區域 的中心各向同性地減少約5 0 0 A，如圖2 E所示，砂基 體2 0 1被氧化，以變在溝槽2 0 4之底部及側邊形成約 1 5 Ο A厚的氧化物膜2 0 5。然後，如圖2 F所示，藉 由C D法來沉積約〇 · 4 - 1 · 0 // m之氧化物膜 2 0 6 ，如圖2 G所示，此氧化物膜2 0 6藉由C Μ P ( 化學機械硏磨）法來予以平坦化，直到露出氮化物膜 2 0 3爲止。如圖2 Η所示，氮化物膜2 0 3被去除於熱 磷酸溶液中，而後，如圖2 I所示，氧化物膜2 0 2被去 除，以完成溝槽裝置隔離結構。 經濟部智慧財產局員工消費合作社印製 依據這樣的技術，防止裝置隔離區域之頂部表面係位 在矽基體表面之下，其避免峰値電流的產生。 但是，如圖3 Α所示，在大活性化區域3 0 1及隔離 之小活性化區域3 0 2上，以不同的密度來沉積氧化物膜 2 0 6，當使氧化物膜2 0 6平坦化時，以不同的硏磨速 率，在大活性化區域3 0 1與隔離之小活性化區域3 0 2 間硏磨此氧化物膜2 0 6 ，結果，如同由圖3 B中所示之 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 516169 A7 B7 ______ 五、發明説明（3 ) 參考數字所指示的，氧化物膜仍然在大活性化區域3 0 1 上，其阻礙了氮化物膜2 0 3在較後面的步驟中被完全地 去除。即使氧化物膜2 0 6被硏磨一段較長的時間’以使 氧化物膜的殘留物3 0 3被完全地去除，在隔離之小活性 化區域3 0 2上的氮化物膜2 0 3被大幅度地硏磨，並且 底層活性化區域3 0 2可能被硏磨。因此，在此方法中’ 難以估計即將被硏磨的最佳量。此外，如圖3 C.所示’被 埋入之氧化物膜2 0 6的高度和矽基體2 0 1的高度有顯 著的差異，其造成在用以圖案化閘極電極導線3 0 4之石 版印刷步驟中的焦點偏移，況且，因爲在段差部分，閘極 電極導線3 0 4的厚度增加，如圖3 D所示，導線3 0 4 沒有被完全蝕刻光，並且殘留下來，如同由參考數字 3 0 5所指示的，其造成電極間之短路。 本發明之槪述： 鑒於上面的問題，本發明之目的在於提供一種半導體 裝置之製造方法，此方法能夠根據底層活性化區域之尺寸 上的差異，防止氧化物膜由於硏磨速率上的差異而殘留在 活性化區域上，並且減少裝置隔離區域與活性化區域之間 的高度差，而活性化區域造成在用以圖案化閘極電極導線 之石版印刷步驟中的焦點偏移，以及導線的不完全去除。 本發明之發明人已發現上述問題之解決係藉由，根據 底層活性化區域之尺寸上的差異，去除由於硏磨速率上的 差異所產生之殘留在活性化區域上的氧化物膜，且同時減 (請先閱讀背面之注意事項再 ! 本頁 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 6 - 516169 A7 __B7_五、發明説明（4 ) 少埋入溝槽中之絕緣膜。 依據本發明，提供一種半導體裝置之製造方 含多個不同面積的活性化區域及形成在該等活性 法，其包 化區域之 間的裝置隔離區域，該方法包括步驟：依序形成一第一絕 經濟部智慧財產局員工消費合作社印製 緣膜及一第二絕緣膜於一半導體基體上；在所想 形成多個通過該第一及第二絕緣膜之開口；形成 口中之半導體基體中，以界定不同面積之活性化 該等活性化區域之間的裝置隔離區域；沉積一第 於半導體基體上’使得以第三絕緣膜塡補該等溝 c Μ P法而使第三絕緣膜平坦化，直到第二絕緣 活性化區域中；以及去除殘留在活性化區域中之 膜，因爲源自於第三絕緣膜中之沉積密度上的改 速率上的差異，且同時減少溝槽中之第三絕緣膜。 本發明的這些及其他目的從下文中的詳細說 容易變得明顯，但是’應該要了解到詳細的說明 實例’其同時表示本發明的較佳實施例，僅藉由 提出，因爲本發明之精神及範疇內的各種改變及 習於此技者而言將會自此詳細說明而變得明顯。 要的位置 溝槽於開 區域及在 三絕緣膜 槽；藉由 膜露出於 第三絕緣 變之硏磨 明將會更 及特定的 例舉而被 修正對於 附圖之簡略說明： 圖1 Α到圖1 Κ係例舉依據本發明之半導體裝置之製 造方法的主要部分之示意剖面圖； 圖2 A到圖2 I係例舉依據習知技術之半導體裝置之 製造方法的主要部分之示意剖面圖；

(請先閲讀背面之注意事項再填寫本頁) 訂 x^l69 A7 B7 五、發明説明（5 ) 圖3 A到圖3 D係例舉依據習知技術之半導體裝置之 製造方法的主要部分之示意剖面圖。 元件對照表 1 〇 1，2 0 1 :矽基體 1 〇 2 :墊氧化物膜 1 〇 3 :矽氮化物膜 1 〇 4 :抗鈾劑圖案 1 〇 5，2 0 4 :溝槽 1 〇 6 :底切部 107，202，205，206:氧化物膜 1 〇 8 :埋入之氧化物膜 1 〇 9 :閘極絕緣膜 1 1 0，3 0 4 :閘極電極導線 2 0 3 :氮化物膜 3 0 1 :大活性化區域 3 0 2 :小活性化區域 3 0 3 :殘留物 較佳實施例之詳細說明： 在下文中，將參照圖1來詳細解釋依據本發明之半導 體裝置的製造步驟，其包含溝槽裝置隔離區域。 因爲下面的實施例僅用於本發明之解釋，所以本發明 並非限定於此。本發明之方法也可以應用到其他的記憶體 (請先閲讀背面之注意事項再本頁)

訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -8- 516169 Α7 Β7 五、發明説明（6 ) 裝置，例如 DRAM、DRAM及 F LASH。 本發明之範疇並未被下面實施例中所使用之技術、結 構、材料、尺寸、膜厚度及量，除非任何特別的限制被做 成。 參照圖1 A，一約1 0 n m厚之墊氧化物膜1 〇 2 ( 作爲第一絕緣膜）藉由熱氧化而被形成在一矽基體（作爲 半導體基體）；L 〇 1上。 半導體基體可以是由除了矽以外的其他材料所形成的 ’舉例來說，各種基體，例如由鍺所做的元素半導體基體 、由GaAs或I nGaAs所做的化合物半導體基體、 S〇I基體、及多層S〇I基體皆可應用。 弟一絕緣膜可以是砂氧化物膜、砂氮化物膜、S〇G 膜、P S G膜、B S G膜、或B P S G膜。雖然第一絕緣 膜視其材料而改變，可以藉由已知方法來形成第一絕緣膜 〇 在墊氧化物膜1 0 2上，一約1 0 0 — 2 0 0 nm厚 之矽氮化物膜1 〇 3藉由減壓C V D而被沉積作爲第二絕 緣膜。 第二絕緣膜可以是除了矽氮化物膜以外之其他的膜， 例如和第一絕緣膜一樣的膜，但是，所使用的是以一蝕刻 溶液’或者以和用來蝕刻第一絕緣膜及稍後敘述之第三絕 緣膜所使用之蝕刻速率不同的鈾刻速率所蝕刻之膜。特別 是’ S經普遍被當作用於C Μ P法之阻絕膜使用之矽氮化 物膜係較佳的。第二絕緣膜，舉例來說，最好具有約8 0 本紙張尺度適用中國國家標準（CNS )八4規格（21〇χ297公釐） (請先閲讀背面之注意事項再_本頁) |裝· 太 線 經濟部智慧財產局員工消費合作社印製 516169 A7

五、發明説明（7 ) 3 〇 〇 nm之厚度，使其能夠被當作用於cmp法之阻 絕膜使用。 雖然第二絕緣膜視其材料而改變，可以藉由一已知方 法來形成第二絕緣膜。 寥照圖1 B ’藉由微影法來形成一具有一開口於即將 爲裝置隔離區域中之抗蝕劑圖案1 〇 4。使用此抗鈾劑圖 案1 0 4當作遮罩，矽氮化物膜1 〇 3及墊氧化物膜 1 0 2依序被各向異性地蝕刻。然後，如圖1 c所示，矽 基體1 0 1也被各向異性地蝕刻，以形成具有約2 〇 0 -4 0 〇 n m之深度的溝槽1 〇 5。 然後，藉由灰化來去除抗蝕劑圖案1 〇 4。之後，藉 由各向同性溼式蝕刻，使用氫氟酸而在水平方向上減少墊 氧化物膜1 0 2 ，使得在矽氮化物膜1 〇 3下面的墊氧化 物膜1 0 2之邊緣從溝槽1 0 5的各側壁朝向活性化區域 的中央減少約2 0 — 4 0 n m，因此，如圖1 D所示，一 底切部1 0 6被形成。 在使溝槽之側壁氧化之熱氧化時，即將敘述於後之半 導體基體，露出於這樣所形成之底切部1 0 6中的矽基體 表面同時被鈾刻，藉以使溝槽之頂部的轉角變圓。這樣變 圓的轉角係較佳的，因爲他們有效地防止由集中在尖銳轉 角處之電場所產生的峰値電流。 然後，參照圖1 E，實施熱氧化以形成約3 0 n m厚 之氧化物膜1 0 7於矽基體1 〇 1的露出表面上’亦即， 溝槽之表面及露出於底切部1 〇 6中之矽表面上。此時， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公襲） -1〇 - (請先閲讀背面之注意事項再^本頁) 訂 經濟部智慧財產局員工消費合作社印製 516169 A7 B7 五、發明説明（8 ) 氧化物膜1 0 7最好具有兩倍或多倍大於塾氧化物膜 1 0 2之厚度h的厚度d ’使得底切部1 〇 6被塡補以氧 化物膜1 0 7。 有了這樣所形成之氧化物膜1 0 7，使在溝槽之底部 的轉角變圓。因此，減輕爲製造半導體裝置所需要之熱預 算所造成的應力’並且抑制結晶缺陷的產生，此係較佳白勺 ，因爲有效地防止漏洩電流之故。 然後，參照圖1 F，藉由C V D法或者轉動塗覆法， 一約4 0 0 - 6 0 0 nm厚之氧化物膜1〇8 (作爲第三 絕緣膜）被沉積於矽基體1 0 1的整個表面上，使得溝槽 1〇5被塡補。 第三絕緣膜可以是除了氧化物膜以外之其他的膜，例 如和第一絕緣膜一樣的膜，但是，所使用的是以一蝕刻溶 液，或者以和用來蝕刻第二絕緣膜所使用之蝕刻速率不同 的鈾刻速率所蝕刻之膜。特別是，矽氧化物膜係較佳的。 雖然第三絕緣膜視其材料而改變，可以藉由已知方法 來形成第三絕緣膜。 埋入之氧化物膜1 0 8的厚度係至少等於或大於溝槽 1 0 5的深度。 參照圖1 G，藉由C Μ P法來硏磨所埋入之氧化物膜 1 0 8，以使埋入之氧化物膜1 0 8上的表面粗度平坦化 〇 藉由監視流經一轉軸馬達之電流的改變來實施平坦化 之終端的偵測（End Point Detection = EPD)，此電流之改 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 11 - (請先閲讀背面之注意事項再g本頁) 、一一-口 經濟部智慧財產局員工消費合作社印製 516169 A7 B7 五、發明説明（9 ) 變係由馬達上之負載的改變所造成的而負載的改變係推導 自硏磨面之磨擦力的改變。硏磨被實施，直到當作硏磨阻 絕之矽氮化物膜1 0 3被完全去除爲止。 然後，如圖1 Η所示，溝槽中之所埋入之氧化物膜 1 0 8的厚度減少約1 〇 n m ’使得矽基體1 0 1之表面 與所埋入之氧化物膜1 〇 8的表面之間的高度差被減少。 此時，如果因爲由於如圖3 A及圖3 B所示之活性化區域 尺寸上的差異而造成大活性化區域3 0 1與隔離之小活性 化區域3 0 2間硏磨速率上的差異，氧化物膜2 0 6殘留 在大活性化區域3 0 1上（如由參考數字3 0 3所指示的 )，氧化物膜的殘留物3 0 3同時被去除。 所埋入之氧化物膜1 0 8的減少及氧化物膜之殘留物 3〇3的去除可以藉由溼式蝕刻，使用稀釋的氫氟酸溶液 當作蝕刻劑，或者藉由反應離子蝕刻來予以實施，視第三 絕緣膜之材料而定。 即將被減少之氧化物膜的量並未被特別地限制，1氏要 其被調整而使得溝槽中相鄰於隔離之小活性化區域（其中 ，鈾刻進行較快速）的所埋入之氧化物膜1 0 8的高度沒 有位在活性化區域中之矽基體1 0 1表面的高度之下，而 同時考慮在稍後敘述之墊氧化物膜1 0 2的去除期間，所 埋入之氧化物膜將被進一步減少，舉例來說，在所埋入之 氧化物膜1 0 8與活性化區域中之矽基體1 0 1表面間的 高度差較佳係在3 0 - 8 0 nm的範圍中。 然後，參照圖1 I ，以熱磷酸溶液來去除矽氮化物膜 (請先閲讀背面之注意事項再^本頁) —裝. 本 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 516169 Α7 Β7 五、發明説明（ίο) 1 0 3，並且以稀釋的氫氟酸溶液來去除墊氧化物膜 1〇2 ° 然後，藉由已知方法來注入雜質以形成井（未顯示出 )，矽基體1 0 1的表面被氧化以形成一約3 - 1 0 n m 之閘極絕緣膜1 0 9 ，並且，如圖1 J所示，藉由C V D 法來形成約1 5 0 - 3 0 0 n m之閘極電極導線1 1 〇。 然後’如圖1 K所示，藉由一已知技術來圖案化閘極 電極導線1 1 0，並且源極/汲極區域被形成（未顯示出 )，藉以完成溝槽裝置隔離半導體裝置。 如上所述，依據本發明，在藉由C Μ P法的平坦化之 後’實施使用稀釋之氫氟酸溶液的溼式蝕刻，因此，由於 底層活性化區域之尺寸上的差異而殘留之氧化物膜被去除 ，其消除了在C Μ Ρ期間調整硏磨量的需要。同時，被埋 入溝槽（裝置隔離區域）中之氧化物膜被減少，使得在活 性化區域與裝置隔離區域之間的高度差減小。結果，得以 避免在用以圖案化閘極電極導線之微影步驟中的焦點偏移 ，及導線的不完全蝕刻。 (請先閲讀背面之注意事項再 丨 本頁 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -13 -

Claims (1)

1. 516169 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 1 、一種半導體裝置之製造方法，其包含多個不同面 積的活性化區域及形成在該等活性化區域之間的裝置隔離 區域，該方法包括步驟： 依序形成一第一絕緣膜及一第二絕緣膜於一半導體基 體上； 在所想要的位置形成多個通過該第一及第二絕緣膜之 開口； 形成溝槽於開口中之半導體基體中，以界定不同面積 之活性化區域及在該等活性化區域之間的裝置隔離區域； 沉積一第三絕緣膜於半導體基體上，使得以第三絕緣 膜塡補該等溝槽； 藉由C Μ P法而使第三絕緣膜平坦化，直到第二絕緣 膜露出於活性化區域中；以及 去除殘留在活性化區域中之第三絕緣膜，因爲源自於· 第三絕緣膜中之沉積密度上的改變之硏磨速率上的差異， 且同時減少溝槽中之第三絕緣膜。 經濟部智慧財產局3(工消費合作社印製 2、 如申請專利範圍第1項之方法，其中該第三絕緣 膜爲矽氧化物膜，並且藉由使用稀釋的氫氟酸溶液當作蝕 刻劑之溼式鈾刻來實施去除殘留之第三絕緣膜，且同時減 少溝槽中之第三絕緣膜的步驟。 3、 如申請專利範圍第1項或第2項之方法.，其中一 藉由熱氧化溝槽之內表面來形成氧化物膜之額外步驟被插 入形成溝槽的步驟與塡補溝槽的步驟之間。 4、 如申請專利範圍第3項之方法，其中一減少第一 -14- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 516169 A8 B8 C8 D8 申請專利範圍 膜 物 化 氧 成 形 與 驟 步 的 槽 溝 成 形 入 插 被 驟 步 外。 額間 之之 膜驟 緣步 絕的 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15-