TW515085B - Semiconductor device, method of manufacturing the same and resistor - Google Patents

Semiconductor device, method of manufacturing the same and resistor Download PDF

Info

Publication number
TW515085B
TW515085B TW090112074A TW90112074A TW515085B TW 515085 B TW515085 B TW 515085B TW 090112074 A TW090112074 A TW 090112074A TW 90112074 A TW90112074 A TW 90112074A TW 515085 B TW515085 B TW 515085B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
layer
junction
film
Prior art date
Application number
TW090112074A
Other languages
English (en)
Inventor
Takashi Ipposhi
Toshiaki Iwamatsu
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW515085B publication Critical patent/TW515085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

515085 五、發明說明（1) [發明所屬之技術領域] 本發明有關於具有pn接面之半導體裝置，尤其有關於在 被設於絕緣性基板上之半導體膜，設有不與基板接觸而且 在基板相反側之半導體膜具有絕緣性分離體之構造之半導 體裝置，和電阻器。 [習知之技術] 習知技術中提案有所謂之SOKSilicon on Insulator) 構造。圖62是剖面圖，用來表示呈現SOI構造之 CMOS(Complementary Metal Oxide Semiconductor)電晶 體2 0 0之構造。在絕緣體9之上設有P-型之半導體層20，在 遠離該絕緣體9側之表面，設有與絕緣體9隔離之絕緣性之 分離體4 0。依照此種方式，在絕緣體上之半導體膜之表 面，設置與絕緣體隔離而且用來分離半導體層之表面之分 離體，稱為「部份分離體」。 在半導體層20中設有N+之源極/汲極層21，22，該等與經 由閘極絕緣膜設在半導體層2 〇上之閘極電極2 3 —起構成 NM0S電晶體2。此種方式之利用部份分離體呈現s〇i構造之 NM0S 電晶體’例如被揭示在’’Bulk-Layout-Compatible 0. 18 //m SOI-CMOS Technology Using Body-Fixed
Partial Trench Isolation (ΡΤΙ)Π(Υ· Hiraho 等，1999 IEEE International SOI Conference， Oct· 1999， Pp 13卜132)。 在絕緣體9之上更設有N-型之半導體層1 〇。另外，設在 半導體層1 0中之Ρ+型之源極/汲極層1 1，i 2，和經由閘極絕 m
圆
I
I \\312\2d-code\90-08\90112074.ptd 第5頁 五、發明說明（2) 緣膜設在半導體層〗〇上閘 j。 ] $笔極13 一起構成PMOS電晶體 源極/：：及極層2 2和1 2分別依昭戸疮士人# 1 Π，名刘品主士 \ j依…、居度方向貫穿半導體層20和 1U 在口J面看時分割各個丰導^ 12, 22之間存在有半導 θ 〇;20。在源極/汲極層 莫μ ^ η —. 等層20之一部份之半導體層20t和半 厗~邛伤之半導體層1 〇七。半導體層2 01和半導體 =之开/成形，/相鄰接之-接面 =體40之开/成別’於形成半導體層1〇, 2〇之階段， 4= : Ξ後假如在半導體層1〇,20之境界形成部份分離體 守、可以以上述之態樣進行ρ η接面J 1之定位。 士上戶$ 述，在一般之 LSI(Large Scale Integrated lrcuit、中，形成有不同導電型，亦即ρ型和n型之半導體 層l、=，S〇1構造之半導體膜，使用該等之半導體層用來 形成MOS電晶體或雙極電晶體。 [發明所欲解決之問題] :，在圖6 2所示之構造中，可以觀察到由於存在於部 t /刀離體40之下方面引起在叩接面n發生有異常之洩漏電 流。因此本發明提案半導體裝置，經由控制叩接面之位 置’用來抑制线漏電流。 [解決問題之手段] 本發明之申請專利範圍第1項是一種半導體裝置，具備 有·基板’至少其表面為絕緣性；半導體膜，被設在上述 基板之上述表面上，具有第1導電型之第1半導體層，上述
W5085 五、發明說明（3) 導電型之雜質漠度低於上述半導體 層：與上述第】導電型相反之第2導電型之第3半導體層， ΪΐΐΓ導電型之雜質濃度低於上述第3半導體層之第4 :::層；和絕緣性之分離體，在遠離上述基板側之上述 粗膜之表面，形成與上述基板之上述表面隔離。另 導述之第2半導體層和上述之第4半導體層依照上述半 =^之厚度方向延伸用來形成ρη接面，沿著上述基板之 八ί ί面丄從上述分離體和上述半導體膜之境界朝向上述 二版之方向作為正方向，以上述境界作為基準之上述叩 面之位置之最大值為2 以下。 半圍第2項是在申請專利範圍第1項之 份 pn接面具有離開上述分離體之部 本發明之申請專利範圍第3 在申 半導體裝置中使離開上述分離體之 寻利乾圍弟2項之 半導體元件。 刀雊骽之丨切之上述Ρη接面形成 本發明之申請專利範圍第4項是在 :導體…使上述之第1半導體層，上述』;2圍半^之 層，上述之第4半導體層 ^^弟2丰導體 接；和上述之第1半導體 ’L …蛉肢層以此順序鄰 接面接觸之功能。 層和上述之㈣半導體層具有對pn 本發明之申請專利筋囹锋 , 半導體裝置中使上述之第：J 第2項之 層，上述之第2半導體層：： 逑之苐4半導體 上述之弟3 +導體層以此順序鄰
C:\2D-C0DE\90-08\90112074.ptd 第7頁 515085 五、發明說明（4) 接，上述之第1導體層和上# 導電型之M0S電晶體之源極之弟2半導體層具有作為不同 本發明之申請專利範圍第6項是日在之申功:專。 項之半導體裝置中更具 ；^在申巧專利靶圍第2或5 離體之部份之上述pn接 =f層，其接合在離開上述分 本發明之申請專利範絕緣性/ 半導體裝置中使上述之第2 、疋在申睛專利範圍第2項之 體層中；-對之上述第= 5在上述之第4半導 層中；和上述之一對之 1層被s又在上述之第2半導體 導體層接觸之功能。 述弟1半導體層具有對上述第2半 本發明之申請專利範圍第g項是重 板，至少其表面為絕緣性 ' :二’-備有：基 設在上述基板之上述夺 ¥電孓之弟1 + ¥體層，被 述基板側之上述第i半導’絕緣性之分離體，在遠離上 上述表面隔離；和盥上版2之、面，形成與上述基板之 2半導㈣，從上述第Jf1 上電型相反之第2導電型之第 隔離之ρη接面，形成4 μ++導體層一起形成與上述分離體 本發明是上述述：第1半導體層/。 質濃度高於上述第2半m更具備有上述弟2導電型之雜 在上述之第2半導體匕體層之-對之第3半導體層，形成 發明^申請專利範圍第10項是在申請專利範圍第9項 之電阻器中更具備右叫α 、 丁月寸〜靶圆弟y項 本發明之申請：極電極覆蓋在上述Pn接面。 lJ乾圍第1 1項是在申請專利範圍第9項
C:\2D-CQDE\90-08\90112074.ptd 第8頁 515085 五、發明說明（5) 之電阻器中更具備有覆蓋層，其接合在離開上述分離體之 部份之上述pn接面之面為絕緣性。 本發明之申請專利範圍第1 2項是一種半導體裝置之製造 方法，所具備之工程包含有：（a)在絕緣體上形成導電型互 異之第1半導體層和第2半導體層，設置從上述第1半導體 層和上述第2半導體層之表面延伸到上述絕緣體之pn接 面，在遠離上述絕緣體側之上述第1半導體層和上述第2半 導體層之表面，將絕緣性分離體設置成與上述pn接面和上 板隔離；（b)在上述之第1半導體層中，形成一對之雜 貝/辰度雨於上述第2半導體層之第2導電型之第3半導體層 ，、作為第1源極/汲極層；（c)在上述之第2半導體層中，曰形 成^對之雜質濃度高於上述第丨半導體層之第丨導^型之第 +一導體層，、作為第2源極/汲極層；和（d)在上、述之卯接面 J 4對之上述第1源極/汲極層和上述第2源極/汲極層上， 形成絕緣膜。 久“ 上 之範圍第13項是在申請專利範圍第12項 極/；及極和衣上中’在形成分別具有上述第1源 閘極絕给膜之L苐』，原極/汲極之不同導電型之Mos電晶體之 、、、、、、冬艇之工耘，形成上述之絕緣膜。 之ΐ::ί:請ί利範圍第14項是在申請專利範圍第12項 广體4置之衣造方法中，在形成分別具有上述第 門^極/口上述第2源極/汲極之不同導電型之m〇s電晶體之 閉極電極之側壁之工程，形成上述之絕緣膜。 之 本發明之申請專利範圍第8項是—種半導體裝置，具備 第9頁 C:\2D-CODE\90-08\90112074.ptd 515085 五、發明說明（6) 有·基板，至少其表面為絕 基板之上述表面上，报占古^ +導肢胰，被設在上述 延伸之ΡΠ接面；和金屬化合物層二度方向 半導體膜上，成為上述半導俨 八『的形成在上述之 述基板之上述表面，從上J “ ： f ,化合物；沿著上 R K合物層和上述半導艚膜之挎 界朝向上述之半導體膜之方 &牛導-膜之^ 作為基準，配置成至少被：方向’以上述之境界 之位置之m上有電壓之上細接面之全部 互罝之取大值為2#^以下。 本發明是上述之半導體裝置， ^ ^ Λ L· 述之Dn桩而田十 文具備有遮罩，被設在上 來阻止上述之半導體膜與金屬之化合。 有^上述半導體膜形細s電晶體之閉極m度構方造。 兔明之申清專利範圍第! 5項是一種半導體裝置之製造 >公所具備之工程包含有：（a)在絕緣體上形成導電塑互 ”之弟1半導體層和第2半導體層，設置從上述扪半導體 層和上述第2半導體層之表面延伸到上述絕緣體之叫接 面，在遠離上述絕緣體側之上述第丨半導體層和上述第2半 導體層之表面，設置具有使上述pn接面開口之開口部之絕 ，性之分離體，使其與上述之絕緣體隔離；（b)在上述之 第1半導體層形成具有閘極之半導體元件；（c)形成遮罩， 在上述之開口部覆蓋在上述之叫接面，在上述之開口部使 上述第1半導體層和第2半導體層之至少一方露出；和（d) 使露出之上述第1半導體層和上述第2半導體層之上述表 面，與金屬產生化合。 曰
C:\2D-CODE\90- .第10頁 515085 五、發明說明（7) 本發明是上述之半導轉_ @ 千導版破置之製造方法，以相同之過程 貝灯上述之工淨呈（b)、（c) 0 [發明之實施形態] 發明之基本牆神 ίΐϊ本發明ί實施形態之說明之前，首先說明本發明 之土本和神。臧基本精神亦在本發明之範圍。 ΐ f f明中’經由在缺陷密度較低之位置形成ρη接面可 以用^抑❹漏電流。纟本發明中當減少用以 二；'密考慮到應力之影響。例如，假如 在丰V肢表面形成部份分離體時，在離開該部份 位置之半導體表面’會有應力變高使缺陷密度增大。：是 表面與金屬化合之半導體，例如在被矽化物化之矽， 變高，產生缺陷之固著或雜質之聚集。 〜 因此在本發明中提供半導，鞋 ^ ^ ^ ^ ^ ^ 干¥脰裝置，經由在遠離產生應力 之位置或產生應力之位置近偻彡# 該ρη接面之缺陷密度變低力Μρη接面’可以用來使 圖1是剖面圖，用來表示部份分離體4
Ν-型半導體層1 0和Ρ-型半導妒届9η砌士 、1方之稱仏 U Τ1ΠΚ Τ1η Τ1Λ, *卞等體層20形成Ρη接面Ji〇a， J10b，J10c，J10d 之其中夕 ^ ^ μ a ^ #、〒之―。卯接面JlOa〜JlOd在絕緣 體9之表面上具有一端，依昭车邋 鱗喊夕声命女a μ他 …、牛ν體層U，20所構成之半導 體膜之厚度方向延伸。絕緣性邱八 妒夕，s /丨、私士 —丄改之口1^77刀離體40，在遠離絕 緣體9之側，至少形成在半導舻s】n 隔離。 干層10之表面，和與絕緣體9 在半導體層10, 20所構成半導體膜 和部份分離體40之境
五、發明說明（8) 之位置近半導體層2G之位置’或最遠離半導體層10 平行絕缘二9 /主部份分離體4°之端部。另夕卜’從該端部， 向，以嗲^ 表面，朝向部份分離體40之方向作為正方 體40用I;::為基準之距離^。大致而言，部份分離 區域Κ ι導體層1〇,20區分，可以把握從所謂… ^朝向。卩份分離體40之距離作為距離d。 關Γ。之Λ形Λ示半導體層10’20之缺陷密度與位置d之相 各激辦加ΐ可以瞭解，當值d超過2㈣時，缺陷密度 。二二i形成部份分離體40時半導體層1〇,2〇會受 為2_。當距離^最大值仏為占以下，半導 ，接面10b之情況時，不能期待可以；，、、ώ ^ 如同ρη接面10c，當與距刺之最小值超過; 1〇,2〇形成叩接面】100;之情況比較時¥體^ 的減小。 巧漏電流可以有效 pri接面J10d存在於距離d之最大值成為負 情況是pn接面Jl〇d不存在於部份分離體4〇、 位置 '其 部存在於活性區域。在卵接面J]t 〇d，复之下方’而疋全 小。 一 4漏電流亦非常 依照上述之方式’使pn接面位於從部 著上述之方向之距離在2 // m以下之範固；7刀離，之端部沿 份分離體和導電型互異之2個半導體声沐’換言之，從部 曰々構成之半導體膜
C:\2D-CODE\90-08\90112074.ptd 第12頁
五、發明說明（9) 之境界，以朝向分離體 置之最大值在2 “以下以正方向看到之pn接面之位 計該2個半導體層和部卜能夠滿1此種條件之方式，設 接面之、;食漏電流變成非刀常刀小體之位置關係，可以使該pn 圖3是平面圖，用炎矣一 31a，m露出之構：Ϊ:部份分離體45使活性區域 之鰱飧所-味W ¥體層1 0，2 0位於紙面深側。圖中 之鍵綠所不之境界Μ1本- 位置。 兄介M1表不離開活性區域31a，31b為2 am之 半導體層10,20接人太同+丄 ^ 之絕終雕cn 田十0在圖中未顯示之絕緣體（相當於圖1 冬月且 來形成pn接面J41或pn接面J42。因為pn接 面，J42均存在於境界Ml之活性區域3la，31b側，所以可 以印制其汽漏電流。pn接面J4丨在活性區域3丨a，3丨b不露 出i被部份分離體45覆蓋，與此相對的，pn接面J42在活 2區域31^3113進行露出。如上所述，在活性區域311311) 路出之4伤之p n接面4 2 ’在圖1和圖2相當於d為負值之情 況0 圖4是平面圖，用來表示活性區域3丨a，3丨b之間離開2占 4//m之障况。在離開活性區域3ia，3ib為5=2 //m之位 置’分別顯示有境界Ml a，Mlb。半導體層1〇, 20均形成有從 部份分離體45延伸至絕緣體9之pn接面J43, J44之任何一 方。因為pn接面J43存在於境界Mlb之活性區域3 lb側，所 以可以抑制其洩漏電流。但是，當半導體層10, 20形成pn 接合J 4 4之情況時，p n接合J 4 4在位置A，因為位於比境界 Μ1 a，Μ1 b遠離活性區域3 1 a，3 1 b之位置，所以不能抑制位置
C:\2D-CODE\90-08\90H2074.ptd 第13頁 515085 五、發明說明（ίο) A之洩漏電流。因此，此種跨越境界Mla，Mlb之pn接面從抑 制洩漏電流之觀點來看並不好。 圖5是平面圖，用來表示活性區域3 la，31b之邊不互相面 對之情況。境界Mia，Mlb分別位於離開活性區域3 ia，31b為 2 之位置’兩者在活性區域31a，31b之最接近之2個頂點 間產生重豐’全體形成為1個之境界…。半導體層1 〇, 2〇均 形成有從部份分離體45延伸至絕緣體9之卯接面J45, J46之 任何一方。在pn接面J45之延伸方向即使未並排有活性區 域31a，31b ’因為存在於境界们之活性區域31a或活性區域
3 1 b側’所以可以抑制pn接面j4 5之洩漏電流。 但是’當半導體層1〇, 2〇形成pn接面j46之情況時，在pn 接面J46之延伸方向未並排有活性區域31a，31b，具有比境 界Μ1 b接近活性區域3 1 b側之部份，但是亦具有比境界M j a 遠離活性區域3 1 a侧之部份。因此，在抑制洩漏電流方 面，pn接面J45優於pn接面J46。
圖6是剖面圖’用來表示具有表面與金屬化合之半導體 形成pn接面之構造。型半導體層丨〇和p-型半導體層2 〇例 如以石夕為主體，形成pn接面J5〇a，J5〇b之任何一方。p_型 半導體層20至少在其一部份之表面，形成有與絕緣體9隔 離之矽化物膜\0s。Pn接面J5〇a, J5〇b在絕緣體9之表面上 具有一端，沿著半導體層丨〇，2 〇所構成之半導體膜之厚度 方向延伸。 在半導體層1 0，2 0所構成之半導體膜和矽化物膜2 〇 s之境 界中，將最接近半導體層2〇之位置，或最遠離半導體層1〇
五、發明說明（11) i位置定義成為石夕化物膜20s之 平行於絕緣體9之表面， 另卜攸⑽口卜 向，以該端部作為基準之距/為正f 從矽化物膜20s朝向本墓雕思1n 大致而吕，可以把握 ，之圖形用1::=1 二：離:：距， 之相關性。由哕图叮、，& Μ ( 0之缺陷密度與位置t 度急激增加。如^所^a、二當值t超過2 #m時，缺陷密 膜内應力產生：土::著:：：成::化物職，因為其 某一個範圍内，J:社日缺丄小集，所以在其近傍之 情況時，其茂漏電流非常小。旦在曰^接2〇=成ρη接面J5〇a之 ”勿膜2〇S最遠之位置之距離t = ta，可面以：，内〈，離開石夕 是，當距離t之最大值讣超過 ^ 3 ^ τ。但 合J50b之情況時，不能期彳+蛉體層丨〇,2〇形成即接 nni, ^,n 不此期待可以抑制其洩漏電流。 P接面50a之形狀在絕緣體9之、^ 值。為著不使pn接面短路， 方:距離t备成為負 矽化物膜2〇S，如pn接面J5〇a使；11接面J5〇a不會接觸在 上之端部沿著 互異之2個半導體層構成之半 換&之/從導電型 物膜和半導體膜表面之半導體膜之境、面所形成 石夕化物膜之半導體膜表面之 ::二3向未形成有 作為正方向看到之pn接面 C:\2D-CODE\90-08\90112074.ptd 第15頁
位置之最大值在2 以下，以能夠滿足此種條件之方 =，设計該2個半導體層和矽化物膜之位置關係，可以使 面：洩漏電流變成非常小。要抑制洩漏電流時，至 厶^入井和ν井成為ρη接面之方式，在被施加電壓之ρη接 σ足全部最好可以滿足上述之條件。 圖8、是平面圖，用來表示矽化物膜和叩接面之位置關 1、-半‘體層1〇,20升>成？11接面】51或口11接面】52。另外， 在半導體層20之表面選擇性的形成矽化物膜2〇s。圖中之 鏈線所示之境界N1位於離開矽化物膜2〇s為2〇 位置。
半導體層10, 20接合在圖中未顯示之絕緣體（相當於圖6 之絕緣體9) ’因為pn接面J51存在於境界N1之矽化物膜2〇s 側’所以可以抑制其洩漏電流。因為pn接面J52存在於境 界N1之半導體層1 〇側，所以不能期待可以抑制其茂漏 流。 八 · 圖9是平面圖，用來表示分離成為2個之矽化物膜之間離 開2 τ = 4 // m之情況。圖中表示分成上下，在離開矽化物膜 工=2//111之位置分別具有境界^；^^1|3。半導體層1〇,2〇形 成實線所示之pn接面J53或虛線所示之pn接面J 54。
在形成pn接面J 5 3之情況時，圖中分成上下顯示，石夕化 物膜分別在半導體層20, 10之表面形成矽化物膜2〇s，i〇s。 然後，因為ρ η接面J 5 3存在於境界N 1 b之石夕化物膜1 〇 s側， 所以可以抑制其Ά漏電流。但是’在形成ρ η接面j 5 4之情 況時，圖中分成上下顯示，矽化物膜均成為形成在半導體 層2 0之表面之矽化物膜2 0 s (圖中下側之矽化物膜之括弧内
\\312\2d-code\90-08\90112074.ptd 第16頁 五、發明說明（13) 〜—— 之符5虎2 0s ’對應到形成有虛線所示之ρη接面j54之情 况）。因為pn接面J54在位置c，比境界Nia，Nib遠離矽化物 ，2 0 s，所以在位置c不能抑制洩漏電流。因此，此種跨越 土兄界Nla，Nib之pn接面在抑制洩漏電流方面並不好。 圖10是平面圖’用來表示具有矽化物膜之邊不是互相面 對之情況時之實例。圖中顯示境界Nla，Nlb分別位於離開 形成在半導體層1〇,2〇之表面之矽化物膜1〇3,2〇3為2^^之 位置。境界Nla，Nlb在矽化物膜1()s，2()s之最接近之2個頂 點之間成為重疊，全體形成為一個之境界N1。所示之實例 是從構成半導體層10, 20之半導體膜之表面到絕緣體9，、形 成有pn接面J55, J56之任何一方。在pn接面55之延伸方少 向，即使未並排矽氧化膜l〇s，2〇s，因為叫接面J56存在於 境界N1之矽化物膜10s，20s之任何一侧，所以可以抑制^^、 接面J 5 5之洩漏電流。 仁疋’ ^半導體層10，20形成pn接面56之情況時，在pn 接面J56之延伸方向未並排有矽化物膜1〇s，2〇s，該邱接面 J56具有比境界Nib接近矽化物膜2〇s侧之部份，但是亦具 有比境界Nib遠離矽化物膜l〇s側之部份。因此，在抑制茂 漏電流方面，pn接面J55優於pn接面J56。 在活性區域3 1 a，3 1 b可以形成或不形成半導體元件。亦 了以形成或不形成以石夕氧化膜1 〇 s，2 〇 s作為電極之半導體 形成裝置。此種限制之減緩適於提高半導體裝置之布置a之 圖11是平面圖，用來表示形成有不作為半導體裝置之電
515085 五、發明說明（14) --- 極之矽化物膜之構造之實例。半暮触昆，Λ。 卞v體層10, 20形成pn接面 ]61，半導體層10,20之表面中之未形士女/^ , 广i 衣形成有矽化物膜1 0 Sl〜 1 〇 s4之區域，除了後面所述之例外，仏：&、 ^ Ν外 均被部份分離體45覆 蓋。換言之，除了後面所述之例外， ^ lL 』外’在利用部份分離體45 選擇性露出之位置，在半導體層1〇夕本 ,Λ υ之表面形成有矽化物膜 1 0 s!〜1 0 s4 〇 另外，矽化物膜l〇Sl，l〇S3，1〇S4不作為半導體裝置之 極，矽化物膜1 0S2具有作為電晶體⑽之源極/汲極之功 能。上述之例外是在電晶體Q6之閘極G6之下方之半導體声 10，該部份之半導體層1 〇未被部份分離體45覆蓋，經由二 閘極G6覆蓋，使其不會石夕化物化。 、二 依照此種方式，未具有作為半導體裝置之電極之功能 矽化物膜1 0 s!，1 0 s3，1 0 s4，與矽化物膜丨〇 S2 —起的， 2/zm以内之境界N2所示之區域包含有pn接面J6l，具开 以抑制洩漏電流之功能。 活性區域31a，31b或矽化物膜10s，2〇s不一定要為矩彤。 另外，在未形成有矽化物膜1〇3,2〇3之半導體層1〇^〇 =声 面亦可以形成或不形成部份分離體。 ’ ^ 、依照此種方式，本發明之基本觀點是在離開部份分 或矽化物膜之端部不超過2 # m之位置，缺陷密产 ' 超過該位置時採用沒有pn接面之構造， ^ 電流。 < J以用來減小洩漏 實施形態1. 圖12是平面圖，用來表示來實施形態之半導體裝置之二
515085 五、發明說明（15) 極體D1之構造’圖13是圖12之位置pip〗之刊面。 體9之上設有P-型之半導體層20。 圖。在絕緣 在遠離絕緣體9側之半導體層2〇之表面設有部 4 3，例如形成大致矩形之輪狀，用來區分活性區'分離體 份分離體4 3所呈現之矩形之輪之内側，從外側=$ 在部 照順序的設置P+型半導體層1 5 ’雜質濃度低於慕=側依 之P型半導體層14，N型半導體層25，和雜質濃户^體層15 體層25之N+型半導體層24 ’均成為大致矩形之^向於半導 體層1 4, 1 5, 24, 25均接觸在絕緣體9 ’在部份分半導 在側，不會妨礙互相之露出。 4 3之存 在半導體層14, 25之上方設有閘極^，經由圖 之閘極絕緣膜形成與半導體層丨4 2 5對立。另 禾顯示 層丨4, 25接觸在絕緣體9之表面’而且在部份分離H體 在側形成露出之pn接面J2。半導體層24，15 = 之存 是從pn接面J2分別接觸n側和p側。 < 力月匕 因^接面J2經由半導體層15從部份分離 以如「發明之基本精神」所述，ρη接⑽之結^ 戶^ 士，二極刪之泡漏電流（逆向偏移電流） ：非吊 實施形熊2. 4 圖14是平面圖，用來表示本實施形態之半 極體D2之構造，圖15是圖14之位置p2p2i =一 體9之上設有P型之半導體層16。 〇 "在、、、巴緣 在遠離絕緣體9側之半導體層16之表面設有部份分離體 45，例如形成大致矩形之輪狀，用來區分活性區域。在部
第19頁
佾 之 分離體4 b所 ..... 1 凡爻矩形夕认 >半導體層17 ’在與半導=輪之内側，選擇性的形成N型 面J4接觸在絕緣體9，版層16之間形成Pn接面J4。pn接 侧。但是，部份的存且a露出到部份分離體45之存在 側）。 ；°卩知分離體4 5之下方（絕緣體9 在半導體層1 7内形成右Μ+⑴ 部份分離體45之存在側^^之半導體層28 ’而且露出到 輪之内側之半導H i 6 &卩份分離體4 5所呈現之矩形之 m二： 形成有Ρ+型之半導體層27，接 ΐ t、，’巴冰 而且露出到部份分離體45之存在側。半導
f層27是與半導體層16相同導電型之，具有高雜質濃 又。另外，半導體層28是與半導體層17相同導電型之N 型，具有咼雜質濃度。因此半導體層18,27所具有之功能 是分別採用從pn接面J 4接觸η側和p側。 圖1 6是剖面圖，用來擴大的表示位於圖丨5之右側之ρη接 面J4之近傍Β。假如部份分離體45和半導體層1 7之境界， 與pn接面J4之間之距離之最大值dl為2 //m以下時，如「發
明之基本精神」所述，在pn接面J 4之結晶缺陷非常小。其 情形在圖15之未出現之位置之pn接面J4亦同。另外，與實 施形態1同樣的，在圖1 5中之位置左側之pn接面J4其結晶 缺陷亦非常小，二極體D 2之洩漏電流（逆向偏移電流）非常 小 〇 實施形熊3. 圖17是平面圖，用來表示本實施形態之半導體裝置之 CMOS電晶體100之構造，圖18是圖17之位置P3P3之剖面
C:\2D-CODE\90-08\90112074.ptd 第20頁 515085 五、發明說明（17) 圖。 在絕緣體9之上设有N~型之半導體層1 〇和p-型之半導體層 20。半導體層10之端部l〇t和半導體層2〇之端部2〇t形成 接面J 5，接觸在絕緣體9，而且露出到絕緣體9之相反側。 在遠離絕緣體9之半導體層1 6之表面設有部份分離體4!， 4 2。在部份分離體4 1所區分之活性區域設置具有閘極 61，62之半導體元件(31和1^〇8電晶體1。在部份分離體42區 分之活性區域設置具有閘極G3之半導體元件q2和NM0S電晶 體2。在部份分離體41，42之間，存在有區域3〇用來使pn接 面J 5和端部1 〇 t，2 0 t部份的露出。 對於PM0S電晶體1，在部份分離體4 1所區分之活性區域 設有P+型之源極/汲極層11，1 2，在半導體層1 〇上經由閘極 絕緣膜設有閘極電極1 3。另外，對於NM0S電晶體2，在部 份分離體42所區分之活性區域設有p型之源極/汲極層2 j， 2 2 ’在半導體層2 0上經由閘極絕緣膜設有閘極電極2 3。另 外，為著使圖面簡化，在圖1 7中省略存在於閘極絕緣膜或 閘極電極1 3，2 3之側面之側壁。 在用以形成PM0S電晶體1和NM0S電晶體2之CMOS電晶體 1 〇 〇，形成有與源極/汲極層11，1 2相同導電型之低雜質濃 度之半導體層2 0之端部2 01，和與源極/汲極層2 1，2 2相同 導電型之N型之低雜質濃度之半導體層1〇之端部1〇1：，用來 構成pn接面J 5，該pn接面J 5遠離任何一個之部份分離體 41，42。因此，如「發明之基本精神」所述，pn接面J5之 結晶缺陷非常小，當與圖62所示之CMOS電晶體2 0 0進行比
\\312\2d-code\90-08\90112074.ptd 第21頁 515085
較時，可以使洩漏電流變成非常小。 圖17和圖18中之存在右 技而τ 丰導雕分妓+疮S之區域30作為未形成有 入到下之部丄^下ΐ 分：；，或潛 形成元件之情況時，可嗔面所Γ 效果，如實施形態i、2所示。月之基本和神」所述之 圖1 9至圖2 1是剖面圖，以工鞋丨g_ 1 η η夕士、t ^ 秋丨員序表示形成C Μ 0 S電晶體 00之方法。準備裝載有由單結晶矽構 絕緣體9。該絕緣體例如由氧化屏再成之千¥ 膜3之 膜3之遠離絕緣體9之一方由之乳表化面層構入成。然後，在半導體 49，和形成與絕緣體9隔離之部份分離體41，42，用來獲得 ^ ,9所不之構造。部份分離體之各種形成方法將於後面另 外說明。 次區分部份分離體42，然後以抗蝕劑81覆蓋所欲形成 I電晶體2之位置之半導體膜3。以抗姓劑8丨作為遮罩， =，或砷之離子注入61，經由底層氧化膜49或更經由部份 =離體41，施加到半導體膜3(圖2〇)。利用離子注入61區 分部份分離體41之下方，然後使所欲形成pM〇s電晶體1之 半導體膜3成為N-半導體層1〇。 其次以抗蝕劑82覆蓋r半導體層1 〇和部份分離體4 1，將 蝴之離子注入6 2，經由底層氧化膜4 9或更經由部份分離體 4 2 ’施加到半導體膜3 (圖2 1 )。利用離子注入6 2區分部份 分離體42之下方，然後使所欲形成NMOS電晶體2之半導體 膜3成為p-半導體層2〇。
515085 五、發明說明（19) 然後，利用習知之方法，除去底層氧化膜49，，形成閘極 絕緣膜’閘極電極1 3，2 3 ’源極/；:及極層1 1，1 2，2 1 2 2，夢 以獲得圖1 8所示之構造。 ’ 實施形態4. 圖22是平面圖’用來表不本實施形態之半導體裝置之電 阻器R1之構造’圖23是剖面圖，用來表示圖22之位置P4P4 之剖面和圖2 2中未出現之位置之剖面。描繪成經由虛線位 置Z，前者鄰接右側，後者鄰接左側。在絕緣體9之上設有 p-型之半導體層20。 在遠離絕緣體9側之半導體層2〇之表面設有部份分離體 4 4，例如成為大致矩形之輪狀，用來區分活性區域。在部 份分離體4 4呈現矩形之輪之内側，形成與部份分離體4 4分 離之N型之半導體層25。然後在半導體層25内，形成與半 導體層25相同導電型之高雜質濃度之N+型半導體層26a， 2 6b。因此’半導體層26a，26b所具有之功能是採用半導體 層2 5所形成之電阻體之接觸。 因為pn接面J3離開部份分離體44，所以具有能滿足「發明 之基本精神」所述之條件之效果。但是，即使半導體層25 φ 在本貫施形悲中’半導體層2〇, 25形成pn接面J3，但是 形成與部份分離體44接觸，具有以卯接面J3潛入到部份分 離體44之下方所形成之部#，只要能夠滿|「發明之基本 精1 申」所述r条件’就可以抑制泡漏電流。 上述之貝鉍形悲1至實施形態3中，對於一對之導電塑 之各個’存在有高雜質遭度和低雜質濃度之半導體層，在
型有合計4種以上之半導體層之情況時，具有不同導 低雜質濃度之一對之半導體層所形成之pn接 可以滿足「發明之基本精神」所述之條：之：不 隹是如本實施形態之方式，特別是在形成電阻哭= 亦體元件之情況時，不一定需要上述之4種半導體層，…、 p以獲得「發明之基本精神」所述之效果。 之=24是平面圖，用來表示本實施形態之另一半導體 圖：随器R11之構造，圖25是圖24之位置P41P41之剖面、 不電阻為R11所具備之構造，當與電阻器R丨比較時，其 2同部份是將N型之半導體層25替換成為丨型半導體層八 之，和未設有N+型半導體層26a，2 6b。在N+型半導體^251 間田面:設有互相分離之配線26c，26d。在配線26c，2曰6d之 質濃^採用電阻性接觸，所以可以提高半導體層251之雜 之=外一方面，在積體電路很少只採用電阻器，在大部份 二=亦形成有CM〇s電晶體，因此大部份在絕緣體^上亦 PMOS電晶體。如圖23之左側所示之pM〇s電晶體，與 之電阻||R1 —起裝載在積體電路，在此種積體電 2中:子在有上述之4種半導體層，和可以加以把握。但 編且器之半導體㈣電型成為與上述者相 2阻器和嶋電晶體裝载在積體電路，在此種積體 ^路中亦可以存在有上述Μ種半導體層，和可以加以把 圖26疋平面圖’用來表示本實施形態之更另一半導體裝
第24頁 515085
置之電阻器R2之構 電阻器R2所具有之 其經由圖中未顯示 層2 5對立。此種構 形態5 · 造，圖27是圖26之 構造是在電阻器R1 之閘極絕緣膜形成 造亦可以抑制洩漏 位置P 5 P 5之剖面圖。 追加閘極電極G 5，使 與pn接面J3和半導體 電流。 1圖17所示之CM0S電晶體1〇〇中，假如使源極/汲極層 11，12, 21，22之表面矽化物化，則在區域3〇露出之端部 i〇t，2〇t之表面亦被矽化物化，造成半導體層1〇,2〇產生 通。為著避免此種短路，如pn接面J5所示，最好在其 物化時以絕緣體覆蓋在與部份分離體41，42分離之露出 pn接面。 圖28是剖面圖，用來表示本實施形態之半導體裝置之構 造所示之構造是在圖17所示之CM〇S1〇〇之構造附加用以 覆蓋區域30之絕緣膜48。絕緣膜48可以採用例如氮化膜或 氧化膜，或以氧化膜作為底層之氮化膜。 在圖17所示之構造上一旦全面形成絕緣膜48之後，可以 利用圖型製作只殘留在區域3〇。亦可以在形成閘極電極 1 3, 23之側壁之工程，一起形成，因此可以使製造變為容 易。例如，當對成為侧壁之材料之絕緣膜進行異方性蝕刻 時，可以遮罩覆蓋區域3〇，用來使絕緣膜48殘留。 人 圖29是剖面圖，用來表示對具有圖28所示之構造之 電晶體1 0 0施加矽化物化所獲得之構造。可以在閘極電極 13, 23和源極/汲極層U，12, 21，22之表面分別形成矽化物 膜135,233，115，123,213,225。但是，因為端部1(^2〇七未
第25頁 C:\2D-CODE\90-08\90112074.ptd
各出所以不會形成使兩者短路之矽化物膜。 直：：：物化時、:在接觸端部m，2〇t之面設置覆蓋層使 U目巴‘性之材料覆1區域3 0即可，該覆蓋層不需要使其 全體具有絕緣性。 、
:3:疋剖面圖’用來表示本實施形態之另一半導體裝置 冓仏，所示之構造是在圖17所示之CM〇S1〇〇之構造附加 ::乂覆蓋區域30之虛擬閘極DG。但是，虛擬閘極DG與閘極 $極13, 23同樣的，在其下方具有閘極絕緣膜，所以端部 /，20t不會短路。此種構造可以在形成閘極絕緣膜之工 ί二和與閘極電極1 3，2 3相同之工程進行形成，可以使製 造變為容易。例如，可以以多晶矽形成閘極電極13, 23^ 虛擬閘極DG。 圖31是剖面圖，用來表示對具有圖3〇所示之構造之cm〇s 電晶體1〇〇施加矽化物化所獲得之構造。在閘極電極13,23 和虛擬閘極DG，以及源極/汲極層1 1，1 2, 21，22之表面，可 =分別形成矽化物膜13s，23s，DGs，11s，12s，21s，22s。但 疋，因為端部丨〇 t，2 〇 t未露出，所以不會形成使兩者短路 之矽化物膜。
依照上述之方式，對於形成與部份分離體分離之_接 面，在秒化物化時最好進行上述之覆蓋。對於電阻器Rl ρ η接面J 3亦同樣的進行覆蓋，可以防止石夕化物化時之口 〇 面J3之短路。絕緣膜48至少覆蓋接面j3，亦可以如圖32 示’在覆盍半導體層26之後進行開口，用來使半導體声‘ 露出’亦可以如圖3 3所示，對被矽化物化之部份進行預
515085 五、發明說明（23) 之開口。如圖34所示，亦可以使絕緣膜48與部 接觸。對於圖3所示之pn接面J42，在露出到活性； 31b之部份，最好設置上述之覆蓋層。 〆 但是，對於被部份分離體妨礙露出之pn接面，例如圖3 所不pn接面J41，圖4所示之pn接面j43，圖5所示之叩接面 J45，因為形成在部份分離體45之絕緣體9側，所以不會露 出，因此不要上述之覆蓋層為其優點。另外，即使在此種 pn接面之上設置配線之情況時，由於部份分離體之存在， 所以可以使該配線之寄生電容變小。 實施形熊ft ★圖35是平面圖，用來表示本實施形態之叩接面和矽化物 \之配置另外，圖36是剖面圖，用來表示圖μ之位置p6p6 之剖面。半導體層10, 20例如分別具有作為N型井，p型井 之功能，用來形成Pn接面J57。另外，在半導體層1〇,2〇上 形成具有開口窗32, 33之部份分離體72。開口窗32是跨越 Pn接面J57之開口，開口窗33是在半導體層⑺上開口。 在開口窗3 2，3 3，半導體層1 〇，2 〇被矽化物化，在其表面 二別具有石夕化物層l〇s，2〇s。但是，開σ窗32形成跨越叩 =面J57，為著避免其短路，需要避免妙化物膜i〇s，2〇S2 間之短路。為著防止矽化物膜1〇s，2〇s之間之短路，設置 作為遮罩之絕緣膜71用來阻止在開口窗之即接面j5?上產 生石夕化物化，然後再進行矽化物化。 參照圖36，對於從沿著石夕化物膜1〇s之端朝向半導體層 之方向之pn接面J57之距離tl，和沿著從矽化物膜2〇s之
W3l2\2d-code\90-08\90112074.ptd 第27頁 515085 五、發明說明（24) 端朝向半導體層10之方向之pn接面J57之距離t2，假如至 少有一方為r = 2 // m以下時，可以獲得本發明之效果，要 抑制洩漏電流時，最好在pn接面J 5 7之延伸之全部位置， 可以滿足11 ‘ τ或12 S τ 。假如離開矽化物膜1 〇 s，2 〇 s為2 // m之範圍形成連結之方式，則矽化物膜1 〇 s，2 0 s和絕緣膜 71在ρη接面J57之延伸方向不一定要連續。在圖35中所示 之情況時是離開矽化物膜1 0 s，2 0 s為2 // m之境界N 3為連接 之程度，矽化物膜l〇s，20s在pn接面J57之延伸方向形成接 近之情況。因此在此種情況，絕緣膜7 1在該方向亦不需要 設置成連續。 @ 在本實施形態中，在具有跨越pn接面J57之開口窗32之 部份分離體72，設置覆蓋pn接面J57之絕緣膜71。以其作 為遮罩進行半導體層10, 20之矽化物化，可以抑制pn接面 J 5 7之洩漏電流。 用以阻止pn接面產生矽化物化之遮罩，可以採用虛擬問 極用來代替絕緣膜。圖3 7是圖1 7之位置P 3 P 3之剖面圖，2 現與圖3 1類似之構造。其與圖3 1所示之構造之不同部份= 虛擬閘極DG不是覆蓋在區域3〇之全部，不覆蓋半導體芦疋 10t，20t，和以絕緣膜77覆蓋在區域30之半導體層2〇t :另 外，在圖37中所示之情況在虛擬閘極DG亦附加有^側壁°。 以此種方式之虛擬閘極恥，絕緣膜77作為遮罩 ^ 物化，在區域30之半導體層1〇ΐ之表面形成矽化物膜1 假如從矽化物膜l〇S到如接面J5之距離為2 以下日士'， 圖37所示，不需要在半導體層2〇t形成矽化物膜，^以^
制寄生電容。 另外，亦可以如圖3 8所示 層2 0 t，另外亦可以如圖3 9所 面T5和半導體層2〇t雙方。 利用虛擬閘極DG覆蓋半導υ 示，利用絕緣膜77覆蓋pn接 圖40是平面圖，用决_ 膜之配置之實例。3外，、圖41 f施形恶之pn接面和矽化物 示圖40之位置P7P7之刊面=和圖42均為剖面® ，用來表 八^目t ^ ^ 之面之2個實例。半導體層1 0, 20例如 J刀58 Λ 井和Ρ型井之功㉟，用來形細接面 η π^ 在半導體層10, 20上形成有部份分離體73，在 汗’ ®使半導體層10和矽化物膜l〇S露出。 Μ t罩74遥擇性的覆蓋開口窗34。在採用絕緣膜74a 二& + 74之情況時，以圖41表示，在採用虛擬閘極74b 之情況時，以圖42表示。 ^ ，絕緣膜74a與實施形態δ之圖36所示之絕緣膜 同樣的，使半導體層1 0和部份分離體7 3選擇性的露出， 具有作為阻止矽化物化之遮罩之功能。 在未被°卩伤分離體覆蓋之半導體層之全部之表面，不需 要形成矽化物膜，只需要在ρη接面之周圍2#m以内之位置 ，成矽化物膜即可。另外，經由以此方式使半導體層表面 I擇丨生的石夕化物化，可以使石夕化物化之面積減小，可以 減小與其他之導體之間（例如與設在其上方之配線之間）之 寄生電容。 另外’參照圖42，虛擬閘極74b具備有：絕緣膜743，在
C:\2D-CODE\90-08\90H2074.ptd
515085 五、發明說明（26) 矽化物化之前，利用圖中未顯示之A他M〇S電曰μ & 絕緣膜之形成工程，同日车之，、他⑽電曰曰體之間極 晶體之間極電極H 成；和導電膜742 ’利用該電 二進行石夕成工程，同時形成…卜，在半導體 π之石夕化物化：導;=作為遮罩用來阻止半導體層 利用此種方式，：ί;2:42門之表面形成石夕化物膜川。 方向之構造成為;同===虛擬間極74b在厚度 1 0之矽化物化之迻罩之“用士擬閘極74b作為半導體層 比較時，不論况，當與採用絕緣膜74a之情況 體，均可以使半導體層1〇上之厚 以提高形成在其上之層間絕緣膜=_此種方式可 實施形態8. 丁一 r生 圖43疋平面圖，用來表 者 … 膜之配置之實例。#卜 ^ι也 > 恶之pn接面和矽化物 ^ 1 J 另外圖4 4和圖4 5珀A立丨丨二® _之位謂P8之剖面之2個二5/為^面^，用來表示 別具有作為N型井，p型井 丰層例如分 離體75。 、’同口 _ 35, 3 6之部份分 在開口窗36於半暮 _os電曰曰曰體Q5。另夕Γ開’口窗ζΓ除形了成复有電晶體Q4 罩76覆蓋。 因降Γ其周邊部外均被遮 開口自35用來從部份分離體7 置之虛擬層之半導體川，20。此種未/成有半導體裝 小或形狀不同者，在円4q φ θ y /虛擬層亦可以採用大 在圖43中疋採用正方形狀之開口窗35， 第30頁 \\312\2d-code\90-08\90112074.ptd 515085 五、發明說明（27) ^了^體Q4，Q5所佔之位置外，配置多個 =種型樣配置開口窗35之進行，利用型 歹狀 Π:很容易實現。但是，在本實施形態中，開：窗L 】:有。電晶體關’開口咖亦可以不設置成跨 採用虛 t採用絕緣膜76a作為遮罩76之情況以圖44表 擬閘極7 6 b之情況以圖4 5表示。 71同棉：44 t Ά7與實施形態6之圖36所示之絕緣膜 山口 7勺，用來使部份分離體75和半導體層1 〇選擇性的露 ；^开,if作為遮罩用以阻止碎化物化之功能。要獲得與實 同樣之效果時，可以在卯接面J59之周圍内之 絕3 照圖45，虛擬閘極76b在石夕化物化之前具備有： ’、利用電晶體Q4, Q5之閘極絕緣膜之形成工程， 同日=形成，導電膜7 6 2，利用該電晶體之閘極電極之形，成 工私同犄形成，和側壁7 6 4，利用該電晶體之側壁形成 =程，同時形成。另外，在半導體層1〇,2〇之矽化物化 柃丄本身作為遮罩用來阻止半導體層1〇, 2〇之矽化物化， 7^^ 膜762之表面形成矽化物膜761。當採用虛擬閘極 作一為遮罩用來阻止半導體層1〇,2〇之矽化物化時，可以 與電晶體Q4，Q5之閑極G7，G8之高度對齊，與實施 形悲7同樣的，可以提高層間絕緣膜之 部H分墼形成. 下面將.兒明用以形成部份分離體之各種方法。使用以下
515085
515085 五、發明說明（29) ;造研磨氧化膜5°3使其厚度減小’用來獲得圖5。所示之 然後對氮化膜和氧化膜進行蝕刻， 5〇3，和氧化膜5 02。因此如圖51所示^去化胺 氧化膜90上之半導體層5〇lb之表面=邊在被設於埋入 為部份分離體之功能。 虱化膜5 05，具有作 圖52至圖56是剖面圖，以工程順 2製造方法。與部份分離 ；伤分離體之第 所示之播、止 缺从 氣乂方法同樣的獲得圖3 3 5〇3，氧化：j :抗娜°4作為遮罩，對氮化^ 虱化M5 0 2，和半導體層5〇lb 氧化膜㈣出之溝道5丨丨，用之1 成造使埋入 然後，除去抗蝕劑5〇4，堆積半導體層5〇 舜 在成為溝道5 1 1之底邱之拖λ气几时η Λ 史八至ν後孤 51 1之麻部*咖 虱化膜9G，例如覆蓋在溝道 之底邛和内壁及氮化膜5〇3之表面。在 由石夕形成之情況時，例如採用多 ^基板501 鋏絲力主道雕a 1 j々抹用夕日日矽作為+導體層5 0 6。 Γ + + V脰層506上，經由該層5 0 6在溝道511堆積埋入 氧化膜505 ’用來獲得圖53所示之構造。 、 對常之溝道分離同樣之方法進繼處理， 之$冓造。、 仃研磨使其厚度減小，用來獲得圖5 4所示 化=2對氮Λ膜和氧化膜進行蝕刻，除去氮化膜503，氧 化=5 0 2，用來獲得圖55所示之構造。 、然後，進行氧化處理，用來使半導體層501b之表面如本 導體層506中之遠離埋入氧化膜9〇之側被氧化，分別變化 m • ptd 第33頁 515085 五 發明說明（30) f為氧化膜508, 50 9，用來獲得圖56 除去氧化膜508，用來獲得以$ 構&。然後， 咖，_對應到上述4:;:之殘留之半導體層 圖5 7至圖6 0是剖面圖，以工程 3製造方法。與部份分離體之、==分離體之第 510。但是在本方法中，於^ f f冋樣的形成溝道 .t 、乳化膜503和氧化腺; 例如存在有由厚度10〜100㈣之多晶 M5〇2之間， 5〇9 (圖57)。當溝道51〇之形成時ά/成之半導體層 之餘刻，使半導體層50 9之露出V =行半導體層5〇ib 510後退。 您路出到溝道51〇之端部，從溝道 其次，在溝道510之内壁形成氧化膜 所示之構造。例如利用8〇〇〜13 用不心付圖58 化膜5 02，與此相對的，利用7〇〇〜9〇〇 = 氣化，拉以m Λ 乳氣之環境氣體中進行 乳化错以开/成该軋化膜。利用此種 二半導體層509和氧化膜5〇2之間，嫩膜5。2和半5 = 層501b之間、’使所謂之鳥嘴之形狀變為顯著。 :-人，在溝f 510堆積埋入氧化膜521 ，化，用來獲得圖59所示之構造。為著-里使 後面所述之過度姓刻該氧化膜521之表面亦不會變成 低’所以在CMP處理日夺，調整氧化膜521之研磨量威使太 膜521之平坦面之位置不會大幅的低於氮化膜5〇3之主面。 其次，利用濕式餘刻除去氮化膜5 0 3 ’半導體層50 9，更
C:\2D-CQDE\90-08\90112074.ptd 第34頁
515085 五、發明說明（31) =用蝕刻亦除去氧化膜502。但是，在氧化膜5〇2之钱刻 二進行5〇〜100%之過度蚀刻’用來使氧化膜52 之外形形狀變為平滑，和對應到半導體"、、角 之外形形狀，分別形成凹陷523, 52 4 :可層=氮， 所示之部份分離體5 2 2。 “獲得圖6 0 圖61是剖面圖，用來表示在部份分離 二 伸之閘極電極之構造。如位置6 0 i所示，…上亦設有延 朝向部份分離體522之方向之大致斜上之a從鳥嘴之前端 陷523, 524。因此，在閘極電極G1◦之形成^ ，存在有凹 果用來防止不需要之閘極材料殘留在表 ^ 了以提向效 位置601隨著斜向上方使鳥嘴近傍之高^面’、另外，因為在 極電極G 1 0之形成變為容易。 问-差減小，所以閘 另外，如位置6 0 2所示，在從鳥嘴之 體522之方向之斜下之部份，部份分離雕^朝向部份分離 出到半導體層501b側之形狀。因此，呈現以圓狀突 過程中由於進行熱處理或氧化處理所:導體元件之製造 和部份分離體5 2 2之界面近傍所產生之半導體層5 〇 i b 以抑制由於該應力在半導體層5〇11)產生^士力可以緩和，可 [發明之效果] 生、、、。晶缺陷。 依照本發明之中請專利範圍第丨或 =:開分離體和半導體膜之境以+導體裝 ::之位置’其缺陷密度非常低。心下；或未形成有分 1 ip: ΐ面之ΐ漏電流成為非常小。以使在該位置 依照本發明之申請專利範 員之+導體裝置時，可 515085 五、發明說明（32) 以提高半導體裝置之布置之自由度。 依照本發明之申請專利範圍第4項之半導體裝置時，可 以獲得小洩漏電流之二極體。 依照本發明之申請專利範圍第5項之半導體裝置時，可 以獲得小洩漏電流之M0S電晶體。 依照本發明之申請專利範圍第6項之半導體裝置時，可 以避免當對第1半導體層和第3半導體層施加矽化物化時， 亦對第2半導體層和第4半導體層施加矽化物化。 依照本發明之申請專利範圍第7項之半導體裝置時，可 以獲得小洩漏電流之電阻器。 依照本發明之申請專利範圍第9至1 0項之電阻器時，pn 接面形成離開分離體，第3半導體層用來具有對第2半導體 層構成之電阻體進行接觸之功能，所以可以獲得小洩漏電 流之電阻器。 依照本發明之申請專利範圍第1 1項之電阻器時，即使進 行矽化物化處理亦可以防止第1半導體層和第2半導體層之 短路。 - 依照本發明之申請專利範圍第1 2項之半導體裝置之製造 方法時，可以製造申請專利範圍第6項之半導體裝置。 依照本發明之申請專利範圍第1 3或1 4項之半導體裝置之 製造方法時，可以很容易製造申請專利範圍第6項之半導 體裝置。 依照本發明之申請專利範圍第8項之半導體裝置時，在 離開金屬化合物和半導體之境界2 // m以下之位置，其缺陷
11«
C:\2D-CODE\90-08\90112074.ptd 第36頁 515085 五、發明說明（33) 密度非常低。因此，在該位置所形成之pn接面之洩漏電流 可以成為非常小。 依照本發明之半導體裝置時，可以避免pn接面之短路。 依照本發明之半導體裝置時，可以提高形成在半導體裝 置上之層間膜之平坦性。 依照本發明之申請專利範圍第1 5項之半導體裝置之製造 方法時，可以製造上述之半導體裝置。 依照本發明之半導體裝置之製造方法時，可以製造上述 之半導體裝置。 [元件編號之說明] 1 PMOS電晶體 2 NMOS電晶體 3 半導體膜 9 絕緣體 10 N-型半導體層 20 P一型半導體層 10s,20s 石夕化物膜 10t,20t 端部 11,21,22 源極/沒極層 13, 23, G5 閘極電極 14,16 P型半導體層 17, 25 N型半導體層 15,27 P+型半導體層 24, 2 6a，26b，28 N+型半導體層
\\312\2d-code\90-08\90112074.ptd 第37頁 515085
\\312\2d-code\90-08\90112074.ptd 第38頁 515085 圖式簡單說明 圖1是剖面圖，用來表示本發明之基本精神。 圖2之圖形用來說明本發明之基本精神。 圖3是平面圖，用來表示本發明之基本精神。 圖4是平面圖，用來表示本發明之基本精神。 圖5是平面圖，用來表示本發明之基本精神。 圖6是剖面圖，用來表示本發明之基本精神。 圖7之圖形用來說明本發明之基本精神。 圖8是平面圖，用來表示本發明之基本精神。 圖9是平面圖 圖10是平面圖 圖11是平面圖 圖12是平面圖 裝置之構造。 圖1 3是剖面圖 裝置之構造。 圖14是平面圖 裝置之構造。 圖1 5是剖面圖 裝置之構造。 圖1 6是剖面圖 圖1 7是平面圖 裝置之構造。 圖1 8是剖面圖 裝置之構造。 用來表示本發明之基本精神。 1用來表示本發明之基本精神。 ，用來表示本發明之基本精神。 ，用來表示本發明之實施形態1之半導體 用來表示本發明之實施形態1之半導體 用來表示本發明之實施形態2之半導體 用來表示本發明之實施形態2之半導體 用來擴大的表示圖1 5之一部份。 用來表示本發明之實施形態3之半導體 用來表示本發明之實施形態3之半導體
\\312\2d-code\90-08\90112074.ptd 第39頁 515085 圖式簡單說明 圖1 9是剖面圖，以工程順序表示本發明之實施形態3之 半導體裝置之製造方法。 圖2 0是剖面圖，以工程順序表示本發明之實施形態3之 半導體裝置之製造方法。 圖2 1是剖面圖，以工程順序表示本發明之實施形態3之 半導體裝置之製造方法。 圖22是平面圖，用來表示本發明之實施形態4之半導體 裝置之構造。 圖2 3是剖面圖，用來表示本發明之實施形態4之半導體 裝置之構造。 圖24是平面圖，用來表示本發明之實施形態4之半導體 裝置之另一構造。 圖2 5是剖面圖，用來表示本發明之實施形態4之半導體 裝置之另一構造。 圖26是平面圖，用來表示本發明之實施形態4之半導體 裝置之更另一構造。 圖2 7是剖面圖，用來表示本發明之實施形態4之半導體 裝置之更另一構造。 圖2 8是剖面圖，以工程順序表示本發明之實施形態5之 半導體裝置之製造方法。 圖2 9是剖面圖，以工程順序表示本發明之實施形態5之 半導體裝置之製造方法。 圖3 0是剖面圖，以工程順序表示本發明之實施形態5之 另一半導體裝置之製造工程。
\\312\2d-code\90-08\90112074.ptd 第40頁 515085 圖式簡單說明 圖3 1是剖面圖，以工程順序表示本發明之實施形態5之 另一半導體裝置之製造工程。 圖3 2是剖面圖，用來表示本發明之實施形態5之電阻器 之構造。 圖3 3是剖面圖 之構造。 圖3 4是剖面圖 之構造。 圖35是平面圖 裝置之構造。 圖3 6是剖面圖 裝置之構造。 圖3 7是剖面圖 裝置之另一構造 圖3 8是剖面圖 裝置之另一構造 圖3 9是剖面圖 裝置之另一構造 圖4 0是平面圖 裝置之另一構造 圖4 1是剖面圖 裝置之另一構造 圖4 2是剖面圖 裝置之另一構造 用來表示本發明之實施形態5之電阻器 用來表示本發明之實施形態5之電阻器 用來表示本發明之實施形態6之半導體 用來表示本發明之實施形態6之半導體 用來表示本發明之實施形態6之半導體 用來表示本發明之實施形態6之半導體 用來表示本發明之實施形態6之半導體 用來表示本發明之實施形態7之半導體 用來表示本發明之實施形態7之半導體 用來表示本發明之實施形態7之半導體
\\312\2d-code\90-08\90112074.ptd 第41頁 515085 圖式簡單說明 圖43是平面圖，用來表示本發明之實施形態8之半導體 裝置之構造。 圖44是剖面圖，用來表示本發明之實施形態8之半導體 裝置之構造。 圖4 5是剖面圖，用來表示本發明之實施形態8之半導體 裝置之另一構造。 圖4 6是剖面圖，以工程順序表示部份分離體之第1製造 方法。 圖4 7是剖面圖，以工程順序表示部份分離體之第1製造 方法。 圖4 8是剖面圖，以工程順序表示部份分離體之第1製造 方法。 圖4 9是剖面圖，以工程順序表示部份分離體之第1製造 方法。 圖5 0是剖面圖，以工程順序表示部份分離體之第1製造 方法。 圖5 1是剖面圖，以工程順序表示部份分離體之第1製造 方法。 圖5 2是剖面圖，以工程順序表示部份分離體之第2製造 方法。 圖5 3是剖面圖，以工程順序表示部份分離體之第2製造 方法。 圖5 4是剖面圖，以工程順序表示部份分離體之第2製造 方法。
\\312\2d-code\90-08\90112074.ptd 第42頁 515085 圖式簡單說明 圖5 5是剖面圖 方法。 圖5 6是剖面圖 方法。 圖5 7是剖面圖 方法。 圖5 8是剖面圖 方法。 圖5 9是剖面圖 方法。 圖6 0是剖面圖 方法。 圖6 1是剖面圖 份分離體之效果 圖6 2是剖面圖 以工程順序表示部份分離體之第2製造 以工程順序表示部份分離體之第2製造 以工程順序表示部份分離體之第3製造 以工程順序表示部份分離體之第3製造 以工程順序表示部份分離體之第3製造 以工程順序表示部份分離體之第3製造 用來表示利用第3製造方法所獲得之部 用來表示習知之CMOS電晶體之構造。
\\312\2d-code\90-08\90112074.ptd 第43頁

Claims (1)

  1. 515085 六、申請專利範圍 1. 一種半導體裝置，其特徵是具備有： 基板，至少其表面為絕緣性； 半導體膜，被設在上述基板之上述表面上，具有第1導 電型之第1半導體層，上述第1導電型之雜質濃度低於上述 第1導體層之第2半導體層，與上述第1導電型相反之第2導 電型之第3半導體層，和上述第2導電型之雜質濃度低於上 述第3半導體層之第4半導體層；和 絕緣性之分離體，在遠離上述基板側之上述半導體膜之 表面，形成與上述基板之上述表面隔離； 上述之第2半導體層和上述之第4半導體層依照上述半導 體膜之厚度方向延伸用來形成pn接面； 沿著上述基板之上述表面，從上述分離體和上述半導體 膜之境界朝向上述分離體之方向作為正方向，以上述境界 作為基準之上述pn接面之位置之最大值為2 //m以下。 2. 如申請專利範圍第1項之半導體裝置，其中上述之pn 接面具有離開上述分離體之部份。 3. 如申請專利範圍第2項之半導體裝置，其中離開上述 分離體之部份之上述pn接面形成半導體元件。 4. 如申請專利範圍第3項之半導體裝置，其中 上述之第1半導體層，上述之第2半導體層，上述之第4 半導體層，上述之第3半導體層以此順序鄰接；和 上述之第1半導體層和上述之第3半導體層具有對pn接面 接觸之功能。 5. 如申請專利範圍第2項之半導體裝置，其中上述之第1
    C:\2D-CODE\90-08\90112074.ptd 第44頁 515085 六、申請專利範圍 半導體層，上述之第4半導體層，上述之第 述之第3半導體層以此順序鄰接，上述之第二導 述之第2半導體層具有作為不同導電型之M =導 /汲極層之功能。 電晶 6·如申請專利範圍第2或5項之半導體裴薏， 有覆蓋層，其接合在離開上述分離體之部俨 之面為絕緣性。 々 7 ·如申请專利範圍第2項之半導體裝置， 上述之第2半導體層被設在上述:第4半導其中 體層， 發層 上 和上 t源槌 其 之上 中 逑Pn 對之上述第1半導體層被設在上述之第2 = 上述之一對之上述第i半導體層具有對上 導 中； 體層中· 接觸之功能。 ......人逑第 8· —種半導體裝置，其特徵是具備有： 基板’至J其表面為絕緣性； 半導體膜，被設在上述基板之上述表面 為一個之依照其厚度方向延伸之pn接面；^， 金屬化合物層，選擇性的形成在上述之°、 為上述半導體膜和金屬之化合物； 導體 沿著上述基板之上述表面，從上述化合 體膜之境界朝向上述之半導體膜之方向二層和 述之境界作為基準，配置成至少被施加以方 面之全部之位置之最大值為2 Am以下。百電壓之 9 · 一種電阻裔’其特徵是具備有： 率導 徵層 形 成有至少 犋上，成 上述+導 向，I、/ 上乂上 上述Pn接
    \\312\2d-code\90-08\90112074.ptd 第45頁 515085 六、申請專利範圍 基板，至少其表面為絕緣性； 第1導電型之第1半導體層，被設在上述基板之上述表面 上； 絕緣性之分離體，在遠離上述基板側之上述第1半導體 層之表面，形成與上述基板之上述表面隔離；和 與上述第1導電型相反之第2導電型之第2半導體層，從 . 上述第1半導體層之上述表面延伸到上述基板之表面，與 上述之第1半導體層一起形成與上述分離體隔離之pn接 - 面，形成在上述之第1半導體層中。 1 0.如申請專利範圍第9項之電阻器，其中更具備有閘極 _ 電極覆蓋在上述pn接面。 11.如申請專利範圍第9項之電阻器，其中更具備有覆蓋 層，其接合在離開上述分離體之部份之上述pn接面之面為 絕緣性。 1 2. —種半導體裝置之製造方法，其特徵是所具備之工 程包含有： (a) 在絕緣體上形成導電型互異之第1半導體層和第2半 導體層，設置從上述第1半導體層和上述第2半導體層之表 面延伸到上述絕緣體之pn接面，在遠離上述絕緣體侧之上 述第1半導體層和上述第2半導體層之表面，將絕緣性分離 體設置成與上述pn接面和上述基板隔離； 、 (b) 在上述之第1半導體層中，形成一對之雜質濃度高 於上述第2半導體層之第2導電型之第3半導體層，作為第1 ， 源極/沒極層；
    C:\2D-CODE\90-08\90112074.ptd 第46頁
    (c)在上述之第2半導體層中 上述第1半導體層之牛二ς 2 ?成一.對之雜冑濃度高於 極/>及極層；和 1卞马弟2源 之半導體裝置之製造方法 源極/汲極和上述第2源極/汲 之閘極絕緣膜之工程，形成 1 3 ·如申請專利範圍第1 2項 其中在形成分別具有上述第1 極之不同導電型iM〇s電晶體 上述之絕緣膜。 1 4·如申請專利範圍第丨2項之半導體裝置之 其中在形成分別具有上述第！源極/沒極第=去’ 極之不同導電型之M0S電晶體之閘極電 弟2源極/汲 形成上述之絕緣膜。 土 <工程， 15. —種半導體裝置之製造方法，其特 程包含有： 疋Μ具備之工 (a)在絕緣體上形成導電型互異之第 導體層，峨上述第！半導體層和上述+第==2半 面延伸到上述絕緣體之叩接面，在遠離上述絕缘=曰之表 述第1半導體層和上述第2半導體層之表面，：：之上 述Pn接面開π之開口部之絕緣性之分使=使上 絕緣體隔離； 偵一、與上述之 (b)在上述之第1半導雜爲犯# (C) ^ ^ ^ ^ ^ ^ ^ ^ 在上述之開口部使上述第i半導體層和第2半導二接之面至
    515085
    C:\2D-CODE\90-08\90112074.ptd 第48頁
TW090112074A 2000-06-13 2001-05-21 Semiconductor device, method of manufacturing the same and resistor TW515085B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000176884 2000-06-13
JP2000322634A JP4988086B2 (ja) 2000-06-13 2000-10-23 半導体装置及びその製造方法並びに抵抗器及び半導体素子

Publications (1)

Publication Number Publication Date
TW515085B true TW515085B (en) 2002-12-21

Family

ID=26593831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112074A TW515085B (en) 2000-06-13 2001-05-21 Semiconductor device, method of manufacturing the same and resistor

Country Status (6)

Country Link
US (4) US6707105B2 (zh)
JP (1) JP4988086B2 (zh)
KR (1) KR100549742B1 (zh)
DE (1) DE10119775A1 (zh)
FR (1) FR2810156B1 (zh)
TW (1) TW515085B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4988086B2 (ja) * 2000-06-13 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法並びに抵抗器及び半導体素子
JP3719650B2 (ja) 2000-12-22 2005-11-24 松下電器産業株式会社 半導体装置
JP4413841B2 (ja) * 2005-10-03 2010-02-10 株式会社東芝 半導体記憶装置及びその製造方法
US7411409B2 (en) * 2005-11-17 2008-08-12 P.A. Semi, Inc. Digital leakage detector that detects transistor leakage current in an integrated circuit
WO2009101696A1 (ja) 2008-02-14 2009-08-20 Hidekazu Hirokawa 眼球運動の視軸照射軸同軸化追尾装置の作動方法
JP5430907B2 (ja) * 2008-10-31 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309661A (ja) * 1989-05-24 1990-12-25 Toshiba Corp 半導体集積回路
JP3778581B2 (ja) * 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
US5874768A (en) 1994-06-15 1999-02-23 Nippondenso Co., Ltd. Semiconductor device having a high breakdown voltage
JPH08130295A (ja) 1994-09-08 1996-05-21 Mitsubishi Electric Corp 半導体記憶装置および半導体装置
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
JP3397516B2 (ja) * 1995-06-08 2003-04-14 三菱電機株式会社 半導体記憶装置及び半導体集積回路装置
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
JP2001077368A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4988086B2 (ja) * 2000-06-13 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法並びに抵抗器及び半導体素子

Also Published As

Publication number Publication date
JP2002076111A (ja) 2002-03-15
US7449749B2 (en) 2008-11-11
US20040094803A1 (en) 2004-05-20
FR2810156A1 (fr) 2001-12-14
US20060244064A1 (en) 2006-11-02
KR20010112068A (ko) 2001-12-20
DE10119775A1 (de) 2002-01-10
FR2810156B1 (fr) 2004-07-02
US6707105B2 (en) 2004-03-16
US20090051009A1 (en) 2009-02-26
JP4988086B2 (ja) 2012-08-01
KR100549742B1 (ko) 2006-02-08
US7078767B2 (en) 2006-07-18
US20010052620A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
TWI231044B (en) Semiconductor device
US6933569B2 (en) Soi mosfet
TWI307137B (en) Semiconductor device and method of semiconductor device
TWI228754B (en) Semiconductor device and fabrication method thereof
TWI267118B (en) Enhancing strained device performance by use of multi-narrow section layout
TWI573274B (zh) 半導體結構及其製造方法
WO2013033876A1 (zh) 半导体衬底、具有该半导体衬底的集成电路及其制造方法
US6876055B2 (en) Semiconductor device and its production method
KR20160038011A (ko) 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
JP2015037099A (ja) 半導体装置およびその製造方法
TW201112389A (en) Charging protection device
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
TW515085B (en) Semiconductor device, method of manufacturing the same and resistor
US20050205938A1 (en) Semiconductor device and method of manufacture the same
JPS6234150B2 (zh)
TW202301481A (zh) 用於奈米片裝置之厚閘極氧化物裝置選項
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel
TW202114217A (zh) 具有獨立調諧的臨界電壓的場效電晶體
JP2008072142A (ja) 半導体装置の製造方法
WO2013033877A1 (zh) 半导体结构及其制造方法
JP2003101013A (ja) 半導体装置およびその製造方法および集積回路および半導体システム
TWI831172B (zh) 具有不同通道材料之經堆疊場效電晶體
JP2000077678A (ja) 半導体素子とその製造方法
US20230420367A1 (en) Contacts for stacked field effect transistor
WO2020009003A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees