TW202301481A - 用於奈米片裝置之厚閘極氧化物裝置選項 - Google Patents

用於奈米片裝置之厚閘極氧化物裝置選項 Download PDF

Info

Publication number
TW202301481A
TW202301481A TW111112430A TW111112430A TW202301481A TW 202301481 A TW202301481 A TW 202301481A TW 111112430 A TW111112430 A TW 111112430A TW 111112430 A TW111112430 A TW 111112430A TW 202301481 A TW202301481 A TW 202301481A
Authority
TW
Taiwan
Prior art keywords
layer
nanosheet
layers
gate oxide
oxide
Prior art date
Application number
TW111112430A
Other languages
English (en)
Other versions
TWI829133B (zh
Inventor
瑞龍 謝
慷果 程
朱立安 弗洛吉爾
燦魯 朴
維拉拉葛凡 Ｓ 貝斯克
Original Assignee
美商萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萬國商業機器公司 filed Critical 美商萬國商業機器公司
Publication of TW202301481A publication Critical patent/TW202301481A/zh
Application granted granted Critical
Publication of TWI829133B publication Critical patent/TWI829133B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種設備，其包含：一基板；及一薄閘極氧化物奈米片裝置，其位於該基板上，具有一第一複數個奈米片層，其中該第一複數個奈米片層中之每一者具有位於該奈米片的中心處的一第一厚度。一厚閘極氧化物奈米片裝置，其位於該基板上，具有一第二複數個奈米片層，其中該第二複數個奈米片層中之每一者具有一第二厚度，且其中該第一厚度小於該第二厚度。

Description

用於奈米片裝置之厚閘極氧化物裝置選項
本發明大體上係關於奈米片之領域，且更特定言之，係關於在同一基板上同時形成厚閘極氧化物裝置與薄閘極氧化物奈米片裝置。
諸如奈米片場效電晶體(FET)之環繞式閘極裝置正變成一種重要性增加之技術。研究及開發已集中於獨立環繞式閘極奈米片裝置之形成。
額外態樣及/或優點將在以下描述中部分地闡述，並且部分地將自該描述顯而易見，或者可藉由實踐本發明而獲悉。
一種設備，其包含：一基板；以及一薄閘極氧化物奈米片裝置，其位於該基板上，具有一第一複數個奈米片層，其中該第一複數個奈米片層中之每一者具有位於該奈米片的中心處的一第一厚度。厚閘極氧化物奈米片裝置位於該基板上，具有一第二複數個奈米片層，其中該第二複數個奈米片層中之每一者具有一第二厚度，且其中該第一厚度小於該第二厚度。
參考隨附圖式之以下描述經提供以輔助對如申請專利範圍及其等效物所界定之本發明之例示性實施例的全面理解。以下描述包括各種具體細節以輔助彼理解，但此等細節應被視為僅僅例示性的。因此，一般熟習此項技術者將認識到可在不脫離本發明之範疇及精神的情況下對本文中所描述之實施例進行各種改變及修改。此外，出於清楚及簡明起見，可省略熟知功能以及構造之描述。
用於以下描述及申請專利範圍中之術語及詞語並不限於書面含義，而僅用於實現對本發明之清楚且一致的理解。因此，一般熟習此項技術者應顯而易見，本發明之例示性實施例的以下描述係僅出於說明目的而非出於限制如由所附申請專利範圍及其等效物界定之本發明之目的而提供。
應理解，除非上下文另外明確規定，否則單數形式「一(a/an)」及「該」包括複數個指示物。因此，舉例而言，除非上下文另外明確規定，否則對「組件表面」之引用包括對此類表面中之一或多者的引用。
本文中揭示所主張結構及方法之詳細實施例：然而，可理解，所揭示實施例僅說明可以各種形式體現之所主張結構及方法。然而，本發明可以許多不同形式體現且不應解釋為限於本文中所闡述之例示性實施例。實際上，提供此等例示性實施例以使得本發明將為透徹且完整的，並且其會將本發明之範疇傳達至一般熟習此項技術者。在本說明書中，可省略熟知特徵及技術之細節以避免不必要地混淆本實施例。
本說明書中對「一個實施例」、「實施例」、「實例實施例」等之參考指示所描述之實施例可包括一特定特徵、結構或特性，但每一實施例可不包括該特定特徵、結構或特性。此外，此類片語未必指代相同實施例。另外，在結合實施例來描述特定特徵、結構或特性時，應理解，無論是否予以明確描述，結合其他實施例實現此類特徵、結構或特性在一般熟習此項技術者之認識範圍內。
在下文中出於描述之目的，術語「上部」、「下部」、「右側」、「左側」、「豎直」、「水平」、「頂部」、「底部」及其衍生詞應與所揭示的結構及方法之關係就如在繪製圖式中定向那樣。術語「疊對」、「在頂上」、「在頂部上」、「定位在上」或「定位在頂上」意謂第一元件(諸如，第一結構)存在於第二元件(諸如，第二結構)上，其中介入元件(諸如，介面結構)可存在於第一元件與第二元件之間。術語「直接接觸」意謂第一元件(諸如，第一結構)及第二元件(諸如，第二結構)在兩個元件之介面處沒有任何中間導電、絕緣或半導體層之情況下連接。
為了不混淆本發明之實施例的呈現，在以下詳細描述中，此項技術中已知之一些處理步驟或操作可已組合在一起以用於呈現及出於說明性目的，並且在一些例子中可能尚未詳細地描述。在其他情況下，可能根本不描述此項技術中已知之一些處理步驟或操作。應理解，以下描述相當集中於本發明之各種實施例的獨特特徵或元件。
本文中參考相關圖式描述本發明之各種實施例。可設計出替代實施例而不脫離本發明之範疇。應注意不同連接及位置關係(例如，在之上、在之下、鄰接等)係在在以下描述及圖式中之元件之間闡述。除非另外規定，否則此等連接及/或位置關係可為直接或間接的，且本發明在此方面不意欲為限制性的。相應地，實體之耦接可指直接抑或間接耦接，且實體之間的位置關係可為直接或間接位置關係。作為間接位置關係之實例，在本說明書中參考在層「B」之上形成層「A」包括一或多個中間層(例如，層「C」)在層「A」與層「B」之間的情形，只要層「A」及層「B」之相關特性及功能性大體上並未被中間層改變即可。
以下定義及縮寫將用於解釋申請專利範圍及本說明書。如本文中所使用，術語「包含(comprises/comprising)」、「包括(includes/including)」、「具有(has/having)」、「含有(contains或containing)」或其任何其他變體意欲涵蓋非排他性包括。舉例而言，包含一系列元件之組合物、混合物、製程、方法、物品或設備並非必需僅限於彼等元件，而是可包括未明確地列出或固有於此類組合物、混合物、製程、方法、物品或設備之其他元件。
另外，術語「例示性」在本文中用於意謂「充當實例、個例或說明」。本文中描述為「例示性」之任何實施例或設計並非必需解釋為比其他實施例或設計較佳或有利。術語「至少一者」及「一或多個」可理解為包括大於或等於一個之任何整數數目，即一個、兩個、三個、四個等。術語「複數個」可理解為包括大於或等於兩個之任何整數數目，即兩個、三個、四個、五個等。術語「連接」可包括間接「連接」及直接「連接」兩者。
如本文中所使用，修飾所採用的成分、組分或反應物之量的術語「約(about)」指可能例如經由用於產生濃縮物或溶液之典型量測及液體處置程序出現的在數值量上之變化。此外，變化可由量測程序中之無意錯誤、製造、來源或用於製備組合物或執行方法的成分之純度之差異及類似因素而引起。術語「約」或「大體上」意欲包括與基於在申請本申請案時可用之設備而對特定量進行之量測相關聯的誤差之程度。舉例而言，約可包括給定值之±8%或±5%或±2%之範圍。在另一態樣中，術語「約」意謂在所報導數值之5%內。在另一態樣中，術語「約」意謂在所報導數值之10%、9%、8%、7%、6%、5%、4%、3%、2%或1%內。
各種製程被用於形成將封裝至積體電路(IC)中之微晶片，該各種製程屬於四個一般類別，即，膜沈積、移除/蝕刻、半導體摻雜及圖案化/微影。沈積係使材料生長於、塗佈於或以其它方式轉移至晶圓上的任何製程。可用技術包括物理氣相沈積(PVD)、化學氣相沈積(CVD)、電化學沈積(ECD)、分子束磊晶法(MBE)，及近年來的原子層沈積(ALD)等。移除/蝕刻為自晶圓移除材料之任何製程。實例包括蝕刻製程(濕式或乾式)、反應性離子蝕刻(RIE)及化學機械平坦化(CMP)及類似者。半導體摻雜為藉由摻雜例如電晶體源極及汲極，大體上藉由擴散及/或藉由離子植入來修改電特性。此等摻雜製程之後為熔爐退火或快速熱退火(RTA)。退火用以活化植入摻雜劑。導體(例如，鋁、銅等)及絕緣體(例如，各種形式之二氧化矽、氮化矽等)兩者之膜用於連接及隔離電組件。半導體基板之各種區的選擇性摻雜允許藉由施加電壓而改變基板之導電性。
現將詳細參考本發明之實施例，在隨附圖式中說明該等實施例之實例，其中類似參考數字貫穿全文指類似元件。本發明係針對薄閘極氧化物奈米片裝置與厚閘極氧化物裝置在同一基板上的同時形成。薄閘極氧化物奈米片裝置藉由在製造期間薄化奈米片之特定層來形成。此外，在薄化製程期間維持厚閘極氧化物裝置之厚度(例如，奈米片層厚度並不改變)。
圖1A說明根據本發明之實施例的薄閘極氧化物奈米片裝置100。圖1B說明根據本發明之實施例的形成於與薄閘極氧化物奈米片裝置100相同之基板上之厚閘極氧化物裝置102。在圖號中具有「A」的圖說明薄閘極氧化物奈米片裝置100之橫截面。在圖號中具有「B」或「C」的圖說明厚閘極氧化物裝置102之橫截面。
圖2A、圖2B及圖2C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。多個層形成於基板105上以產生奈米片堆疊，其中基板105可為例如矽晶圓、藍寶石晶圓、金屬層、介電層、絕緣層，或適合於形成薄閘極氧化物奈米片裝置100及厚閘極氧化物裝置102的任何類型的層。兩個裝置均形成於同一基板105上。圖2A表示如在圖1A中所識別之橫截面A，圖2B表示如在圖1B中所識別之橫截面B，且圖2C表示如在圖1B中所識別之橫截面C。奈米片堆疊包含複數個交替層，而本文中所描述之交替層的數目僅出於例示性目的。奈米片堆疊相較於所展示內容可具有更多或更少交替層。第一層110A、110B、110C形成於基板105之頂部上。第一層110A、110B、110C為犧牲層，其可為例如SiGe30且具有在約3 nm至8 nm之範圍內的厚度。第二層112A、112B、112C形成於第一層110A、110B、110C之頂部上。第二層112A、112B、112C可為例如同軸生長之Si層或另一合適材料且具有在約10 nm至15 nm之範圍內的厚度。第三層114A、114B、114C形成於第二層112A、112B、112C之頂部上。第三層114A、114B、114C為犧牲層，其可為例如SiGe30且具有在約3 nm至8 nm之範圍內的厚度。第四層116A、116B、116C形成於第三層114A、114B、114C之頂部上。第四層116A、116B、116C可為例如同軸生長之Si層或另一合適材料且具有在約10 nm至15 nm之範圍內的厚度。第五層118A、118B、118C可形成於第四層116A、116B、116C之頂部上。第五層118A、118B、118C為犧牲層，其可為例如SiGe30且具有在約3 nm至8 nm之範圍內的厚度。第六層120A、120B、120C形成於第五層118A、118B、118C之頂部上。第六層120A 120B、120C可為例如同軸生長之Si層或另一合適材料且具有在約10 nm至15 nm之範圍內的厚度。第七層122A、122B、122C形成於第六層120A、120B、120C之頂部上。第七層122A、122B、122C為犧牲層，其可為例如SiGe30且具有在約3 nm至8 nm之範圍內的厚度。
圖3A、圖3B及圖3C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。
圖3A及圖3B之層在此階段未經處理。圖3C中的層經蝕刻以形成至少一個鰭片。圖3C僅出於說明性目的說明兩個鰭片之形成。可基於最終產品之設計形成單個鰭片或複數個鰭片。在蝕刻用於裝置的鰭片期間，蝕刻基板105致使溝渠形成於基板105中。溝渠以溝渠填充劑124C填充。溝渠填充劑124C可包含淺溝渠隔離材料。溝渠填充劑124C填充基板105中形成的溝渠且延伸至第一層110C之底部。溝渠填充劑124C可藉由沈積薄SiN隨後SiO2塊體填充，隨後CMP及凹入形成。
圖4A、圖4B及圖4C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。
圖4A說明薄閘極氧化物奈米片裝置100之初始形成。虛設閘極126A形成於第七層122A之頂部上。硬遮罩128A形成於虛設閘極126A之頂部上，且裝置經蝕刻以形成至少一個柱。圖4A說明三個柱之形成，但可存在針對薄閘極氧化物奈米片裝置100形成的更少或更多柱。間隔件130A形成於虛設閘極126A之側面及硬遮罩128A之側面上，其中間隔件130A形成於第七層122A之頂部上。間隔件130A可選自由SiBCN、SiOCN、SiN或類似材料組成之群。圖4B說明厚閘極氧化物裝置102之一部分的形成。虛設閘極126B形成於第七層122B之頂部上，且硬遮罩128B形成於虛設閘極126B之頂部上。該等層經蝕刻以形成具有所要寬度之柱，如由圖4B所說明。間隔件130B形成於虛設閘極126B之側面及硬遮罩128B之側面上。間隔件130B形成於第七層122B之頂部上。間隔件130B可選自由SiBCN、SiOCN、SiN或類似材料組成之群。圖4C說明由虛設閘極126C圍封的鰭片。虛設閘極126C形成於溝渠填充劑124C之頂部上、第七層122C之頂部上及沿著鰭片中的每一者的側壁形成以圍封鰭片中之每一者，如由圖4C所說明。硬遮罩128C形成於虛設閘極126C之頂部上。虛設閘極126A、126B、126C可包含薄SiO2襯裡之後為塊狀材料，諸如非晶形Si。如由圖4A所說明，薄閘極氧化物奈米片裝置100為短通道裝置，其中閘極長度為短的。如由圖4B及圖4C所說明，厚閘極氧化物裝置102為長通道裝置，其中閘極長度為較長的。
圖5A、圖5B及圖5C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。第一層110A、第三層114A、第五層118A及第七層122A經蝕刻/凹入以形成開放式腔。開放式腔填充有第二間隔件134A (內部間隔件)，之後為間隔件襯裡的等向性回蝕，使得第二間隔件134A位於第一層110A、第三層114A、第五層118A及第七層122A之側面上。磊晶層132A形成於柱中之每一者之間，如由圖5A所說明。磊晶層132A可為例如磊晶生長的重度摻雜Si或SiGe。如由圖5B所說明，磊晶層132B形成於暴露基板105之頂部及第二層112B、第四層116B及第六層120B之暴露側壁上。
圖6A、圖6B及圖6C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。如由圖6A所說明，介電層136A形成於磊晶層132A之頂部上。使硬遮罩128A及間隔件130A之一部分平坦化以暴露虛設閘極126A。如由圖6B所說明，介電層136B形成於磊晶層132B之頂部上。使頂部表面平坦化以移除硬遮罩128B且暴露虛設閘極126B。如由圖6C所說明，使頂部表面平坦化以移除硬遮罩128C且暴露虛設閘極126C之頂部表面。
圖7A、圖7B及圖7C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。圖7A、圖7B及圖7C說明虛設閘極126A、126B、126C之移除及第一層110A、110B、110C，第三層114A、114B、114C，第五層118A、118B、118C及第七層122A、122B、122C之移除。
圖8A、圖8B及圖8C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。圖8A、圖8B及圖8C說明微影遮罩用於打開薄閘極氧化物奈米片裝置100以用於Si薄化製程的圖案化製程。圖8C說明形成於基板105及溝渠填充劑124C之暴露表面上的OPL 138C。OPL 138C圍封第二層112C、第四層116C及第六層120C中之每一者。圖8B說明OPL 138B形成於來自第一層110B、第三層114B、第五層118B及第七層122B之移除的間隙中。OPL 138B形成於間隔件130B及介電層136B之頂部上。OPL 138B、138C保護第二層112B、112C，第四層116B、116C及第六層120B、120C在薄化第二層112A、第四層116A及第六層120A期間不會被損壞/薄化。圖8A說明第二層112A、第四層116A及第六層120A之等向性蝕刻/薄化的結果。修整所述層致使第二層112A、第四層116A及第六層120A之厚度圍繞所述層中之每一者的中心區段減小。第二間隔件134A致使第二層112A、第四層116A及第六層120A之邊緣以相較於所述層的中心區段更慢的速率修整。修整致使第二間隔件134A之頂部表面及底部表面的一部分暴露。第二層112A、第四層116A及第六層120A之中心區段具有d 1的厚度。因此，修整製程致使第二層112A、第四層116A及第六層120A在層之水平軸線上具有變化厚度。第二層112A、第四層116A及第六層120A具有朝向邊緣的較厚部分及朝向層之水平軸線的中心的較薄部分。修整所述層致使第二層112A、第四層116A及第六層120A之中心區段之間的空間(距離d 2)增大。厚度d 1小於距離d 2。第二層112B、112C，第四層116B、116C及第六層120B、120C具有厚度d 3。第二層112B、112C，第四層116B、116C及第六層120B、120C跨所述層之水平軸線具有恆定厚度d 3。厚度d 3大於厚度d 1。
圖9A、圖9B及圖9C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。圖9A、圖9B及圖9C說明自裝置之表面移除OPL 138B、138C。
圖10A、圖10B及圖10C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。圖10C說明形成於基板105之頂部上及溝渠填充劑124C之頂部上的氧化物層140C。氧化物層140C圍封第二層112C、第四層116C及第六層120C。氧化物層140C夾斷(亦即，填充)基板105、第二層112C、第四層116C及第六層120C之間的空間。圖10B說明填充基板105、第二層112B、第四層116B及第六層120B之間的空間的氧化物層140B。此外，氧化物層140B形成於介電層136B、間隔件130B、第二間隔件134B之暴露表面上及第六層120B的頂部上。圖10A說明形成於基板105、第二層112B、第四層116B、第六層120B及第二間隔件134A之暴露表面上的氧化物層140A。氧化物層140A不填充/夾斷基板105、第二層112A、第四層116A及第六層120A之間的空間。氧化物層140A形成於第二間隔件134A之暴露表面上，使得氧化物層140A的一部分包夾於第二間隔件134A與基板105、第二層112A、第四層116A或第六層120A之另一表面之間。氧化物層140A形成於介電層136A、間隔件130A、第二間隔件134A之暴露表面上及第六層120A的頂部上。
圖11A、圖11B及圖11C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。圖11A、圖11B及圖11C展示薄閘極氧化物奈米片裝置100區藉由利用等向性氧化物回蝕製程再次打開的圖案化製程。如由圖11C所說明，OPL層142C形成於氧化物層140C之暴露表面上。如由圖11B所說明，OPL層142B形成於位於介電層136B、間隔件130B之頂部上及第六層120B之頂部上的氧化物層140B之頂部表面上。OPL層142C、142B防止在蝕刻氧化物層140A期間移除氧化物層140C、140B。氧化物層140A藉由蝕刻製程移除，然而，第二間隔件134A保護氧化物層140A包夾在第二間隔件134A與位於第二間隔件134A上方或下方的層之間的一部分。如由圖11A所說明，氧化物層140A大部分經移除，但氧化物層140A的一部分保留。如由虛線圈150A所說明，剩餘的氧化物層140A位於第二間隔件134A與位於第二間隔件134A上方或下方的層之間。虛線圈150A強調位於第二間隔件134A與第六層120A之間的剩餘氧化物層140A。
圖12A、圖12B及圖12C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。圖12C說明移除OPL層142C且用高K金屬閘極144C替換。高K金屬閘極144C形成於氧化物層140C之頂部上。如由圖12B所說明，移除OPL層142B且用高K金屬閘極144B替換。使高K金屬閘極144B平坦化以暴露介電層136B、間隔件130B之頂部表面及氧化物層140B之一部分的頂部表面。圖12A說明形成於柱中之每一者內的空間中之高K金屬閘極144A。高K金屬閘極144A填充基板105、第二層112A、第四層116A及第六層120A之間的空間。高K金屬閘極144A填充間隔件130A之間第六層120A之頂部上的空間。
儘管本發明已參考其某些例示性實施例而展示及描述，但熟習此項技術者應理解，可在不脫離如由所附申請專利範圍及其等效物所界定之本發明的精神及範疇之情況下對其進行形式及細節上之各種改變。
已出於說明目的呈現本發明之各種實施例之描述，但該描述並不意欲為詳盡的或限於所揭示之實施例。在不脫離所描述實施例之範疇及精神的情況下，許多修改及變化對一般熟習此項技術者而言將顯而易見。本文中所使用術語經選擇以最佳解釋一或多個實施例之原理、實際應用或對市場中發現的技術之技術改良，或使得其他一般熟習此項技術者能夠理解本文所揭示之實施例。
100:薄閘極氧化物奈米片裝置 102:厚閘極氧化物裝置 105:基板 110A:第一層 110B:第一層 110C:第一層 112A:第二層 112B:第二層 112C:第二層 114A:第三層 114B:第三層 114C:第三層 116A:第四層 116B:第四層 116C:第四層 118A:第五層 118B:第五層 118C:第五層 120A:第六層 120B:第六層 120C:第六層 122A:第七層 122B:第七層 122C:第七層 124C:溝渠填充劑 126A:虛設閘極 126B:虛設閘極 126C:虛設閘極 128A:硬遮罩 128B:硬遮罩 128C:硬遮罩 130A:間隔件 130B:間隔件 132A:磊晶層 132B:磊晶層 134A:第二間隔件 134B:第二間隔件 136A:介電層 136B:介電層 138B:OPL 138C:OPL 140A:氧化物層 140B:氧化物層 140C:氧化物層 142B:OPL層 142C:OPL層 144A:高K金屬閘極 144B:高K金屬閘極 144C:高K金屬閘極 150A:虛線圈 A:橫截面 B:橫截面 C:橫截面 d 1:厚度 d 2:距離 d 3:厚度
本發明之某些例示性實施例之以上及其他態樣、特徵及優點自結合隨附圖式進行的以下描述將變得更顯而易見，其中： 圖1A說明根據本發明之實施例的薄閘極氧化物奈米片裝置。 圖1B說明根據本發明之實施例的形成於與薄閘極氧化物奈米片裝置相同之基板上之厚閘極氧化物裝置。 圖2A、圖2B及圖2C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖3A、圖3B及圖3C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖4A、圖4B及圖4C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖5A、圖5B及圖5C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖6A、圖6B及圖6C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖7A、圖7B及圖7C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖8A、圖8B及圖8C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖9A、圖9B及圖9C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖10A、圖10B及圖10C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖11A、圖11B及圖11C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。 圖12A、圖12B及圖12C各自說明根據本發明之實施例的裝置在製造階段期間在同一基板上的不同橫截面。
102:厚閘極氧化物裝置
B:橫截面
C:橫截面

Claims (20)

  1. 一種設備，其包含： 一基板； 一薄閘極氧化物奈米片裝置，其位於該基板上，具有一第一複數個奈米片層，其中該第一複數個奈米片層中之每一者具有位於該複數個奈米片層中之每一者之中心處的一第一厚度；及 一厚閘極氧化物奈米片裝置，其位於該基板上，具有一第二複數個奈米片層，其中該第二複數個奈米片層中之每一者具有一第二厚度； 其中該第一厚度小於該第二厚度。
  2. 如請求項1之設備，其中該第一複數個奈米片層中之每一者的側邊緣分別具有大於該第一複數個奈米片層中之每一者的該第一厚度之一厚度。
  3. 如請求項2之設備，其進一步包含： 一第一間隔件層係位於該第一複數個奈米片層中之每一者的側邊緣下方及/或上方。
  4. 如請求項3之設備，其進一步包含： 一第一氧化物層係位於該第一間隔件層與位於該第一間隔件層上方及/或下方的該第一複數個奈米片層中之一者之間。
  5. 如請求項4之設備，其進一步包含： 一高k金屬閘極，其位於該第一複數個奈米片層中之每一者上方及下方。
  6. 如請求項5之設備，其中該高k金屬閘極之部分接觸該氧化物層。
  7. 如請求項1之設備，其中該厚閘極氧化物奈米片裝置包含： 一第二氧化物層，其位於該第二複數個奈米片層中之每一者與該基板之間。
  8. 如請求項7之設備，其中該第二氧化物層夾斷該第二複數個奈米片層中之每一者與該基板之間的空間。
  9. 如請求項1之設備，其中該第一複數個奈米片層中之每一者與氧化物層、一間隔件層及一高k金屬閘極層接觸。
  10. 一種半導體設備，其包含 一基板，其具有位於其上的一薄閘極氧化物奈米片裝置及厚閘極氧化物奈米片裝置； 其中該薄閘極氧化物奈米片裝置包含： 複數個第一奈米片層，其中該複數個第一奈米片層中之每一者具有跨該複數個第一奈米片層的水平軸線的一變化厚度，其中該複數個第一奈米片層中之每一者的一最薄區段位於每一第一奈米片層之中心處； 其中該厚閘極氧化物奈米片裝置包含： 複數個第二奈米片層，其中該複數個第二奈米片中之每一者具有一恆定厚度； 其中該複數個第二奈米片中之每一者的該恆定厚度大於該複數個第一奈米片層中之每一者的該最薄區段。
  11. 如請求項10之半導體設備，其進一步包含： 一第一氧化物層，其夾斷該複數個第二奈米片層中之每一者之間的空間，且該第一氧化物層夾斷該基板與該複數個第二奈米片層中之一者之間的空間。
  12. 如請求項11之半導體設備，其中該第一氧化物層位於該複數個第一奈米片層中之每一者的側邊緣上方及下方。
  13. 如請求項10之半導體設備，其中該複數個第一奈米片層中之每一者的最厚區段位於每一第一奈米片層之邊緣處。
  14. 如請求項13之半導體設備，其進一步包含： 一第一間隔件層係位於該第一複數個奈米片層中之每一者的該邊緣下方及上方。
  15. 如請求項14之半導體設備，其進一步包含： 一第二氧化物層係位於該第一間隔件層與位於該第一間隔件層上方及/或下方的該第一複數個奈米片層中之一者之間。
  16. 如請求項15之半導體設備，其進一步包含： 一高k金屬閘極，其位於該第一複數個奈米片層中之每一者上方及下方。
  17. 一種方法，其包含： 在一基板上形成一奈米片堆疊，其中該奈米片堆疊包含Si與SiGe30的複數個交替層； 處理Si與SiGe30之交替層的一第一部分以形成一厚閘極氧化物奈米片裝置； 處理Si與SiGe30之交替層的一第二部分以形成一薄閘極氧化物奈米片裝置。
  18. 如請求項17之方法，其進一步包含： 在每一Si層之邊緣處形成一間隔件層，其中該間隔件層形成於每一Si層的頂部及底部上。
  19. 如請求項18之方法，其中處理該奈米片堆疊的該第二部分以形成該薄閘極氧化物奈米片裝置包含： 薄化該奈米片堆疊之該第二部分的每一Si層，其中每一薄化Si層在該水平軸線上具有一變化厚度，其中每一Si層的最薄區段位於每一Si層的該水平軸線的中心處。
  20. 如請求項19之方法，其進一步包含： 在每一間隔件層與Si層中之一者之間形成一氧化物層。
TW111112430A 2021-06-15 2022-03-31 包括薄閘極氧化物奈米片器件及厚閘極氧化物奈米片器件之半導體裝置及製造其之方法 TWI829133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/304,112 US11955526B2 (en) 2021-06-15 2021-06-15 Thick gate oxide device option for nanosheet device
US17/304,112 2021-06-15

Publications (2)

Publication Number Publication Date
TW202301481A true TW202301481A (zh) 2023-01-01
TWI829133B TWI829133B (zh) 2024-01-11

Family

ID=84390626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112430A TWI829133B (zh) 2021-06-15 2022-03-31 包括薄閘極氧化物奈米片器件及厚閘極氧化物奈米片器件之半導體裝置及製造其之方法

Country Status (3)

Country Link
US (1) US11955526B2 (zh)
TW (1) TWI829133B (zh)
WO (1) WO2022262462A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955526B2 (en) 2021-06-15 2024-04-09 International Business Machines Corporation Thick gate oxide device option for nanosheet device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4864987B2 (ja) 2009-01-13 2012-02-01 株式会社東芝 半導体装置の製造方法
US9490335B1 (en) 2015-12-30 2016-11-08 International Business Machines Corporation Extra gate device for nanosheet
US9960232B2 (en) 2016-05-09 2018-05-01 Samsung Electronics Co., Ltd. Horizontal nanosheet FETs and methods of manufacturing the same
US10014389B2 (en) 2016-07-26 2018-07-03 Globalfoundries Inc. Methods of forming IC products comprising a nano-sheet device and a transistor device having first and second replacement gate structures
US20180061944A1 (en) 2016-08-31 2018-03-01 International Business Machines Corporation Forming nanosheet transistors with differing characteristics
US9954058B1 (en) * 2017-06-12 2018-04-24 International Business Machines Corporation Self-aligned air gap spacer for nanosheet CMOS devices
US10546942B2 (en) 2017-07-25 2020-01-28 International Business Machines Corporation Nanosheet transistor with optimized junction and cladding defectivity control
US10014390B1 (en) 2017-10-10 2018-07-03 Globalfoundries Inc. Inner spacer formation for nanosheet field-effect transistors with tall suspensions
US10553495B2 (en) 2017-10-19 2020-02-04 International Business Machines Corporation Nanosheet transistors with different gate dielectrics and workfunction metals
US10141403B1 (en) 2017-11-16 2018-11-27 International Business Machines Corporation Integrating thin and thick gate dielectric nanosheet transistors on same chip
US10229971B1 (en) 2017-11-16 2019-03-12 International Business Machines Corporation Integration of thick and thin nanosheet transistors on a single chip
US10607892B2 (en) 2017-12-26 2020-03-31 International Business Machines Corporation Junction formation in thick-oxide and thin-oxide vertical FETs on the same chip
US11062959B2 (en) 2018-03-19 2021-07-13 International Business Machines Corporation Inner spacer and junction formation for integrating extended-gate and standard-gate nanosheet transistors
US10243054B1 (en) 2018-04-03 2019-03-26 International Business Machines Corporation Integrating standard-gate and extended-gate nanosheet transistors on the same substrate
US10741660B2 (en) 2018-06-12 2020-08-11 International Business Machines Corporation Nanosheet single gate (SG) and extra gate (EG) field effect transistor (FET) co-integration
US10886368B2 (en) * 2018-08-22 2021-01-05 International Business Machines Corporation I/O device scheme for gate-all-around transistors
US11101359B2 (en) * 2018-11-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-all-around (GAA) method and devices
US10700064B1 (en) 2019-02-15 2020-06-30 International Business Machines Corporation Multi-threshold voltage gate-all-around field-effect transistor devices with common gates
US10833191B2 (en) 2019-03-05 2020-11-10 International Business Machines Corporation Integrating nanosheet transistors, on-chip embedded memory, and extended-gate transistors on the same substrate
US20200357911A1 (en) * 2019-05-08 2020-11-12 Globalfoundries Inc. Gate-all-around field effect transistors with inner spacers and methods
US11626505B2 (en) * 2019-06-27 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric inner spacers in multi-gate field-effect transistors
US10903317B1 (en) * 2019-08-07 2021-01-26 Globalfoundries U.S. Inc. Gate-all-around field effect transistors with robust inner spacers and methods
US11495662B2 (en) 2019-09-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all around transistors with different threshold voltages
US11296082B2 (en) * 2020-07-30 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US11955526B2 (en) 2021-06-15 2024-04-09 International Business Machines Corporation Thick gate oxide device option for nanosheet device

Also Published As

Publication number Publication date
US20220399450A1 (en) 2022-12-15
WO2022262462A1 (en) 2022-12-22
US11955526B2 (en) 2024-04-09
TWI829133B (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
US10332803B1 (en) Hybrid gate-all-around (GAA) field effect transistor (FET) structure and method of forming
CN108431953B (zh) 垂直晶体管制造和器件
US8890255B2 (en) Structure and method for stress latching in non-planar semiconductor devices
US11062937B2 (en) Dielectric isolation for nanosheet devices
US8790991B2 (en) Method and structure for shallow trench isolation to mitigate active shorts
US9893181B1 (en) Uniform gate length in vertical field effect transistors
KR20150061607A (ko) 반도체 장치 및 그 제조 방법
WO2011038598A1 (zh) 半导体器件及其制造方法
US11158636B2 (en) Nanosheet device integrated with a FINFET transistor
US9431425B1 (en) Directly forming SiGe fins on oxide
WO2012041064A1 (zh) 一种半导体结构及其制造方法
US10367061B1 (en) Replacement metal gate and inner spacer formation in three dimensional structures using sacrificial silicon germanium
TWI829133B (zh) 包括薄閘極氧化物奈米片器件及厚閘極氧化物奈米片器件之半導體裝置及製造其之方法
US9748381B1 (en) Pillar formation for heat dissipation and isolation in vertical field effect transistors
WO2021120358A1 (zh) 一种半导体器件及其制备方法
WO2023088699A1 (en) Stacked nanosheet devices with matched threshold voltages for nfet/pfet
TW202247413A (zh) 具有極紫外光閘極圖案化之混合擴散阻斷
US10943992B2 (en) Transistor having straight bottom spacers
TW202209438A (zh) 半導體裝置及其製造方法
US9768262B2 (en) Embedded carbon-doped germanium as stressor for germanium nFET devices
TWI831172B (zh) 具有不同通道材料之經堆疊場效電晶體
US11563003B2 (en) Fin top hard mask formation after wafer flipping process
US11817501B2 (en) Three-dimensional, monolithically stacked field effect transistors formed on the front and backside of a wafer
US20240162229A1 (en) Stacked fet with extremely small cell height
US11646306B2 (en) Co-integration of gate-all-around FET, FINFET and passive devices on bulk substrate