TW511164B - Method of improving gate oxide reliability - Google Patents
Method of improving gate oxide reliability Download PDFInfo
- Publication number
- TW511164B TW511164B TW90120222A TW90120222A TW511164B TW 511164 B TW511164 B TW 511164B TW 90120222 A TW90120222 A TW 90120222A TW 90120222 A TW90120222 A TW 90120222A TW 511164 B TW511164 B TW 511164B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- item
- range
- scope
- oxide layer
- Prior art date
Links
Landscapes
- Electroluminescent Light Sources (AREA)
Description
XU64 五、發明說明(1) 發明領域: -種= ΐ關於一種半導體製造方法,特別是有關於 7咸少問極氧化層與石夕基底界面之界面陷心體裝置 性=S1ty Qf interfaee trap,Dit)並提昇半導體裝置 相關技術說明: 隨著積體電路的技術日益發展以及元件尺寸微小化的
趨勢下金氧半導體(me t a 1 -ox i d e-sem i conduc t or,M0S )元件中的閘極氧化層越做越薄,對於閘極氧化層的可靠 度要求也相對提高。現今氧化層技術中,常甩的^法是在 閘極氧化層中加入少量的氮以形成氮氧化層而提昇閘極氧 化層的可靠度。因為氮氧化層可與矽基底保有良好的界面 特性且具有較佳的抗電應力特性以降低熱載子(h〇t carrier)效應。然而,過高含量的氮原子會使載子移動 率(mob i1i ty )下降。 此外,以離子植入的方式,在閘極植入氟原子再經由 雨溫驅入(d r i v e - i η )使氟原子擴散至閘極氧化層與石夕基 底的界面,亦即SiOg/Si界面,以形成Si-F鍵結,亦可有 效抵抗熱載子效應。雖然S i - F的鍵結能力強可抵抗熱載子 的應力,但是過量的氟原子,會造成大量未鍵結的氧原子 往Si 〇2/ Si界面移動而形成界面陷解而產生更多缺陷進而 造成半導體裝置特性退化,例如啟始電壓(threshold 0503-6376TW ; TSMQ001-0225 ; Chen.ptd 第5頁 511164 五、發明說明(2) —- voltage )降低、平帶電壓(flat band voltage )改變 另一方面,例如在M0S穿隧式(tunneling )發光二極 體(light - emitting diode,LED)中,同樣由於閘極氧” 化層的可靠度不佳’常在操作一段時間之後,發光效率就 嚴重下降’因此文獻中’有人利用氩氣在閘極氧化層與石夕 基底的界面進行處理,例如一退火(anneal ing )處理, 以在界面處形成Si-Η鍵結而改善發光效率下降的問題,然 而,由於Si-Η鍵結強度並不高,容易在熱載子產生的應力 景夕響下發生斷鍵而在界面產生缺陷,使得閘極氧化膜的可 靠度降低。亦即’在操作LED時所施加的電壓,造成si-Η 斷鍵而使界面陷阱密度增加,電子無法直接穿隧而與電洞 結合並發光,導致發光效率降低。例如施加電壓進行 1 0000秒之後,發光強度就衰減了3〇 %。因此,利用氫氣 的界面處理依舊無法有效提昇閘極氧化層之可靠度。 有鑑於此,本發明提供一種改善閘極氧化層可靠度之 方法,適用於半導體裝置,藉由使用氫氣的同位素一氘 (D2)以取代過去所使用的氮、氟及氫等並藉由三次的退 火處理以有效提昇閘極氧化層的可靠度。 發明概述: 、本發明的目的在於提供一種改善閘極氧化層可靠度之 方法,適用於半導體裝置,藉由通入氘氣以及三次的退火 處理來提昇抵抗熱載子效應所產生應力的能力並滅少閘極 丄104 五、發明說明(3) 氧化層與矽基底界面之界面陷阱密度。 根據上述之目的,本發明提供一種改善 养又之方法,適用於_半導體 , θ可 一基底;對基底進行砉而生切 彳步驟··提供 處理…氣氛ΐϊ ,基底進行第-退火 氣及氧氣,以在基底上带士 . ^ ^ 人〜理,通入氮 „ ^ ^ &上形成一氧化層而作為半導俨驴番十 i ;錢氣與氘氣的氛圍中,對閘極氧化;進行 以及在閘極氧化層上形成-導電層= 裝二之閉極電極。其中,使用-稀釋氫氣酸溶液 進仃上述之表面清潔處理。接著, 溫度在800到1 200。<:的範圍進行M ' fflbar及 、07軏圍進仃第一退火處理30秒到60分 里 》一退火處理係在5到5 00 mbar的範圍且溫产 的範圍進行3〇秒到6〇分鐘且上;= 理,在,力為50 mbar到1 bar的範圍及溫度在800到 1 2 0 0 °C的範圍中進行。 圖式之簡單說明: 為讓本發明之上述目的、特徵和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,作詳細說明如 下: 第1A到1F圖係繪示出根據本發明實施例之製造M〇s穿 隧式發光二極體之剖面圖。 ^第2圖係分別繪示出根據習知技術與本發明方法所製 造之發光二極體,在施加6伏特電壓前後,界面陷阱密度
0503-6376TWF ; TSMC2001-0225 ; Chen.ptd 第7頁 511164 五、發明說明(4) 與能階之曲線關係圖。 第3圖係繪示出根據習知技術與本發明方法所製造之 發光二極體,發光強度與施加電壓時間之曲線關係圖。 [符號說明] 10卜基底; 1 0 3〜氧化層; 105〜導電層。 較佳實施例之詳細說明: 以下配合第1A到1F圖說明本發明實施例之製造M〇s穿 隧式發光二極體之剖面圖。首先,請參照第丨A圖,提供一 基,101,例如是一矽基底,接著藉由一溶劑,例如是稀 釋氫氟酸(diluted HF)溶劑,對矽基底1〇ι進行表面清 潔處理以去除形成於基底101表面的原生(native)氧化 層(未繪示)。在經過稀釋氫氟酸的表面處理之後,基底 ιοί表面矽原子會與氫氟酸中的氫及氟形成Si〜H鍵結以1及一 少量的Si-F鍵結(未繪示),如第1A圖所示。 _ 接下來,請參照第1B圖,為了減少經過氫酸理 後,形成於基底101表面的Si-H &Si—F鍵結,在言及 高溫下,對基底101表面進行30秒到6〇分鐘的二=严 理。此處,工作壓力係低於3x 1〇-6 mbar且产地 到12㈣的範圍。在上述料*處理條件下,= 及Si-F鍵結會被打斷·以使得基底1〇1表面的矽原子里具有1更
511164 五、發明說明(5) 多的懸擺鍵(dangling - bond)。 接下來,請參照1C圖,在完成第一退火處理之後,接 著基底101在氘氣的氛圍中,進行30秒到60分鐘的第二退 火處理。此處,工作壓力係在5到5 0 0 mbar的範圍且工作 溫度在800到1 200 °C的範圍。經過此退火處理,基底1〇1表 面矽原子的懸擺鍵會與氘結合,形成S i - D鍵結,如第1C圖 所示。 接下來,請參照第1 D圖,通入氮氣及氧氣,藉由熱氧 化法,例如乾氧化法(dry oxidat ion ),在壓力為50到 80 0 mbar的範圍且溫度為8〇〇到1 20 0 °C的範圍條件下,在 形成有Si-D鍵結的基底1〇1表面形成一氧化層1〇3,例如二 氧化矽層,以作為穿隧式發光二極體之閘極氧化層丨〇3。 此處’亦可藉由化學氣相沉積法(chemical vapor disposition,CVD )形成氧化層103。另外,對於穿隧式 發光二極體而言,此閘極氧化層1 〇 3的厚度需控制在3奈米 (nm )以下,以獲得較佳的發光效果。 接下來,請參照第1E圖,在氮氣及氘氣的氛圍中,對 閘極氧化層1 0 3進行3 0秒到6 0分鐘的第三退火處理。此 處’工作壓力係在50 mbar到1 bar的範圍且工作溫度在 8 0 0到1 2 0 0 °C的範圍。如此一來,藉由擴散,氘原子可進 一步在閘極氧化層103與基底1〇1的界面,與石夕原子形成更 多的Si-D鍵結。 最後’請參照第1 F圖,在閘極氧化層1 〇 3上形成一導 電層105,例如鋁(A1 )金屬層或複晶矽(p〇ly —)層,
0503-6376T1F ; TSMC2001-0225 ; Chen.ptd 第9頁 、發明說明(6) =作為穿隨式發光二極體之閘極電極1〇5並完成此M〇s穿隧 f發,二極體之製造。另外,經由本發明者實驗證實,進 行一久的退火處理相較於僅進行上述第三退火處理而言, 在氧化層103與基底ιοί界面處,氘的濃度可提高約兩個級 數’亦即有更多的Si-D鍵結形成於界面處而降低了界面陷 阱密度(Dit )。 、由於Si-D的鍵結強度高於^—h的鍵結強度,所以在熱 載子產生的應力作用下較不易斷鍵而形成界面陷阱,亦即 發光二極體在施加電壓時,電子不會陷於界面的缺陷中無 法直接穿隧來與電洞結合而發光。因此,相對地提高閘極 氧化層的可靠度。接著,請參照第2圖,其分別繪示出根 據習知技術(以氫氣作處理)與本發明(以氘氣作處理) 方法所製造之發光二極體,在施加6伏特電壓並進行丨5秒 前後,界面陷阱密度與能階之曲線關係圖。由圖可看出, 依據本發明方法製造之二極體,因Si—D鍵結不易斷鍵而在 施加電壓後,界面陷阱密度並無明顯增加。相反地,以氫 氣作處理之習知技術則因大量。—!!鍵結發生斷鍵,使界面 陷胖密度增加而造成大量的缺陷。接著,請參照第3圖' 其繪示出根據習知技術(以氫氣作處理)與本發明(以氮 氣作處理)方法所製造之發光二極體,正規化 爪 (norma 1 i zed )發光強度與施加電壓時間之曲線關係圖。 由圖可看出,以氫氣作處理之發光二極體在操作一段時 後,因為界面陷阱密度的增加而使得發光強度下降。然曰 而,以氘氣作處理的發光二極體,其發光強度並無下^,
f 五、發明說明(7) 亦即具有較佳的發弁科法 經過三次的退火處理之戈,=,=據本發明之方法,在 η的濃度’亦即具有k量:Si_m”與基底界面 緹昇閘極氡化層的可責 鍵〜存在於界面,進而 載子應力的能力。 Xw 〃較佳的發光效率及抵抗熱 雖然本發明已以較佳實施 限定本發明,任何熟習此項技藝;路;上,然其並非用以 神和範圍内,當可作更動與潤飾, =脫離本發明之精 當視後附之申請專利範圍所界定者為準本發明之保護範圍 1^· 0503-6376TWF ; TSMC2001-0225 ; Chen.ptd $ 11頁
Claims (1)
- J丄丄丄t)4 六、申請專利範圍 體裝1置:ΪΓ巧化層可靠度之方法’適用於-半導 提供一基底; 對上述基底進行表面清潔處理; 對上述基底進行第一退火處理; 在氘氣氛圍中,對上述基底進行第二退火處理; 通入氮氣及氧氣,以在上述基底上 ’ 為上述半導體裝置之閑極氧化層;4 1化層而作 f氮氣與氘氣的氛圍中,對上述閘極氧化 退火處理;以及 必订第二 化層上形成-導電層,以作為上述半導 其中上述清潔 其中上述第一 其中上述第一 2 ·如申請專利範圍第1項所述之方法 處理係使用一稀釋氫氟酸溶劑。 3 ·如申請專利範圍第1項所述之方法 退火處理之工作壓力係低於3 X 1 mbar 4·如申請專利範圍第1項所述之方法’升 退火處理之工作溫度係在8〇〇到1 20 0。(:的範圍。 5 ·如申請專利範圍第1項所述之方法,其中上述第 退火處理之進行時間係在3〇秒到60分鐘的範圍。 6·如申請專利範圍第1項所述之方法,其中上述第 退火處理之工作壓力係5到500 mbar的範圍。 7 ·如申請專利範圍第1項所述之方法,其中上述第 退火處理之工作溫度係在8 〇 〇到1 2 0 0。(:的範圍。 0503-63761W ; TSMC2001-0225 ; Chen.ptd 511164 六、申請專利範圍 、 ·如申請專利範圍第1項所述之方法,其中上述第二 退火處理之進行時間係在3 0秒到6 0分鐘的範圍。 9 ·如申請專利範圍第1項所述之方法,其中形成上述 閉極氧化層之工作壓力係5〇到8〇〇 mbar的範圍。 1 0 ·如申請專利範圍第1項所述之方法,其中形成上述 間極氧化層之工作溫度係在8 0 0到1 2 0 0 °C的範圍。 11 ·如申請專利範圍第1項所述之方法,其中形成上述 閑極氧化層係擇自於利用乾氧化法及化學氣相沉積法之 少一種。 12·如申請專利範圍第1項所述之方法,其中上述第三 退火處理之工作壓力係50 mbar到1 bar的範圍。 13·如申請專利範圍第1項所述之方法,其中上述第三 退火處理之工作溫度係在8〇〇到l2〇〇°C的範圍。 / 14·如申請專利範圍第1項所述之方法,其中上述導電 層係擇自於一鋁金屬層及複晶矽層之至少一種。 15·如申請專利範圍第1項所述之方法,其中上述半導 體裝置係一穿隧式發光二極體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90120222A TW511164B (en) | 2001-08-17 | 2001-08-17 | Method of improving gate oxide reliability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90120222A TW511164B (en) | 2001-08-17 | 2001-08-17 | Method of improving gate oxide reliability |
Publications (1)
Publication Number | Publication Date |
---|---|
TW511164B true TW511164B (en) | 2002-11-21 |
Family
ID=27752326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90120222A TW511164B (en) | 2001-08-17 | 2001-08-17 | Method of improving gate oxide reliability |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW511164B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253020B2 (en) | 2005-01-04 | 2007-08-07 | Omnivision Technologies, Inc | Deuterium alloy process for image sensors |
-
2001
- 2001-08-17 TW TW90120222A patent/TW511164B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253020B2 (en) | 2005-01-04 | 2007-08-07 | Omnivision Technologies, Inc | Deuterium alloy process for image sensors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283429B (en) | Processing apparatus, manufacturing apparatus, processing method, and manufacturing method of electronic device | |
TW533489B (en) | Semiconductor device and production method thereof | |
JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3829084B2 (ja) | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 | |
KR100391840B1 (ko) | 반도체기판표면상의절연막형성방법및그형성장치 | |
JP2007201429A (ja) | 複合基板の作製方法 | |
Heyns et al. | Cost-effective cleaning and high-quality thin gate oxides | |
JP3887364B2 (ja) | 半導体装置の製造方法 | |
JP4545401B2 (ja) | 半導体装置の製造方法 | |
US6372581B1 (en) | Process for nitriding the gate oxide layer of a semiconductor device and device obtained | |
TW511164B (en) | Method of improving gate oxide reliability | |
US20090047799A1 (en) | Gate oxide leakage reduction | |
JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
JP2016103637A (ja) | 2枚の基板を積層する方法 | |
US8501636B1 (en) | Method for fabricating silicon dioxide layer | |
US11201049B2 (en) | Thiourea organic compound for gallium arsenide based optoelectronics surface passivation | |
JPS62136827A (ja) | 半導体装置の製造方法 | |
JP4609026B2 (ja) | Soiウェーハの製造方法 | |
TWI611462B (zh) | 絕緣層上覆矽基板及其製造方法 | |
JP2020107639A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6649800B2 (ja) | 電子装置およびその製造方法 | |
JP2019062139A (ja) | 半導体装置の製造方法 | |
JP2006216644A (ja) | 半導体装置の製造方法 | |
JP2005285963A (ja) | Soi基板の製造方法 | |
JP2007048882A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |