TW508678B - Method for fabricating a dual metal gate for a semiconductor device - Google Patents
Method for fabricating a dual metal gate for a semiconductor device Download PDFInfo
- Publication number
- TW508678B TW508678B TW090129937A TW90129937A TW508678B TW 508678 B TW508678 B TW 508678B TW 090129937 A TW090129937 A TW 090129937A TW 90129937 A TW90129937 A TW 90129937A TW 508678 B TW508678 B TW 508678B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- gate
- metal
- metal layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 99
- 239000002184 metal Substances 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 230000009977 dual effect Effects 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 36
- 238000009413 insulation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000009966 trimming Methods 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- 210000002784 stomach Anatomy 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 22
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 113
- 238000005516 engineering process Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 235000019391 nitrogen oxide Nutrition 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 tungsten (w) Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001674048 Phthiraptera Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
508678 五 發明說明（1) 登2月之背景 . <發明之範圍〉 泛使ΐί!為：:=製備半導體元件導電金屬閘結構的廣 術來隹"丰邋二Ϊ殊之部分為利用金屬層鑲嵌的製程技 術來衣仏+ v體兀件之雙重金屬閘極。 <相關技藝之描述〉 “ ΐ::ί導體元件製備技術的發展中，對於傳統習見 夕日日矽或金屬矽化物所構成的閘極結 小於0. 1微米以下的製裎太進0士 ^再右田其線見孜何 理之限制。 衣％水率％ ’將面臨到許多元件的物 間極夕為閘極之元件，其所遇到的問題為當 ΓΐΓΐ! Γ厚度增加時所伴隨而來的將是閉極缺乏 離子植入摻雜技術所生成㈣的 生，而且當改變摻雜齙；产…> + .曰男牙透之現冢屋 變元件動作的啟始在70件内的分布時，亦將同時改 之導：':ί:製：ΐ ΐ於:ΐ到降低電阻所需減小 構。， 的考里下，其亦非一合適的元件結 動機口：發：二：=起了另-更新型的閘極的發展 為基礎來發展，以新型的材料及新的元件閘極結構 應此需求金屬材料：^習用閘極之更佳替代物。為因 為金屬閘極在本質上=1於本發展領域中才被引用之，因 、不雨進行離子摻雜的製程技術，因此 第5頁 五、發明說明（2) ' ---：-----— * .存j於傳統習用閘極所會發生的上述問題便自然地被迎刀 而解，其將不會發生於金屬閘極之使用上。 此外’傳統習見的金屬閘極因其為屬於單一金屬閘極 =構如此將可藉由金屬因具有於矽半導體能階之中間 此V間隙處的功函數動作值，故可在1^塑通道金屬氧化半 導體電晶體（NMOS)及Ρ型通道金屬氧化半導體電晶體 = MOS)區域中形成一對稱的啟始電壓。而該金屬間極的材 貝可由多種金屬製成，例如鎢（w)，氮化鎢（WN)，鈦 (τυ，氮化鈦（πν)，鉬（Mo)，氮化鉬（M〇N)，鈕（Ta)，氮 化鈕（TaN)，鈦鋁合金（Ti3A1),氮化鈦鋁合金（Τΐ3ΑΐΝ) 等。 — 不幸地，當單一金屬閘極被使用在互補式金屬-氧化 場效應電晶體元件（CMOSFET)時.，其平坦的能帶電壓於元； 件的NMOS及PMOS區域處將會因此減小，所以啟始電壓也將. 因此而增加。而為了要使啟始電壓降低，則可利用植入相 反離子所形成的阻障通道來達成。然而，.此將會負面地造 成於革補式金屬-氧化場效應電晶體元件内的短通 及遺漏電流的增加。 μ ’因此，由上述的說明再另外發展了雙重金屬閘極的元 件構造’其主要精神為根據一已存在之雙重多晶矽閘極的 操作原—理，將二個分離且不同的金屬閘極分別置於相對的， NMOS及PMOS區域中，並以不同的功函數值動作之。 根據之前的習見技藝，第1A圖到第1E圖顯示了 一傳統 雙重金屬閘極半導體元件的連續製作步驟。 508678
由第1 A圖所示；於習异沾4士# ：^ , A ^ 見的技蟄中為在1之半導體基底 材貝上先利用光罩微影技術及雜 ⑽㈣“㈣心 峨子植入製程形成兩個分離 的NM0S及PM0S區域，其於圖中為以“和扑表之。隨後並在 基Ϊ材【士形成2之場氧化層，並於半導體基底材質上再 形成一層薄的遮蔽氧化層（此未顯示在圖例），再利用光罩 微影技術及植入適當離子用以調整3a之關⑽區域及讥之 P Μ 0 S區域之個別的啟始電壓。 然後，再將薄的遮蔽氧化層移除。於第1β圖所示，4 =閘極絕緣層，而5和6則分別為在關〇s區域之金屬層及阻 金屬層此一種金屬層為連續依次地在整個半導體元件 基底材質上形成。5之金屬層為用在關⑽區域，其包含有 接近矽兀素傳導帶之費米能量。接著於題⑽區域上再形成 二適當的第一層蝕刻光罩（此未顯示在圖例）。而後6之阻 ¥金屬層及5之NM0S金屬層則可利用該第一層蝕刻光罩， 經由黃光微影及蝕刻製程連續地將3b之㈣⑽區域上的5及6 二層金屬層移除之，最後所得的結果如第lc圖所示。 然後於半導體元件上全面地沉積一層金屬層，第丨D圖 中以7表之。此金屬層再PM0S區域上與基底材質之間有4之 絕緣，層的結構存在，如第1 D圖所示。 並於PM0S區域上再形成一適當的第二蝕刻光幕（此未 顯示在.圖例），且利用此蝕刻光罩經過黃光微影及蝕刻製 程，將雙重閘極之8a及仙分別地於NM〇s APM〇s區域上形 成，結果如第1 E：圖所示。 接著於元件上全面地沉積上一層氮化物，其為一種絕
508678 五、發明說明（4) :緣的構造將作為後續間隙壁形成。經全面地毯覆式蝕刻 製程後，間隙壁即會於8a及8b之雙重金屬閘極的横向侧面 壁上开》成。然後再經離子植入的製程步驟，於每一 3 a之 NM0S及3b之？103區域上形成源極/集極.區域，如第1£;圖中 之10a及10b所示。以上之連續步騾後，即可完成一具 重金屬閘極的互補式金屬—氧化場效應電晶體元件之製又 備。 不幸地，上述習見之雙重金屬閘極的結構有多個缺 =，例如要在NMOS及PMOS區域上的金屬層欲形成金屬閘 ¥，其所使用的蝕刻製程配方不易設定調配，徐此之外， 另蝕刻製程及離子植入步驟中將可能使用到電 此將增加對元件的傷害’且當金屬閘極 ：丄的 熱製程對於元件亦會產生更多的熱損害。 八後、戈的 而且，由於在NM0S區域與在PM〇s區域 者之間具有相當的高度|，此在丰導邱开土的金屬閘極- 損壞及姓刻製程能“ί 4 t” 基底材質被 的。]衣扛此力的考$下，確實是難以準確地被掌控 〈發明之總論〉 ，故本發明的目的為提供一蓋墓卿_ 閘極萝借的古氺甘4 〇牛¥肢凡件之雙重金屬 J似衣備的方法，其為·一更.簡县播 束私昍沾S — R 更間易且％疋可靠的製程方法。 · I月的另目的為提供一改善半導I#亓此+德义人 屬閘極掣锆沾古沬. 卞守奴兀件之雙重金 程對元件本身的所诰士沾為作~ Λ u包漿或熱相關製 及操作：：…熱傷害，而且可強化間極的外貌.
第8頁 508678 五、發明說明（5) 本發明的再一目的為提供一改善半導體元件之雙重金 屬閘極製備的方法，其可達到更高階的元件整合積集度。 本發明之所有欲達成的目的為利用金屬層鐵嵌^程 技術來完成半導體元件之雙重金屬閘極的構造。 、根據本發明所提供的製程方法，其製造^半導體元件 為一具有PM0S區域及NM0S區域於其十的半導體基底材質， 並連續依次地在此基底材質上沈積第—閘極絕緣層及第一 ，屬層，且該第一金屬層及第一閘極絕緣層又再依序地經 黃光光罩微影及蝕刻等製程定義出元件之.圖案，最後社 為在介於PM0S區域及NM0S區域間的第—區域内 τ ^ 問極’而於另外相對的位置上之第二區域另了 = 義上的。亞閘極。 而後於每一第一閘極及啞閘極的橫向側面壁上形成絕 f的間隙壁，並於第一閘極及啞閘極相鄰之每一側面的 導體基底材質内形成了源極/汲極區域，並另於包含 極/汲極區域的絕緣體之結構層上再沉積一層内層介… ί二為了使第一金屬層所定義出的圖形可曝露出g來，$需再 ，荖光修整的步驟來達成。而為了使第二區的半 底材’質之圖案部分可爆露出來，需再將1閑=^ 修 2於+導體基底材質曝露的部分及内層介電連 第二開極絕緣層及第二金屬層。之後v為以； '包層可曝露出來需再經磨光修整第二金屬 二 絕緣層’如此就可製得在第二區域内的第二；；弟-開極 在本發明中，之第一及第二閘極可分別地被使用在關〇s
508678
508678 五、發明說明（7) ^ =驟中未被選定的區域，其部份的半導體基底材質將 疋曝鉻於外的，而由此則可定義出楚— 昂二區域。 第二閘極絕緣層及第二金屬層 ‘. 港朴…… ㉟為被連續依次地沈積並 覆盍於半導體基底材質的第二區域 七^八 ^ ^ t X所曝露的部份及内層介 :層與第二光罩層上。接著，為了使内層介電層可曝露出 來，故依序地將第二金屬層’第二閘極絕緣層和第二光罩 層進行磨光修整的程序，如此即可完成整個雙重金屬閉極 的結構。
對於第一金屬層而言，其較合宜的沈積厚度為介於 1 0 0 0到3 0 0 0埃之範圍内，而第一及第二金屬層則可視元件 的功能來疋義被使用於N Μ 0 S及P Μ 0 S區域上，亦即當腿q g被 定義為第一區域時，則PMOS就被定義為第二區域來作用。 相對地，亦可將二者分別定義成第二區域及第一區域，因 其為可轉換的。 對於在NMOS的金屬層而言，其所具有較合宜的功函數 值為小於專於4 · 2電子伏特。而相同地對於在ρ μ 〇 §的金屬 層而言’其所具有較合宜的‘功函數值為大於等於4· 8電子 伏特。 、，另外，幵》成第一閘極絕緣層及第二絕緣層的物質最好 為遥用由氧化物，氮-氧化物及其他具有高介電常數材料 所組成的族群。 " 而第一光罩層及第二光罩層所沈積之較合宜的厚声 介於8 0 0到1 〇 〇 〇埃之範圍内。對於内層介電層而言，又“、、 40 0 0到60 0 0埃之範圍内為宜。 、隹
第11頁 508678 五、發明說明（8) --—----- 而在形成第-金屬層及第—閘極絕緣層所使用 方法，可画乾蝕刻或濕蝕刻來完成。 本發明將完整地以文字及附隨的圖示於下說明，並以 較適^的具體實施例輔以說明。本發明將包含於許多不同 的形悲中，故不應將其只限制於所提出分析說明之 施例之内。 貝 <較佳具體實施例之詳細描述> 第2A圖中之11為半導體的基底材質，在其中先定義出 主動區域及場區域，而後並於場區域内形成以12表示之場 氧化層。
而後，在11之半導體基底材質上利甩習見之黃光光罩 微影技術及離子植入製程形成N—井（N —wel丨）及？-井 (Piell)在圖示中分別以13a及13b表示之。而該13 a之N-井^及13b之P-井分別又被成為pM〇s區域及題⑽區域。 在第⑼圖中顯示在含有13a及13b之PM0S及NM0S區域的 lj之半導體基底材質上形成了 一14之遮蔽，氧化層，此遮蔽 氧作層的較適宜的厚度為介於5〇到1〇〇埃之範圍内。再以 黃光光罩微影技術及離子植入製程調整13a及131)之PM〇s及 NM0S’之啟始電壓值。然後再將14之遮蔽氧化層移除之。
對於1 3a之PMOS區域而言，其較適宜的植入離子以石中 (As)或磷（P)為主而對於13b之龍〇8區域則以硼（B)或二說 化硼（BF2)為主要之植入離子。 接著於第2C圖中顯示在整個含有i3a之PM0S及13b之 NM0S區域之半導體基底材質上連續沈積了第一閘極絕緣層
.......… - ^極：：：沾此：5分別以15及16表示。而形成15之第 其他且有古二千ί貝取好為選用由氧化物，氮-氧化物及 ^有;:介電常數材料所組成的族群。. 上，作i ί金屬層在本具體實施例中為用在NMOS區域 示在圖例)上可。具上體替，中用在區域（此未顯 有接近矽之傳導^的眷*之心屬其所使用的金屬材質須具 之第_么s 贡的費米旎量者為宜，亦即在NMOS上的1 6 的金屬材料i f以具有小於等於4.2電子伏特之功函數值 適宜4 I 另外，丨6之第一金屬所沈積的較 厗度為介於100〇到3 00 0埃的範圍内。 f著f第2D圖中，在13aiPM〇s及丨扑之關⑽區域上的 積ί;;ίί層上沈積了第一光罩層，以Η表示之。此沈 Ϊ 於8〇。到1〇°°埃之範圍為適宜。然後並利用 =疋的姓刻光罩經由姓刻製程將第一光罩層之圖案定義出 後“再將4守疋的钱刻光罩移除，並再以1 了之第一光 罩層已定義出的圖形作為飯刻製程的阻障物。經 !!ΓΓί即可$成16之第—金屬層及15之第1極絕緣層 的圖’/卞疋義在兀件上，如此就成功地在丨3a之⑽⑽區域及 13b之NMOS區域上分別形成二個閘極結構，在圖示中以4〇 和50表示。當於13b之關的上5〇之閘極結構作為雙重閘極 結構的第一閘極之功能時，在13a之pM〇s上的4〇 為擔任一啞閘極的功能。 # 接著’為了要在半導體基底材質上的源極/汲極區域
508678 五、發明說明（10) :禮入低劑量的齙；.+ LL & 極作為進行離子插，t為利用40之啞閘極及50之第一閘 以輕摻雜的S2 ^之阻¥物’植入低濃度之特定離子 覆蓋成在：後沈積上-層氮化物將 一 _ θ η μ t 果。在〇之啞閘極及50之第一閘極的每 棱向側壁上均形成18之間隙壁。 ]往的母 而後，再以1·8之間隙壁.你氣魏工姑 之丰篆轉a念从餅]f、土作為離子植入的阻障物，在11 V 基底材貝上植入高劑量的 口亞閘極及50之® _ μ托λα工， 如此在4 U之 、免κ及…之弟閘極的兩側形成了高摻雜離子的源極/ 沒極區域，在第2E圖中以19a及19b表示之。子的源極/ 上2㈣中所示’於包含有…及m之源極/没極區 =積一：層介電層形成—絕緣結構，此介電層於圖中 表示，其較適宜的厚度為介於4〇〇〇到6_埃的範圍 内。再將其與第一光罩層一起磨.敫 μ 第一金屬層頂部表面爆露出來為止刻之16的 接著於13a之PMOS區域或於13b之龍⑽區域中擇任一， 先將其以21之第二光罩層罩幕起來，在第2〇圖中之呈實 施例為以1 3 b之N Μ 0 S區域為說明，其上有覆蓋了 2丨之第二" 光罩’層的50之第一閘極，亦即在具有曝露於外之16第一一金 屬層的第一閘極5 0上沈積.覆蓋一層21之第二光罩層，其 積的厚度介於8 0 0到1 0 0 0埃的範圍内為宜。 八/ 再以第二光罩層作為阻障物’經由乾蝕刻或濕蝕刻之 製程，將16之第一金屬層及15之第一閘極絕緣層從13a之 PMOS區域完全地移除，如此得到—完全取代啞閘極的開.
第Ui頁 ^08678
此開洞使11之半導體基底材 出來。
洞，第2G圖中為以6〇表示 中的部份PM0S區域13a曝露 接著’如第2 Η圖中所示，在11之丰導麟其 所 露部份及20之内層介電層盥21之笫—氺¥ = 土、-材貝的曝 认、士社 _ 包尽之弟一先罩層之上連續依攻 =%上22之第二閘極絕緣層及23之第二金屬層。在此u 斤弟二閘極絕緣層所使用的材質最好為選用由氧化物，
〜虱化物及其他具有高介電常數材料所組成的族群。^ 在本具體實施例中23之第二金屬層為被PM〇s所使用， 而此23之PM0S區域金屬層所使用的金屬材質最好為具有與 石夕之價帶相當之費米能量者為宜，亦即作為pM〇s區域金屬 層的金屬材質其功函數值須大於等於4· 8電子伏特。 ^如第21圖所示，將23之第二金屬層，22之第二閘極絕 緣層及21之第二光罩層一起磨光修整到2 〇之內層介電.層的 頂部表面露出為止，此結果為2 1之第二光罩層將被完全地 移除，而23之第二金屬層及22之第二閘極絕緣層將被保留 在60之開洞中，而且覆蓋在13a之PMOS區域上，如此即形 成了雙重金屬閘極的第二閘極結構，在第2 I圖中以7 〇表 〇 ，雖然在本具體實施例中1 6之第一金屬層及23之第二金 屬層分別使用在NMOS及PMOS區域，但相對地，.在其他可替 代的實施例中其二者亦可分別地被使用在PM0S及NM0S區域 中。 如上所敘述的實施例中，本發明提供了 一種使用金屬 層鑲礙的製程技術來完成雙重金屬閘極結構的製備方法，
508678 五、發明說明（12) ，該製備方法為了形成除了雙重金屬閘極結構中的第一閘極 之單一閘極外，還考慮了第二閘極在雙重閘極結構中的形 成方式。 . . 如上所述的結果，本發明的整個製備流程及方法為相 當簡易且穩定的’。 . 再者，因金屬層鑲嵌的製程技術可更進一步減少製造 程序中所使用的電漿及周圍.熱效應對於元件之傷害。依據 本發明的方法所製，造的雙重金屬閘結構具有極隹的外貌， 且更能增進半導體元件之操作特性。而且，本發明一有效 地解除習見製造技藝所存在未能被解決的問題，且對於元 j 件整合積集度的提高將有相當正面的貢獻。
第16頁 508678 圖式簡單說明 第1A圖至第1 E圖為一傳統雙重金屬閘極半導體元件的 連續製作步驟。 第2 A圖到第2 I圖為根據本發明敘述之半導體元件使用 之金屬層鑲嵌製程技術，由其具體實施例所繪之雙重金屬 閘極結構的連續製備步驟之圖示。 · <圖式中元件名稱與符號對照>. 1 :半導體基底材質 11 半導體基底材質 12 :場氧化層 13a、13b : N-井、P- 井 14 :遮蔽氧化層 1 5、1 6 :第一閘極絕緣層及第一金屬層 1 ΐ :第一光罩層 18 :間隙壁 1 9 a、1 9 b :源極/汲極 1 0 a、1 0 b ·源極/ >及區埠極區域 2 :場氧化層 2 0 介 •0^ 層 21 第 -- 光 罩 層 2 2 第 二 閘 極 絕 緣 層 23 第 金 屬 層 3 a PM0S 區 域 之 啟 始 電 壓 3b NM0S 區 域 之 啟 始 電 壓
第17頁 508678 圖式簡單說明 4 :閘極絕緣層 40、50 :閘極結構 5 : NMOS區域之金屬層 6 : NMOS區域之阻障金屬層 6 0 :取代啞閘極的開洞 7 :金屬層 8a :雙重閘極 8 b :雙重閘極
第1.8頁
Claims (1)
- 508678 一 修正 範圍 I· 一種製備半導體元件之雙重金屬閘極之方法，其所 包含的步驟有·· 先在半導體的基底材質上形成具有PM0S及NM0S區 域； 並在此半導體基底材質上連續依次地沈積上第一閘極 絕緣層及第一金屬層，· 且在依序定義出第一金屬層及第一閘極絕緣層的圖 案’使得第一閘極形成在PM〇s區域或關〇s區域二者擇一之 第一區域中，而另一啞閘極則形成在相對的NM〇s區域或 PM0S區域二者則一之第二區域中； 於，一閘極及啞閘極之每一橫向侧壁上形成間隙壁； 於第一閘極及啞閘極間之相鄰的每一侧邊的半導體基 底材質中形成源極/汲極區域； "及極於區絕域緣結構上沈積一層内層介電層，並完全覆蓋源極 屬層：電層磨光修整’使得已定義好圖案的第-金 移除口亞閑極，徒得右楚_ 部份.地曝露出來；于在第—區域的半導體基底材質可以 於半導體基底材質所暖嘴 依次地沈積第-^的邙份及内層介電層上連續 將第層及第二金屬層； 電層曝露：來心c緣層磨光修整’使内層介 2.-種製備半導體元；間極的結構。 卞^雙重金屬閘極之方法，其所第19胃包含的步驟有： . 先在半導體的基底材質上形成具有PM〇s及題⑽區 域； n並在此半導體基底材質上連續依次地沈積上第一閘極 絕緣層、第一金屬層及第一光罩層； 且定義出第一光罩層的圖案； 一利用已疋義出的圖形的第一光罩層作為蝕刻的阻障物 ‘過連續的蝕刻第一金屬層及第一閘極絕緣層，如此可得 到分別在PM0S區域與在NM0S區域上的閘極結構； 於閘極結構之每一橫向側壁上形成間隙壁；於閘極間之相鄰的每一側邊的半導體基底材質中形成 源極/汲極區域，· /、於絶緣結構上沈積一層内層介電層，並完全覆蓋源極 /沒極區域； 將内層介電層及第一光罩層磨光修整，使得已定義好 圖案的第一金屬層曝露出來； 在絕緣結構上部分地沉積上第二光罩層，使得被選定 的PM0S區域或NM0S區域所曝露.出來的第一金屬層被覆蓋 住，，，故因此定義出第一區域，·利用第二光罩層作為蝕刻的阻障物，經連續依次地蝕 刻即可疋義出第一金屬層及第一閘極絕緣層之圖案， 此後二使得在前一步驟中未被選定之半導體基底材質的部 分曝露出，故因此定義出第二區域； 於半導體基底材質曝露的部分，和内層介電層與笫二第20頁 508678 六、申請專利範圍 光罩層上連續依次地陳基地二閘極絕緣層及第二金屬層； 將第二金屬層，第二閘極絕緣層及第二光罩層一起磨 光修整，使内層介電層曝露出來，如此即完全地形成雙重 金屬閘極結構。 3.如申請專利範圍第1項或第2項所述的方法，其第一 金屬層為被NM0S區域所使用，故因此定義出第一區域。而 相反地，第二金屬層為被PM〇s區域所使用，故因此定義出 弟·一區域。 4·如申請專利範圍第3項所述的方法，其於NM0S區域 上之第一金屬層所使用的金屬材質需為具有小於或等於4. 2電子伏特之功函數者。 5·如申請專利範圍第3項所述的方法，其於PM〇s區域 上之第二金屬層所使用的金屬材質需為具有大於或等於4. 8電子伏特之功函數者。 6·如申請專利範圍第1項或第2項所述的方法，若其第 一金屬為被PM0S區域所使用，則因此亦可定義出第一區 域。而相反地，第二金屬層為被NM〇s區域所使用，則因此 可定義出第二區域。 ’L·如申請專利範圍第6項所述的方法，其於NM0S區域 上之第二金屬層所使用的金屬材質需為具有小於或等於4 2電子伏特之功函數者。、· 8二如申請專利範圍第1項或第2項所述的方法，第一金 層 >儿積的厚度為介於1 00 0到30 0 0埃的範圍内。 9·如申請專利範圍第1項或第2項所述的方法，第一閘观678 /、申睛專利範圍 :極絕緣層及第二閘極絕緣層所使用的材質最好為選用由氧 化物，氤-氧化物及其他具有高介電常數材料所组成的族 群。 一 “ ί 〇 ·如申請專利範圍第2項所述的方法，其所沉積的第 ，罩層及第二光罩層的厚度均分別為介於8〇〇到1〇 〇〇埃 的乾圍内。 沉積H申介\專利=圍第1項或第2項所述的方法，其所 1 2如Φ性电曰的厚度為介於4 0⑽到㈣00埃的範圍内。 金屬層及"第一睛η專利範圍第1項或第2項所述的方法，第一 蝕刻來進行。，極絕緣層的蝕刻方法，玎使用乾蝕刻或濕
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085605A KR100422342B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 게이트 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW508678B true TW508678B (en) | 2002-11-01 |
Family
ID=19703942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090129937A TW508678B (en) | 2000-12-29 | 2001-12-04 | Method for fabricating a dual metal gate for a semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6514827B2 (zh) |
| JP (1) | JP2002289700A (zh) |
| KR (1) | KR100422342B1 (zh) |
| TW (1) | TW508678B (zh) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399356B1 (ko) * | 2001-04-11 | 2003-09-26 | 삼성전자주식회사 | 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법 |
| KR100899565B1 (ko) * | 2002-10-21 | 2009-05-27 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 금속 게이트 형성방법 |
| US6645818B1 (en) * | 2002-11-13 | 2003-11-11 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate dual-metal gate for N- and P-FETs |
| JP3790237B2 (ja) * | 2003-08-26 | 2006-06-28 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100488546B1 (ko) * | 2003-08-29 | 2005-05-11 | 삼성전자주식회사 | 트랜지스터의 제조방법 |
| CN1316587C (zh) * | 2003-09-19 | 2007-05-16 | 旺宏电子股份有限公司 | 结绝缘有源组件的形成方法 |
| US7026203B2 (en) * | 2003-12-31 | 2006-04-11 | Dongbuanam Semiconductor Inc. | Method for forming dual gate electrodes using damascene gate process |
| US7332421B2 (en) * | 2003-12-31 | 2008-02-19 | Dongbu Electronics Co., Ltd. | Method of fabricating gate electrode of semiconductor device |
| US6974736B2 (en) * | 2004-01-09 | 2005-12-13 | International Business Machines Corporation | Method of forming FET silicide gate structures incorporating inner spacers |
| US7397090B2 (en) * | 2004-06-10 | 2008-07-08 | Agency For Science, Technology And Research | Gate electrode architecture for improved work function tuning and method of manufacture |
| US7902058B2 (en) * | 2004-09-29 | 2011-03-08 | Intel Corporation | Inducing strain in the channels of metal gate transistors |
| JP2006186276A (ja) | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置の製造方法 |
| US20060252267A1 (en) * | 2005-05-06 | 2006-11-09 | Wang Wai S | Topology-selective oxide CMP |
| US20070048920A1 (en) * | 2005-08-25 | 2007-03-01 | Sematech | Methods for dual metal gate CMOS integration |
| JP4850458B2 (ja) * | 2005-09-12 | 2012-01-11 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7332433B2 (en) * | 2005-09-22 | 2008-02-19 | Sematech Inc. | Methods of modulating the work functions of film layers |
| JP2007123548A (ja) * | 2005-10-28 | 2007-05-17 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008016538A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置及びその製造方法 |
| DE102007041207B4 (de) * | 2007-08-31 | 2015-05-21 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung |
| US20090108294A1 (en) * | 2007-10-30 | 2009-04-30 | International Business Machines Corporation | Scalable high-k dielectric gate stack |
| US7804141B2 (en) * | 2008-02-19 | 2010-09-28 | United Microelectronics Corp. | Semiconductor element structure and method for making the same |
| US8298882B2 (en) * | 2009-09-18 | 2012-10-30 | International Business Machines Corporation | Metal gate and high-K dielectric devices with PFET channel SiGe |
| EP2507795A4 (en) | 2009-12-04 | 2013-07-10 | Rambus Inc | DYNAMIC LIVE MEMORY PLAYBACK AMPLIFIER THAT SUPPORTS LOW MEMORY CELL CAPACITY |
| US8211775B1 (en) | 2011-03-09 | 2012-07-03 | United Microelectronics Corp. | Method of making transistor having metal gate |
| US8519487B2 (en) | 2011-03-21 | 2013-08-27 | United Microelectronics Corp. | Semiconductor device |
| CN102779753B (zh) * | 2011-05-12 | 2015-05-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制造方法 |
| US8772146B2 (en) | 2012-08-28 | 2014-07-08 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| DE102014217874B3 (de) * | 2014-09-08 | 2015-11-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung einer Halbleiterstruktur, bei dem eine Gatestruktur mit einem Gatedielektrikumsmaterial für einen ferroelektrischen Transistor gebildet wird |
| KR102311552B1 (ko) | 2014-12-04 | 2021-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| EP3388699B1 (en) * | 2017-04-13 | 2021-09-01 | Black & Decker Inc. | Snap nut concrete anchor assembly |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5447874A (en) | 1994-07-29 | 1995-09-05 | Grivna; Gordon | Method for making a semiconductor device comprising a dual metal gate using a chemical mechanical polish |
| JP3371189B2 (ja) * | 1996-04-30 | 2003-01-27 | ソニー株式会社 | Ｍｏｓトランジスタの製造方法およびｃｍｏｓトランジスタの製造方法 |
| JP3466874B2 (ja) * | 1997-06-11 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6025232A (en) * | 1997-11-12 | 2000-02-15 | Micron Technology, Inc. | Methods of forming field effect transistors and related field effect transistor constructions |
| US6043157A (en) | 1997-12-18 | 2000-03-28 | Advanced Micro Devices | Semiconductor device having dual gate electrode material and process of fabrication thereof |
| US6130123A (en) * | 1998-06-30 | 2000-10-10 | Intel Corporation | Method for making a complementary metal gate electrode technology |
| JP4015756B2 (ja) | 1998-06-30 | 2007-11-28 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| JP2000036592A (ja) | 1998-07-17 | 2000-02-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| TW392308B (en) * | 1998-09-05 | 2000-06-01 | United Microelectronics Corp | Method of making metal oxide semiconductor (MOS) in IC |
| JP3201357B2 (ja) * | 1998-09-25 | 2001-08-20 | 日本電気株式会社 | 複数のゲート絶縁膜を有する半導体装置の製造方法 |
| US6066533A (en) | 1998-09-29 | 2000-05-23 | Advanced Micro Devices, Inc. | MOS transistor with dual metal gate structure |
| US6093628A (en) * | 1998-10-01 | 2000-07-25 | Chartered Semiconductor Manufacturing, Ltd | Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application |
| US6211026B1 (en) * | 1998-12-01 | 2001-04-03 | Micron Technology, Inc. | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors |
| JP2000223699A (ja) * | 1999-02-04 | 2000-08-11 | Toshiba Corp | 半導体装置の製造方法 |
| US6291282B1 (en) * | 1999-02-26 | 2001-09-18 | Texas Instruments Incorporated | Method of forming dual metal gate structures or CMOS devices |
| US6187657B1 (en) | 1999-03-24 | 2001-02-13 | Advanced Micro Devices, Inc. | Dual material gate MOSFET technique |
| US6194299B1 (en) * | 1999-06-03 | 2001-02-27 | Advanced Micro Devices, Inc. | Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon |
| US6214680B1 (en) * | 1999-12-13 | 2001-04-10 | Chartered Semiconductor Manufacturing, Ltd. | Method to fabricate a sub-quarter-micron MOSFET with lightly doped source/drain regions |
| KR100387721B1 (ko) * | 1999-12-31 | 2003-06-18 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US6303447B1 (en) * | 2000-02-11 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an extended metal gate using a damascene process |
-
2000
- 2000-12-29 KR KR10-2000-0085605A patent/KR100422342B1/ko not_active IP Right Cessation
-
2001
- 2001-12-04 TW TW090129937A patent/TW508678B/zh not_active IP Right Cessation
- 2001-12-19 JP JP2001386717A patent/JP2002289700A/ja active Pending
- 2001-12-28 US US10/034,529 patent/US6514827B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020086445A1 (en) | 2002-07-04 |
| JP2002289700A (ja) | 2002-10-04 |
| KR20020056282A (ko) | 2002-07-10 |
| KR100422342B1 (ko) | 2004-03-10 |
| US6514827B2 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW508678B (en) | Method for fabricating a dual metal gate for a semiconductor device | |
| JP3613113B2 (ja) | 半導体装置およびその製造方法 | |
| TWI275137B (en) | Semiconductor device fabrication method | |
| TWI304272B (en) | Gate electrode for a semiconductor fin device | |
| TWI378492B (en) | Dual-metal cmos transistors with tunable gate electrode work function and method of making the same | |
| TW498557B (en) | A method of manufacturing a semiconductor device | |
| US20030205767A1 (en) | Dual metal gate CMOS devices | |
| TWI220294B (en) | A triple gate oxide process with high-k gate dielectric | |
| TW200842988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW201030820A (en) | Multiple gate transistor having homogenously silicided Fin end portions | |
| TW200525749A (en) | Methods and structures for planar and multiple-gate transistors formed on SOI | |
| TW200908325A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW200935589A (en) | CMOS semiconductor device and method of manufacturing the same | |
| TW200822298A (en) | Nonvolatile memory devices and methods of fabricating the same | |
| TW201005808A (en) | Structure and method to control oxidation in high-k gate structures | |
| TWI362076B (en) | Semiconductor structure and method for forming a semiconductor device | |
| TW200406057A (en) | Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area | |
| TWI307532B (en) | Soi bottom pre-doping merged e-sige for poly height reduction | |
| TW201241884A (en) | Method of gate work function adjustment and metal gate transistor | |
| TW200828422A (en) | Ion implantation method for high voltage device | |
| TWI260692B (en) | Manufacturing method for forming a gate electrode pair with different work functions | |
| TW200830428A (en) | Forming reverse-extension metal-oxide-semiconductor device in standard CMOS flow and method for forming thereof | |
| JP3431909B2 (ja) | Ｌｄｍｏｓトランジスタの製造方法 | |
| TWI261336B (en) | A semiconductor device | |
| TWI240414B (en) | A double-gate field effect transistor (DGFET) structure and method of forming such a structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |