TW501280B - Semiconductor device, and manufacture thereof - Google Patents

Description

501280 五、發明說明（i) [發明所屬之技術領域] 本發明係有關一種半導體裝置及其製造方法，尤其有關 一種具適當結構之半導體裝置及其製造方法，藉以獲得高 積體化和穩定之品質者。 [習知之技術] 圖6為顯示習知半導體裝置所具備之電晶體剖面圖。圖6 — 所示之電晶體，係具備含p型井（1 0 )之石夕基板。該P型井 (1 0 )之表面’形成了閘極絕緣膜（1 2 )。閘極絕緣膜（1 2)之 上，形成了閘極（1 4 )，該閘極（1 4)係由多晶矽所組成。閘 極（14)之下方’形成了含有低濃度之p型雜質之通道區域 (1 5 )。而且，閘極（1 4 )之侧面，形成了 s i N (氮化矽）所組 成之侧壁（1 6 )。 ' P 型井（10)上’形成了LDD(Lightly DopedDrain :淺播 質〉及極）結構之源極汲極區域（1 8 )。源極沒極區域（1 8 ) 中’具備含有低濃度之N型雜質之低濃度n型區域（2〇)，以 及含有高濃度之N型雜質之高濃度n型區域（22)。 低濃度N型區域（20)係於閘極絕緣膜（丨2)上面形成閘極 (14)之後)再將N型雜質注入其上而形成。而高濃度N型區 域（2 2 )則係於閘極（1 4 )側面形成側壁（1 6 )之後，再將N型 雜質從閘極絕緣膜（12)上面注入而形成。在電晶體之製造 過程中，如上述，係將雜質注入p型井（丨〇 )之後，為使該 雜質活性化，於整個矽基板上施行指定之熱處理者。 上述熱處理之後，形成層間絕緣膜（24)，藉以覆蓋閘極 (14)和側壁（16)。更於層間絕緣膜（24)上形成接觸孔，再 五、發明說明（2) 於其中形成所需之垃細 [發明欲解決^ e尋栓塞（2 6 )而形成圖6所示之結構。 课題] 如上所述，習知 之層上面^右 牛¥體裝置係於包括源極沒極區域（18) 極(14)及：壁。也即，習知半導體裝置中，閘 絕=加：:平其舆鄰接之閉極⑽之間，須以層間 (2:;二::者半導體裝置之積體化提高，以層間絕緣膜 難極(14)之間予以填平之作業，愈來愈困 接古 :·之，習知半導體裝置之結構，隨著積體化之 牷同，有難以確保其品質之穩定性的問題。 而且，習知半導體裝置之製造方法，如上所述，係於閘 極絕緣膜（12)和閘極（14)形成之後，才施行以雜質之活性 化為目的之熱處理。此時，由於該熱處理之影響，有時會 產生閘極絕緣膜（12)和閘極（1 4)劣化的情形。習知半導^ 裝置之結構及其製造方法，在此也有確保品質穩定上的問 Μ ° Ν 本發明之目的在解決上述問題，其第1目的在於提供一 種兼具高積體化和穩定之品質，及易於實現且具適當結 之半導體裝置。 〆、 田、、、口 又’本發明之第2目的在於提供一種半導體裝置之迭 方法，該半導體裝置之製造方法係即使在要求高度集成之 狀況下，仍能製造品質穩定之半導體裝置者。 [解決課題之手段]

五、發明說明（4) 範圍第1或2項所印 壁’係含有氮化矽膜：f :其特徵在於：具備侧 極汲極區域之侧面之門者係η衣刖述閘極之侧面及前述源 中5青專利範圍笛 之製造方法，复^ ^ ^所記載之發明，係一種半導體裝置 將第1導電型雜斯、:在於：包括形成第1型井之步驟，係 極汲極區域之牛貝驟入矽基板藉以形成第1型井者，·形成源 前述第1型井葬以^係將指定深度之第2導電型雜質注入 係除去含有局；Λ成源極汲極區域者，·形成溝渠 述第1型井形成夾J於1_源極汲極區域之指定部位，藉以在前 極絕緣膜之步驟，；一對源極汲極區域内之溝渠者；形成閘 於前述溝渠底# 、’,、形成用以覆蓋前述溝渠之壁面及曝露 填入導電“ 述第1型井之表面之閉極絕緣膜者，· 膜所覆蓋之溝泪二y j係將導電材料填入由前述閘極絕緣 材料中除去自；：形成閑極之步驟，係從前述導電 形成閘極者；以及來赤1中溢出之部分，藉以於前述溝渠中 區域及前述閘極所屬線層之步驟，係於前述源極汲極 申蜻直士f » d上面形成佈線層者。 申明專利範圍第8項所載 之製造方法，其特彳哗/认·，之 '明，係一種半導體裝置 第1導電型雜質注入 ^ ^括形成第1型井之步驟，係將 二去含有局部前述源極沒極區：者渠之步驟 又於輪放極區域内之溝渠者;形成側壁 第8頁 C:\2D-roDE\90-08\901118l5.Ptd 1

501280 五、發明說明（7) 於源極汲極區域（18)之下層部分，而高濃度n型區域（22) 則係形成於低濃度N型區域（2〇)之上層者。 P型井（1 0)中’又形成了與源極没極區域（1 8)具同樣深 度之溝渠，該溝渠位於2個源極汲極區域（18)所夾持之位 置。該溝渠之下方，形成通道（channel)區域（15)，該通 道區域（1 5 )係含有低濃度之p型雜質者。而且該溝渠中， 係形成閘極絕緣膜（1 2 )，該閘極絕緣膜（丨2 )係覆蓋源極汲 極區域（18)之側面及通道區域（15)之表面者；及一閘極 (1 4 )，该閘極（1 4 )係由多晶矽所組成者。本實施形態中， 閘極絕緣膜（12)及閘極（14)之表面，係與源極汲極區域 (1 8 )之表面形成於同一面者。也即，閘極絕緣膜Q 2)及閘 極（14) ’係埋設於P型井（10)之中，以免其自源極汲極區 域（18)之表面凸出。 P型井（10)之上層，有一層間絕緣膜（24)形成於整個p 井，該絕緣膜係具有大致均勻之膜厚者。而且，於声 緣膜m)中形成接觸孔，該接觸孔中則形成接觸拴^ (26)，該接觸栓塞（26)係與源極汲極區域（18)、 及P型井（10)分別形成各通道者。 η U4; 方#照圖2及圖3，說明本實施形態中MOSFET之製造 圖2顯示圖i所示M〇SFET之製造過程中，藉由 驟卜5之處理後所呈現之狀態之剖面圓。 y 驟二本之實，態之製造方^ 對應之各活性區域’而於石夕基板上形成未圖示之 C:\2D-®DE\90-08\90111815.ptd 第11頁 501280 五、發明說明（8) STI(Shallow Trench Isolation :淺層溝渠絕緣）。 (步驟2 )將P型雜質注入籍S TI所區隔之活性區域中，形 成P型井（10)。 (步驟3 )在P型井（1 0 )之指定區域，也即，在應形成源極 汲極區域（1 8 )之區域，將N型雜質以第1深度注入而形成低 濃度N型區域（20)。 (步驟4 )其次’將N型雜質以淺於第1深度之第2深度注入 於低濃度N型區域（20)而形成高濃度n型區域（22)。 (步驟5)在P型井（10)之指定區域，形成溝渠（3〇)，該溝 渠（3 0 )係藉各向異性蝕刻方式充填閘極（丨4 )，藉以使其與 低濃度N型區域（20)之底面位置成為同一深度者。 繼上述處理之後，實施下列步驟6〜丨2，形成圖3所呈現 之狀態。 (步驟6 )對矽基板施行指定之熱處理，於基板之全面形 成末圖示之1 〇nm左右薄膜厚度之填料氧化膜。 (步驟7)從填料氧化膜上面將p型雜質注入溝渠（3〇)之 中’形成通道區域（1 5 )。 (步驟8 )利用H F之濕式兹刻法（w e e七c匕丨n g )藉以除去上 述填料氧化膜，再洗淨碎基板之表面。 ^ t步驟9)對注入於源極汲極區域（18)及通道區域（15)之 雜質執行熱處理，該熱處理係使雜質活性化所必須者。再 =，此項熱處理，若在形成閘極絕緣膜（12)及閘極（14)之 :，則可在其他時序（timing)中進行。如此，本實施形態 中，可於形成閘極絕緣膜（12)及閘極（1 4)之前，對注入&

)υΐ28〇 五、發明說明（9) 極汲極區域（18)及通道區域（1 5)中之雜質完成活性化 熱處理。 (步驟1 0)繼上述一系列處理之後，在整個矽基板上形 石夕氧化膜（3 2 )，作為閘極絕緣膜（丨2 )。

(步驟11)其次，在整個矽基板上堆積多晶 填平溝渠（30)。 ^ It W 然後，實施下面說明之步驟12〜15之處理，即可實現 所示之狀態。 ° (步驟12)除溝渠（30)之内部之外，以深蝕刻法除去堆 積於矽基板上的多晶矽（34)及矽氧化膜（32)。其結果，個 溝渠（30)之中形成與源極汲極區域（18)呈於同一面之閘極 絕緣膜（1 2 )及閘極（1 4 )。 (步驟13)利用CVD(化學汽相沉積）法，在石夕基板 層間絕緣膜（2 4 )。 ^步驟14)在層間絕緣膜（24)上形成與源極汲極區域 (18)、閘極（14)及P型井（10)相通之接觸孔。 觸(:塞=在接觸孔之内部充填如鶴等金屬材料以形成接 所；二；t本實施形態之半導體裝置之結構及其製 (14)因^ I同恤之熱負載加於閘極絕緣膜（1 2 )和閘極 (14)。因此，依該結構與製造 ^ 之問極絕緣膜(12)等之劣化，匕可防止起因於熱負載 置。 了爲現品質穩定之半導體裝 而且’依本實施形態之半導體裝置之結構及其製造方

DUIZ5U 五、發明說明（10) 法可使閘極（14)之表面和源極汲極區域G 8)之表Q 同一面。此時，層間絕緣膜（24)堆積 ^於 ΓΓ二有”體化，仍可輕易實現適當的狀態。因此ί 化，仍可輕易確保穩定的品質。 積歧 日=形恶1之製造方法中，雖然採用全面深餘刻多 曰=34 “夕氧化膜(32)的方法，藉夕 〇2)和閉極（14)，但並非表示此等形成方法係限定 ^ ^閘極絶緣膜（1 2 )和閘極（丨4)，也可以採用CMp法來 去夕晶石夕（3 4 )和矽氧化膜（3 2 )。 矛' 而且，上述實施形態1中，雖然是用氧化矽（si〇2)來 成閘極絕緣膜（12)，但閘極絕緣膜（12)之材質並非限 ί1即/本實施形態中，由於不會有高溫之熱度加至閘極 、、，邑‘膜（12)，因而，也可以採用介電率高於Si〇2的材料， 例如ΑΙΑ或Zr〇2等。此時，比起使用氧化矽，可形 品質的閘極絕緣膜（1 2 )。 同 又，上述實施形態1中，雖然是用多晶矽來構成閘極 (14)丄但本發明並非限定於此。即，如圖4所示，也可以 使用南介電質材料（ZrI)來構成閘極絕緣膜〇 2)，更可以 用鎢等金屬材料來構成。本實施形態中，由於不會有高溫 之熱度加至閘極（14)，故可採用如圖4所示之結構， μ 高品質之閘極（14)。 、 其次’參照圖5，說明本發明之實施形態2。 圖5為顯示本實施形態之半導體裝置所具備之M〇SFET之

發明說明（11) M ® g] ϋ 5所TF ’本實施形態之M〇SFET，係於閑極 (14)和源極汲極區域（18)之境界部具備側壁（4〇) ’且僅於 閘極U4)之底部具有閘極絕緣膜（12)。側壁（如則係氣化 矽膜（SiN)和填料氧化膜（Si〇2)的疊層膜。 本實施形態中之M0SFET ’可用下列步驟來製造。 步驟卜5)依貫施形態之】中之步驟丨~5之處理，形成圖2 (步驟6、7)依實施形態之！ l〇nm左右之填料氧化膜（未圖 (15)。 中之步驟6及7之處理，形成 示）和圖3所示之通道區域

(步驟6、7 )針對注入於源 (15)之雜質’執行熱處理， 須者。再者，此項熱處理， 在形成閘極絕緣膜U 2)及閘 時序（timing)中進行。 (步驟2 0 )在整個石夕基板上 法堆積氮化石夕膜。

極汲極區域（1 8 )及通道區域 該熱處理係使雜質活性化所必 與實施形態1之情況一樣，若 極（1 4 )之前，則也可以在其他 和填料氧化膜重疊，利用CVD 渠（3 0 )側面之覆蓋部 。其結果，形成圖5

(步驟2 1 )利用各向異性蝕刻，除溝 分外’除去其氮化矽膜和填料氧化膜 所示之側壁（4 0 )。 、 (步驟22)利用CVD法，或剎田刼&儿、 、、 (30)底部的p型井（1〇)矣 …乳匕法，在曝露於溝穿 (步驟ηί Γ 成閘極氧化膜(12)。 極(⑷和接觸检塞 貝現圖5所不之狀態。

501280 五、發明說明（12) 如上所述，本實施形態中，可使含有氮化矽膜之侧壁 (40)介在於閘極（14)和源極汲極區域（18)之間。此時，可 使閘極電位對源極汲極區域（丨8 )的影響變小，可使電晶體 的電特性安定化。 [發明之效果] 因本發明之結構係如上述，故可獲得如下之效果。 根據申請專利範圍第i或7項所記載之發明，可於形成源 極汲極區域之後，再形成閘極絕緣膜和閘極。因此，根據 本實施形態，可防止閘極絕緣膜和閘極， 品質穩定之半導體裝置。而且，舻媸士饮门… 貝見 月丑衣置|f〇且根據本發明，因可使閘極 之表面和源極汲極區域之夹面g , Μ 1 ^ 2之录面壬現平坦，即使要求高度之 積脰化，仍可貫現品質穩定之佈線層。 根據申請專利範圍第2吱1 1 J§辦々# ^ „托杯χ μ、图乐z汊1 1項所圯载之發明，可採用將 閘極插入一對源極沒極區域之間 炻F坡π #达τ A ^間之結構，同時可使源極汲 極&域形成為L D D結構。 依申請專利範圍第3或1 2讀郎·々# ^ 極栝入斟、塔枕 次M所5己載之發明，可採用將閘 極插入一對源極汲極區域之問 P Μ ^ μ β ^ ^ 結構，同時可使源極汲極 區域和閘極开> 成為同一厚度。 依申請專利範圍第4 s須所~ 々 雷皙鉍粗槎#网, 次1 3員所圮載之發明，可使用高介 電貝材料構成閘極絕緣膜。因本 π ^ ^ ^ ^ ^ Λα 5 ^ ^ ^ 十知月甲不會有南溫之熱度 加主閘極絕緣膜，故豆姑皙7 ^ m /、何貝』使用面介電質材斜。立！士 果，根據本發明，可實現且有古 、 ^ 裝置。 」貝見，、有同品質閘極絕緣膜之半導體 依申請專利範圍第5或1 4頊所#番七於 岡牙ϋ名丨4孭所δ己載之發明，可使用金屬

501280

C:\2D-CODE\90-08\90111815.ptd 第18頁 501280 圖式簡單說明 圖1為本發明實施形態1之半導體裝置之剖面圖。 圖2為說明本發明實施形態1之半導體裝置之製造方法之 剖面圖（其1)。 圖3為說明本發明實施形態1之半導體裝置之製造方法之 ‘ 剖面圖（其2 )。 ^ 圖4為本發明實施形態1之半導體裝置之變形例之剖面 圖。 圖5為本發明實施形態2之半導體裝置之剖面圖。 圖6為習知半導體裝置之剖面圖。 ^

C:\2D-CODE\90-08\90111815.ptd 第19頁

Claims (1)

1. 修正9ί. 6· 28繆正本 六 申請專利範圍 1 ·〆種半導體裝置.，复 閘極; ㈣徵為：具備 閘極絕緣膜，係覆芸兪 一對源極汲極區域，η間極之側面及底面者； 述閘極之兩側者；以及 ’迷閉極絕緣膜而佈置於前 通道區域，係隔著前 下方#;此外， f憂、纟巴緣膜而佈置於前述閘極之 前述：極之表面和前 平面上者。 ，及極區域之表面係形成同一 2 ·如申請專利範圍第】 汲極區域具備，低濃度雜所。半導體裝置，其中前述源極 者；以及高濃度之雜質又區、貝區/或，係含有低濃度之雜質 成於前述低濃度雜質、區°°域5 係含有咼濃度之雜質且係形 3.如中請專利範圍^/^士者二 極絕緣膜之底面位置和1、、之半導體裝置’其中前述閘 致。 ϋ _述源極汲極區域之底面位置相一 4 ·如申睛專利範圍第 極絕緣膜係由高於坊& y 項之半導體裝置，其中前述閘 組成。 夕乳化膜之介電常數之高介電質材料所 5 ·如申晴專利範圍第 極係由金屬材料或去夕曰次2項之半導體裝置，其中前述閘 6·如申請專利範“二戶:構成者。 壁’係含有氮化矽膜，且：之：導體裝置，丨中具備側 極汲極區域之侧面之間者’、’丨於前述閘極之侧面及前述源 —----——塞號 901"«κ 曰 一修正 六、申請專利範圍 7· 一種半導體裝置之製 形成第1型井之步驟 ，道其特徵為··包括 以形成第1型井者，·將々導電型雜質注入石夕基板藉 形成源極汲極區域齐 雜質注入前述第i型少以糸將指定深度之第2導 形成溝渠之域者； 域内之溝渠者； 形成央於一對源極汲極區 形成閘極絕緣膜之步驟， 面及曝露於前述溝渠底部之前^ 以覆蓋前述溝渠之壁 緣膜者,· …1型井之表面之閘極絕 終真入導電材料之步驟，係將導雷Μ # 、味膜所覆蓋之溝渠之中者； 、材料填入由前述閘極絕 乂成閘極之步驟，係從前 中=之部分，藉以於前述以=除去自前述溝渠 形成佈線層之步驟，係於;；、形成閘極者，·以及 所屬之層上面形成佈線層者。Κ源極汲極區域及前述閘極 8· 一種半導體裝置之製造方 形成第1型井之步驟，係將’ 特斂為··包括 以形成第1型井者； 、 v電型雜質注入矽基板藉 死^成源極沒極區域之步驟，及， 雜質注入前述们型井藉以形上將指定深度之第2導電型 形成溝渠之步驟，係除去含成有艾二極區域者； 指定部位，藉以在前述幻有局^述源極;及極區域之 井形成夾於一對源極汲極區 9〇ni8l5.ptc 第21頁 域内之溝渠者； 形成側壁之步驟，係 之側壁者； ，、少成3有氮化矽膜且覆蓋前述溝渠 形成閘極絕緣膜之步驟 渠底部之前述第1型井之表面之„成用以覆蓋曝露於前述溝 前材料之步驟，係將^ 月’l甲極、、巴緣臈所覆蓋之溝-;Ε 材料填入前述側壁及由 =閘極之步驟，係4;匕 中μ出之部分，藉以在前述 $材料中除去自前述溝渠 形成佈線層之步驟，係於寸二形成閘極者，·以及 所屬之層上面形成佈線層者:述源極汲極區域及前述閘極 9 ·如申睛專利範圍第7或8 其中將前述導電材料中自^半導體裝置之製造方法， 驟，包括深蝕刻前述導電材^ 中溢出之部分除去之步 述源極汲極區域表面達到平钿^藉以使前述閘極表面和前 Ι〇·如申請專利範圍第7或8一頊、、止^步驟者。 法，其中將前述導電材料中自，^導體裝置之製造方 之步驟，包括利用CMP(化學機=二f渠中溢出之部分除去 料，藉以使前述閛極表面和前^光）除去前述導電材 坦為止之步驟者。 a /原極汲極區域表面達到平 11 ·如申請專利範圍第7或8項之 法，其中形成前述源極、& > 、 +導體统置之製造方 形成低滾度雜質區域之步驟、t括 以第1深度及第1濃度注入前 ，、字刖述第2導電型雜質 則迷第1型井，藉以形成低濃肩 501280 _案號90111815_年月曰 修正_ 六、申請專利範圍 雜質區域者；以及 形成高濃度雜質區域之步驟，係將前述第2導電型雜質 以淺於第1深度之第2深度注入前述第1型井，藉以形成高 濃度雜質區域於前述低濃度雜質區域之上層者。 12. 如申請專利範圍第7或8項之半導體裝置之製造方 法，其中前述溝渠之底面位置與前述源極汲極區域之底面 位置相一致者。 13. 如申請專利範圍第7或8項之半導體裝置之製造方 法，其中前述閘極絕緣膜係由較高於矽氧化膜之介電常數 之高介電質材料所組成。 14. 如申請專利範圍第7或8項之半導體裝置之製造方 法5其中前述閘極係由金屬材料或者多晶秒所構成者。

   90111815.ptc 第23頁