TW495912B - Continuous, non-agglomerated adhesion of a seed layer to a barrier layer - Google Patents

Continuous, non-agglomerated adhesion of a seed layer to a barrier layer Download PDF

Info

Publication number
TW495912B
TW495912B TW089113905A TW89113905A TW495912B TW 495912 B TW495912 B TW 495912B TW 089113905 A TW089113905 A TW 089113905A TW 89113905 A TW89113905 A TW 89113905A TW 495912 B TW495912 B TW 495912B
Authority
TW
Taiwan
Prior art keywords
metal
layer
vapor deposition
substrate
scope
Prior art date
Application number
TW089113905A
Other languages
English (en)
Inventor
Srinivas Gandikota
Rong Tao
Liang-Yuh Chen
Seshadri Ramaswami
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW495912B publication Critical patent/TW495912B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 495912 A7 B7 五、發明說明（） 發明領域_L_ 本發明是關於一種半導體元件製造的金屬化製程，特 別是一種關於在阻障層上形成黏著層的方法。 發明背景丄· 在這一個十年内對於積體電路設計和製造之進步性 一至且合理的預測已經實現。其中一個重要的關鍵在於多 層内連線的技術，多層金屬内連線提供了積體電路元件間 一個導通的通路。元件的尺寸縮小，例如在超大型積體電 路（Very Large Scale Integration，VLSI)和及超大型積體電 路（Ultra Large Scale Integration，ULSI)中的水平金屬内連 線間（一般例如導線間）和垂直金屬内連線間（一般例如接 觸窗（Contacts)或介層窗（Vias)之間），目前已經降到次0.25 微米的等級甚至更小，所以沉積金屬層的前處理技術和金 屬層沉積的重要性也因此而增加。 位於及超大型積體電路技術心臟部位的多層金屬内 連線需要隊形成於高高寬比的開口的金屬内連線特徵進 行平坦化，此金屬内連線特徵包括水平金屬内連線、垂直 金屬内連線及其他特徵。以一可靠的方式形成多層金屬内 連線對於成功的製造極超大型機體電路及持續有效的增 加電路密度和每一個基底及晶片的品質、言相當的重 要。隨著電路的密度增加’一些元件，例如位於金屬内連 線間的介電層的寬度小於0.25微米，而介電層的厚度不 變，結果是以介電屠厚度為分母所得的開口高寬比增加。 第2頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 訂----------線‘ 經濟部智慧財產局員工消費合作社印製 495912 Α7 Β7 五、發明說明（） 許多傳統的沉積製程，例如物理氣相沉積法（Physical Vapor Deposition，PVD)和化學氣相沉積法（Chemical Vapor Deposition，CVD)，對於高寬比為4:1開口的充填即 有困難，更何況是高寬比超過1 0 :1的開口。因此，業界一 直朝向形成無孔洞、奈米（Nanometer)級大小且高寬比為 4 :1或是更高的填洞方法而努力。另外，隨著金屬内連線寬 度減小，元件流過的電流保持常數或增加，將導致金屬内 連線的電流密度增加。 因為銅金屬的低電阻係數（1.7微歐姆-公分相較於鋁 金屬的3.1微歐姆-公分），高抗電遷移性及高電流負載能 力，銅金屬及其合金目前被用來取代鋁金屬來形成金屬内 連線的物質。這些特性對於在高積集度時承載高電流密度 和增加元件運作速度上相當重要。因此，銅金屬被選用為 填充基底上次0.25微米的高高寬比金屬内連線的材料。 先不論在半導體製程上銅金屬所設定的用途，連在高 高寬比（例如高高寬比=4 :1或0 · 2 5微米甚至更小的尺寸）的 開口中沉積銅金屬的方法的選擇都受到限制。過去，物理 氣相沉積和化學氣相沉積的技術可用來在基底上的接觸 窗、介層窗、導線或是其他特徵上沉積導電材料，例如雀呂 金屬。但是，對於銅金屬的應用，運用於銅金屬化學氣相 沉積製程的前驅物尚在發展當中，以物理氣相沉積法沉積 銅金屬的結果並不理想，因為會有孔洞形成。因為物理氣 相沉積法形成的銅金屬層會非共形的覆蓋在基底上，所以 在開口會有橋接的現象而在介層窗和金屬内連線形成孔 _ 第3頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ---- ------- ----1 I -----^----訂---------^ Λ^-w. (請先閱讀背面之注意事項再填寫本頁) 495912 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（ /同由於物理氣相沉積和化學氣相沉積的技術的限制，電 鍵’早先被運用再電路板上的技術，被運用於填充半導體 元件的介層窗和接觸窗之上。因此，所有的努力均在改善 電鍵的製程和相似的製程之上，以能運用於基底的製造 上’特別是高高寬比特徵的應用上。 金屬電嫂是一個很普遍且有很多技術可以達成的方 法。一般的銅金屬電鍍包括了在一已有不同的特徵形成於 其上的基底表面以物理氣相沉積形成的阻障層，接著以化 學氣相沉積法在阻障層之上形成一金屬晶種層，較佳為銅 金屬’然後再以一電鍍法在金屬晶種層之上形成一導電金 屬層並填滿結構或特徵。 以化學氣相沉積技術形成銅晶種層較以物理氣相沉 積技術所形成的為佳。雖然物理氣相沉積技術相對的成本 低且可以共形的覆蓋在整個範圍上（例如在基底大部分表 面之上或之外），但是，物理氣相沉積技術對於側壁的覆 盖能力不佳’特別是側壁頂端的角和高高寬比結構的基底 層。此情形和設計的覆蓋結果相較會導致對化學攻擊和内 金屬曾擴散的抵抗能力降低。相反的，化學氣相沉積技術 則可以提供側壁較好的覆蓋以及維持高高寬比結構的較 低的表面高程度的共形性。使用銅金屬所面臨的—個問題 在於銅金屬原子會擴散至二氧化矽、矽材嵙和介電材料。 因此’共形阻障層的重要性因可以避免銅金屬擴散至介電 材料中而危害到元件的完整性而增加。另外， 1 w崎电子遷 移阻抗和孔洞形成而升的可靠性的問題，位於銅金屬層和 第4頁 ‘---f— -----r-- —訂---------*線 (請先閱讀背面之注意事項再填寫本頁) . . 1 495912 f ! a7 91· 2· 8 · _ Β7 第§9"彡制ΓΜ蔚嗦？/年> 月修正： 五、發明説明（） -------------·裝—------訂---------^9 (請先閲讀背面之注意事項再填寫本頁) 阻障層之間的黏著層在多層金屬設計上是主要的考量。一 般使用銅阻障層時，以化學氣相沉積技術形成的銅金屬對 阻障層的黏著性較設計的為低以及會傾向自側壁上剥 離’因而導致鋼金屬層產生凝聚的現象和在高高寬比金屬 内連線產生孔洞β 因此’必須發展一種金屬化的製程來改善阻障層和接 續沉積的金屬層間的黏著性。理想上，改善黏著性的方法 應可增加作為阻障金屬之耐火金屬與導電材料（例如：用 於填充向高寬比結構的銅金屬）之間的黏著性。 發明JI的及概沭：_ · 本發明提供一個方法可以改善以化學氣相沉積技術 形成的金屬層和以電鍍技術形成的阻障層間的黏著性。本 發明的特徵之一在於，沉積的步驟包括在基底上的阻障層 之上沉積一黏著層以及再黏著層上沉積一金屬晶種層。沉 積黏著層時的條件，降低基底的溫度或增加壓力，可以減 少凝聚的現象和在基底上填充結構時形成一不具有孔洞 的連續層，例如金屬内連線。 經濟部智慧財產局員工消費合作社印製 較佳的黏著層材料包括銅金屬、鉑金屬、金金屬、鎳 金屬、銷金屬、鎢金屬和這些金屬的組合且以物理氣相沉 積技術進行沉積，物理氣象沉積的壓力介於10毫托耳至60 毫托耳’基底的溫度低於攝氏3 00度。較佳沉積黏著層的 條件是在較低的電力供應及較低的偏壓下以減少基底發 熱。在金屬填充之前以化學氣相沉積技術或電鍍技術在黏 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 495912 A8B8C8D8 2· 8 ·僻 月 sV: 〃：1 補死 申請專利範圍 著層之上沉積一金屬晶種層。 在實施例中，較佳的阻障層材料包括以物理氣相沉積 技術沉積之鈦金屬、氮化鈦、姮金屬、氮化钽、鎢金屬、 氮化鎢和這些材料組合，阻障層是在一個減少凝聚現象發 生且能加強形成連續層的條件下形成的。此一金屬化製程 可加強耐火阻障層與導電金屬之晶種層（例如：銅金屬）間 的黏著性，並在填充高寬比結構時可減少孔洞的形成。 本發明的另一特徵在於提供一在基底之上的製程方 法，在基底上沉積一阻障層，在阻障層上沉積一層金屬黏 著層，接著再黏著層上沉積一層晶種層，例如銅金屬。這 個方法更進一步可能包括在晶種層上電鍍上一導電金屬 層，例如銅金屬。 麗式簡簞說明： 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，特依上述的說明舉一較佳實施例，並配合所附圖 式，作詳細說明。 附隨的圖式只適用來描繪典型的實施例’並非用以限 定本發明，本發明亦包括具有相同效用的實施例。 第1圖為適用於在基底介層窗上沉積阻障層、以物理氣相 沉積技術形成黏著層及以化學氣相沉積技術形成 金屬晶種層集積多反應室裝置之頂視圖； 第2圖為適用於沉積黏著層之物理氣相沉積”長衝程”反應 室之剖面圖； 第6頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495912
五、 A7 B7 發明說明（） 室之剖面圖； 第3圖為適用於沉積黏著層之物理氣相沉積，，標準，，反應室 之剖面圖； 第4圖為根據本發明所提供有一個金屬晶種層沉積在一物 理氣相沉積黏著層之上，黏著層形成於障礙；之上 之半導體基底金屬化示意圖；以及 第5圖為根據本發明所提供有一阻障層、一物理氣相沉積 黏著層、一内混合金屬晶種層和一填滿介層窗之導 體金屬層之半導體基底金屬化示意圖。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖號對照說明： 135 裝置 136 銅金屬物理氣相沉積室 138 銅金屬化學氣相沉積室 140 钽/氮化鈕物理氣相沉積室 142 預清潔反應室 144 去氣體反應室 148、 150 傳輸反應室 149、 151 傳輸機幸 152 冷卻反應室 154 微處理控制器 238 反應室 260 ' 384 壁 264、 389 ' 390 靶 266、 393 基底 268、 3 86 氣體入口 270、 3 8 8 廢氣出1 272、 394 基底承座 276 絕緣物 278 直流電源供應器 281 氣體源 282 磁石 392 濺擊表面 第7頁 ^ · I--I I I I — — — — — — — — — — — IIIIII — — — — . 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 495912 A7 B7 五、發明說明（） 395 平面 396 針腳 397 升降針腳機構 412 介電層 414 介層窗 416 阻障層 418 壁 420 底 421 黏著層 422 晶種層 423 金屬層 424 無孔洞填充 經濟部智慧財產局員工消費合作社印製 發明詳細說明： 本發明如以下說明有關物理氣相沉積製設備來實 施，例如由位於 Santa Clara，California 的 Applied Material，Inc.所提供的EnduraR平台型。另一階段真空晶 圓製程系統亦在美國專利第5 1 867 1 8號中被揭露，標題 是”Staged-Vacuum Wafers Processing and Method”，發明 人為Tepman等等，於西元1996年2月16日。這個設備關於 和本案一至之處被合併引用。 此設備較佳是包括一具有物理氣相沉積室的積集平 台，例如一物理氣相沉積”長衝程，，反應室或物理氣相沉 積”標準”反應室，這些設備均可自位於Santa CUra , California的 Applied Material ’ Inc·購得。以下所述之物理 氣相沉積室為發明人所熟知，其他使用的反應室或修改後 使用的反應室的目的在於更進步的達成；^發明所揭露的 方法。在此所敘述的金屬沉積製程較佳的實施是在壓力約 低於1托耳的多反應室製程設備或簇狀的物理氣相沉積室 中進行。 第8頁 (請先閱讀背面之注意事項再填寫本頁) -f—— 一口、0 an n 11 I i^i I J ϋ n ϋ I— m n n ai·· n I I a—· i in in ϋ 11 ϋ —ϋ ϋ— ϋ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 495912 經濟部智慧財產局員工消費合作社印製 A7 ___ B7 ____ 五、發明說明（） 第1圖為適用於實施本發明所述之製程之多反應室裝 置1 3 5之頂視圖。本實施例中所述之裝置1 3 5適用於基底的 平面製程，例如半導體基底，而本發明所提供的圖示，並 不用來限制本發明所欲保護的專利範圍。 裝置135—般包括一簇狀金屬内連線製程反應室，簇 狀金屬内連線製程反應室至少包括一長衝程物理氣相沉 積反應室。裝置1 3 5較佳是包括銅金屬物理氣相沉積反應 室138，銅金屬物理氣相沉積反應室138内基底到靶的距離 至少100毫米以適用於沉積物理氣相沉積銅金屬層，亦可 依設計外加一個銅金屬物理氣相沉積反應室1 3 8以適用於 沉積銅金屬晶種層。另外，裝置1 3 5也包括一個銅金屬化 學氣相沉積反應室1 3 6以適用於沉積銅金屬晶種層。 裝置1 3 5更進一步包括鈕/氮化鋰物理氣相沉積反應 室140或阻障層反應室室，二預清潔反應室（pre-clean chambers)142 來移除污染物（Applied Materials 的 PreClean II反應室）’二去氣體反應室（degas chambers)144和二輸入 負載室。裝置135包括二具有傳輸機械手臂149、151之傳 輸反應室148、150及二冷卻反應室152為傳輸反應室148、 150所隔離。裝置135為一自動化裝置，由一程式化微處理 控制器1 5 4所控制。這些反應是可以個別操作或組合起來 運用。 第2圖為適用於沉積黏著層之長衝程物理氣相沉積反 應室138之剖面圖。濺鍍靶264和半導體基底266包括在接 地密閉壁260之内，接地密閉壁260可以是反應室的壁或是 第9頁 $紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮)~ ---— ------------------^----訂--------- (請先閱讀背面之注意事項再填寫本頁) ^912 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（） 接地的屏障。把2 6 4和基底2 6 6間的距離至少1 〇 〇毫米，較 佳的距離約150毫米至190毫米。若需要對基底266提供較 一致且對稱的沉積物質流，長衝程反應室在靶264和基底 266間亦可以包括一準直管（collimator)(未緣示於圖上）。 請繼續參照第2圖，反應室1 3 8 —般至少包括一氣體入 口（iniet)268和氣體源（未繪示於圖上）連接和一個廢氣出 口（outlet)2 70和廢氣幫浦（未繪示於圖上）連接。基底承座 272安置於密閉壁260的一端而靶2 64安置於另一端。乾264 以一絕緣物2 7 4和密閉壁2 6 0電性隔離，所以可以提供並保 持一相對於接地密閉壁2 6 0電位為低的負電壓於乾2 6 4之 上。基底承座272以一絕緣物276和密閉壁260電性隔離， 所以可以提供並保持一相對於接地密閉壁260電位為高的 正電壓於基底承座272之上。在操作當中，基底266置於基 底承座272上並於反應室238中產生電漿。 根據本發明再沉積製程中形成一共形物理氣相沉積 金屬層時，一製程氣體包括非反應性氣體例如氬，經由氣 體入口 268通入反應室138，而氣體流量的選擇是由一氣體 流量閥（未繪示於圖上）來控制。反應室内的壓力是藉由廢 氣幫浦來改變自廢氣出口流出的流速來控制在約5亳托耳 至1托耳之間來進行連續物理氣相沉積金屬層的沉積。較 佳的壓力是保持在約1 0毫托耳至60毫托耳 一個直流電源供應器278供應把264上相對於密閉壁 260的負電壓，用以激發氣體變成電漿狀態。電漿中的離 子會轟擊罷2 64的表面而濺擊出作為靶2 64之物質的原子 第10頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------l---訂-------- (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495912 A7 B7 五、發明說明（） 及較大的粒子。這些粒子彼此間會互相撞擊，也會自乾264 循著一線性的軌道沉積到基底2 6 6之上。一偏壓電源2 § 〇提 供一偏壓於基底承座272之上，能夠引導離子的方向性甚 至可以吸引離子置基底266來加強在基底266之結構上的 沉積。連接於基底承座272後面的氣體源281可以提供一氣 體流過基底266，在沉積黏著層時提供傳導物質來進行降 一傳統電磁管錢鍍源使用一旋轉磁石2 8 2至於乾2 6 4 之上來捕捉在靶鄰近的電子而能增強在靶264濺擊表面附 近的電漿濃度。在靶264進行濺擊時磁石282進行旋轉可使 產生對稱的腐姓表面。 第3圖為本發明任一適用於沉積黏著層之物理氣相沉 積反應室138之剖面圖。反應室138—般至少包括一氣體入 口 386和一個廢氣出口 388和廢氣幫浦（未繪示於圖上）連 接。物理氣相沉積3 8 9以一絕緣物3 9 0和密閉壁3 8 4電性 隔離。物理氣相沉積乾389提供一供賤擊的表面392來沉積 物質於置於支撐膜上的基底393，支撐膜為例如一移動式 基底承座3 94。基底承座3 94包括一包括可用來安置基底 393之針腳396的平面3 95。一個直流電源供應器（未繪示於 圖上）供應靶3 89上相對於密閉壁384的負電壓。 一升降針腳機構397在基底承座394位於縮回的位置 時可以用來舉起或放下基底393。在沉積金屬銘時’基底 承座394可以伸展來使得基底3 93接近靶。基底承座394可 以加熱或冷卻來控制基底的溫度。連接於基底承座394後 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----—'I---·1-----------^_wi (請先閱讀背面之注意事項再填寫本頁) A7
495912 五、發明說明（） 面的氣體源381可以提供一氣體流過基底393 ,在沉積黏著 層時提供傳導物質來進行降溫。 在本實施例中，本發明在共形阻障層和晶種層之間以 物理氣相沉積金屬形成的連續或半連續黏著層提供一改 良的黏著，此黏著層一般也稱之為新鮮層（flash laye〇，此 黏著層係沉積於阻障層之上，而晶種層則沉積於黏著層之 上。最先被沉積的阻障層的目的在於預防導電金屬材料， 例如鋼金屬，擴散至相鄰的介電材料中而導致相鄰介電材 料的電性受損，在抹些例子裏會因短路而造成元件失敗。 金屬晶種層在更進一步沉積導電金屬層時能形成不具孔 洞的介層窗或是連結基底上的結構。金屬晶種層一般是以 化學氣相沉積技術或電化學技術沉積的銅金屬。 本發明另一實施例是提供基底結構的金屬化方法，依 序包括以習知技藝在基底表面結構上沉積一阻障層，此阻 障層是以物理氣相沉積技術或離子物理氣相沉積技術沉 積連續或半連續不凝聚的金屬，以銅金屬較佳，以避免形 成孔洞的化學氣相沉積形成金屬晶種層，例如銅金屬，接 著以電化學技術沉積銅金屬並填滿結構。 請參照第4圖，第4圖為根據本發明一實施例所描述， 提供一具有圖案化介電層412之基底。介電層412上具有一 高高寬比的介層窗414，高寬比為介層窗&深度和寬度之 比值，大約為3，氮在但是本發明的優點在於適用於任何 高寬比的介層窗β 阻障層416直接沉積於基底表面或是介電層412所有 第12頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i—.—^^-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495912 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（） 的表面包括介層窗414的壁418和底420。阻障層41 6的金屬 材料係選自由鈦金屬（Ti)、氮化鈦（TiN)、姮金屬（Ta)、氮 化纽（TaNx)、鎢金屬（W)和氮化鎢（WNx)所組成的族群之任 意組合。較適用於作為銅金屬阻障的材料為鈕金屬和氮化 纽，一般是以物理氣相沉積技術形成的。在本實施例中， 阻障層416包括鈕金屬。阻障層416覆蓋在介電層412表面 形成一連續或大致連續的帽蓋層，而且在以氮氣處理過後 可以加強對相鄰材料層阻障和黏著的效果。在沉積阻障層 4 1 6之後’可以繼續沉積黏著層或金屬晶種層。一般而言， 可以化學清潔、電漿清潔和離子清潔來修飾阻障層的表面 可以加強後續沉積金屬層，例如銅金屬，並減少其缺陷。 一黏著金屬層421接著沉積在阻障層416之上。阻障層 4 1 6在高溫下會發生氧化的現象並減低其對接續沉積的金 屬層，例如銅金屬，的黏著力。黏著層42 1 一般是具有好 的黏著性質的阻障金屬能增進接續沉積的材料層，例如金 屬晶種層和金屬填充層，和阻障層4 1 6間的黏著。 沉積於阻障層4 1 6之上的黏著層42 1的金屬材料係選 自由銅金屬（Cu)、鉑金屬（Pt)、金金屬（Au)、鎳金屬（Ni)、 鉬金屬（Mo)和鎢金屬（W)所組成的族群之任意組合。較佳 的黏著層材料包括一不易氧化的材料。對於銅金屬化製程 的較佳銅金屬材料為銅金屬。形成黏著層的方法為一物理 氣相儿積技術’包括離子金屬電衆（i〇n metal plasma)物 理氣相沉積技術、標準物理氣相沉積技術、準直管式物理 氣相沉積技術或長衝程物理氣相沉積技術。經由物理氣相 第 13*1* 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） t--I — -----r---^--------4. $ (請先閱讀背面之注音？事項再填寫本頁) A7
495912 五、發明說明（） 沉積條件沉積所選擇的金屬可以減少氧化而預防金屬晶 種層的凝聚現象，此一現象會造成阻障層的損害。 例如可以在背後提供的冷卻氣體來降低基底的溫 度’在基底冷卻到攝氏4 5 0度以下有效的沉積黏著層可以 減少氧化而預防金屬晶種層的凝聚現象，較佳的溫度在攝 氏25 0度以下，而更佳的溫度在攝氏〇度以下。降低物理氣 相沉積反應室内用來產生電漿的電力可以有效的進行沉 積’提供的電力小於10〇〇〇瓦，較佳的電力供應在25〇〇瓦 至5 000瓦之間。物理氣相沉積反應室内的壓力不超過1乾 耳來減少離子轟擊，較佳的壓力在1〇毫托耳至60毫托耳之 間°物理氣相沉積的製程可以在任何適用的物理氣相沉積 反應室内發生，包括離子金屬電漿物理氣相沉積反應室或 準直管式物理氣相沉積反應室，另外包括在第2圖及第3圖 所述之標準物理氣相沉積反應室和長衝程物理氣相沉積 反應室。以一化學氣相沉積技術或電化學技術形成之共形 晶種層422，例如為銅金屬，以適當的厚度沉積於黏著金 屬層42 1之上，晶種層的厚度不能太厚以免封住接觸窗或 介層窗的開口。 在本實施例中，在此條件下形成的阻障層4 1 6可以減 少氧化的現象而避免凝聚現象的產生。沉積阻障層4 1 6的 條件為&供物理氣相沉積反應室不超過10000瓦的電力， 較佳的電力供應在2500瓦至5000瓦之間，物理氣相沉積反 應室的壓力不超過1托耳，較佳的壓力在10毫托耳至60毫 托耳之間，基底的溫度維持不超過攝氏4 5 0度，較佳的溫 第14頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r " —-----—訂--------- 線 4P. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 495912 A7 五、發明說明（） 度在攝氏250度以下，而更佳的溫度在攝氏〇度以下。 請參照第5圖，介層窗4丨4以電化學沉積技術填充金屬 層423 ’例如為鋼金屬，沉積在第4圖所示之晶種層422之 上°在晶種層422之上填充金屬層423形成無孔洞填充 424 在填充元此結構之後’以化學機械研磨（chemical mechanical polishing)技術對填充424的上表面426進行平 坦化製程。 月’J述在沉積材料層產生凝聚的現象是歸因於沉積時 溫度的問題。在沉積時的高溫會導致阻障層和黏著層的氧 化。材料層的氧化會燥化（Dewetting)物理氣相沉積和化學 氣相沉積形成的銅金屬而削弱原來預期的介面性質而造 成低黏著強度、電性接觸及微孔洞。控制沉積時的溫度可 以對南咼寬比結構產生較佳的覆蓋能力。 首先，在沉積的過程中溫度會隨著基底被加熱而上 升，特別是電漿將熱、離子轟擊和沉積過程所提供的偏 壓。離子轟擊和偏壓的提供會影響沉積物質的動能，在成 核時會放出熱量。所以，薄膜成長的溫度可藉由改變基底 的溫度、製程的壓力、在物理氣相沉積中提供至靶的電力 和所提供的偏壓來控制。 因此，本發明探求沉積製程的溫度控制。在物理氣相 沉積反應室最好包括基底承座冷卻機構可以將基底承座 的溫度降至攝氏0度以下。另外，基底承座包括一背侧氣 體源連接至基底承座，可以提供一氣體流過基底，在沉積 黏著層時提供傳導物質來進行降Μ。☆、人％ i 只+ %仃降。此一冷卻機制可以將 第15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公£ --------r — —訂--------- 線 *411^ (請先閱讀背面之注意事項再填寫本頁) 五 Λ發明說明（） 基展冷部到攝氏450度以下有效的沉積黏著層，較佳的溫 度在攝氏250度以下，而更佳的溫度在攝氏〇度以下。 沉積製程操作時壓力最高約為1托耳，較佳的壓力在 1〇亳托耳至60毫托耳之間。在較高的壓力下，碰撞的平均 自由徑會減少，因而可以減少離子轟擊而減少溫度的增 加。 沉積過程中所提供的電力低於一般操作的電力，約小 於10000瓦，較佳的電力供應在25〇〇瓦至5〇〇〇瓦之間。因 為提供較低的電力可以減少被濺射出物種的碰撞而提供 較多的垂直沉積而能提供較佳的覆蓋能力。最後，物理氣 相沉積反應室可能使用長衝程物理氣彳目沉積反應室或類 訂 似的反應室，因為在靶和基底間較長的距離可以在沉積之 妁提供近一步的冷卻。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 495912 A8 B8 C8 D8 六、申請專利範圍 1. 一種處理一基底的方法，該方法至少包含： a) 沉積一阻障層於該基底之上； (請先閱讀背面之注意事項再填寫本頁) b) 沉積一黏著層於該阻障層之上；以及 c) 沉積一金屬晶種層於該黏著層之上。 2. 如申請專利範圍第1項所述之方法，其中上述之該阻障層 的金屬材料係選自由鈦金屬、氮化鈦、鈕金屬、氮化鈕、 鎢金屬、氮化鎢及其組合所組成的族群中。 3 .如申請專利範圍第1項所述之方法，其中該阻障層的沉積 是在一物理氣相沉積室中進行標的物的濺鍍該物理氣 象沉積室的壓力介於10毫托耳至60毫托耳，電力的供應 在1000瓦到5000瓦之間，該基底的溫度低於攝氏250 度。 4. 如申請專利範圍第1項所述之方法，其中形成該黏著層的 方法包括依物理氣相沉積法，提供的電力低於10000 瓦。 經濟部智慧財產局員工消費合作社印製 5. 如申請專利範圍第1項所述之方法，其中形成該黏著層時 的壓力低於1托耳。 ' 6. 如申請專利範圍第1項所述之方法，其中其中形成該黏著 層時該基底的溫度低於攝氏250度。 第17頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 495912
    六 I~ 經濟部智慧財產局員工消費合作社印製 申請專利範圍 7. 如申請專利範圍第1項所述之万法，其中上述之該黏著層 的金屬材料係選自由銅金屬、鉑金屬、金金屬、鎳金屬、 鉬金屬 '鎢金屬及其組合所組成的埃群。 8. 如申請專利範圍第·丨項所述（万法，其中該阻障層的沉積 是在一物理氣相沉積室中進仃標的物的濺鍍該物理氣 象沉積室的壓力介於10毫托耳至60毫托耳，電力的供應 在1000瓦到5000瓦之間，該基底的溫度低於攝氏250 度。 · 9. 如申請專利範圍第1項所述之方法’其中更進一步包括形 成一導體金屬層於該金屬晶種層之上。 10·如申請專利範圍第9項所述之方法，其中形成該金屬晶 種層包括一化學氣相沉積法或是—電化學沉積法沉積 的銅金屬，形成該導體金屬層包括一電鍍技術形成的銅 金屬- 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) .............·裝........訂.........修 (請先閱讀背面之注意事項再填寫本頁)
TW089113905A 1999-07-12 2000-08-28 Continuous, non-agglomerated adhesion of a seed layer to a barrier layer TW495912B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14336399P 1999-07-12 1999-07-12

Publications (1)

Publication Number Publication Date
TW495912B true TW495912B (en) 2002-07-21

Family

ID=22503748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089113905A TW495912B (en) 1999-07-12 2000-08-28 Continuous, non-agglomerated adhesion of a seed layer to a barrier layer

Country Status (5)

Country Link
US (1) US6627542B1 (zh)
EP (1) EP1069612A3 (zh)
JP (1) JP2001068433A (zh)
KR (1) KR20010029929A (zh)
TW (1) TW495912B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105434B2 (en) * 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6489231B1 (en) * 2001-07-17 2002-12-03 Lsi Logic Corporation Method for forming barrier and seed layer
US6696355B2 (en) * 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US20020074658A1 (en) * 2000-12-20 2002-06-20 Chien Chiang High-resistivity metal in a phase-change memory cell
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
JP4169950B2 (ja) * 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
CN1326216C (zh) * 2003-12-30 2007-07-11 中芯国际集成电路制造(上海)有限公司 一种避免漩涡效应缺陷的方法
US20060252254A1 (en) * 2005-05-06 2006-11-09 Basol Bulent M Filling deep and wide openings with defect-free conductor
CN100578743C (zh) * 2005-12-02 2010-01-06 株式会社爱发科 Cu膜的形成方法
US8791018B2 (en) * 2006-12-19 2014-07-29 Spansion Llc Method of depositing copper using physical vapor deposition
US20080242088A1 (en) * 2007-03-29 2008-10-02 Tokyo Electron Limited Method of forming low resistivity copper film structures
US7704879B2 (en) * 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US7884012B2 (en) * 2007-09-28 2011-02-08 Tokyo Electron Limited Void-free copper filling of recessed features for semiconductor devices
US7727890B2 (en) * 2007-12-10 2010-06-01 International Business Machines Corporation High aspect ratio electroplated metal feature and method
US20090179328A1 (en) 2008-01-14 2009-07-16 International Business Machines Corporation Barrier sequence for use in copper interconnect metallization
US7704886B2 (en) * 2008-02-14 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step Cu seed layer formation for improving sidewall coverage
US8252690B2 (en) * 2008-02-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. In situ Cu seed layer formation for improving sidewall coverage
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US7919409B2 (en) * 2008-08-15 2011-04-05 Air Products And Chemicals, Inc. Materials for adhesion enhancement of copper film on diffusion barriers
US8399353B2 (en) * 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
JP5725073B2 (ja) 2012-10-30 2015-05-27 三菱電機株式会社 半導体素子の製造方法、半導体素子
KR101427140B1 (ko) 2013-03-29 2014-08-07 한국생산기술연구원 고종횡비 비아에 씨드 레이어를 형성시키는 방법
GB201402399D0 (en) * 2014-02-12 2014-03-26 Univ York Alloy crystallisation method
CN111987140A (zh) * 2019-05-21 2020-11-24 世界先进积体电路股份有限公司 基底及其制造方法
WO2023043608A1 (en) * 2021-09-14 2023-03-23 Corning Incorporated Methods and apparatus for manufacturing an electronic apparatus

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3063506D1 (en) 1979-08-31 1983-07-07 Fujitsu Ltd A tantalum thin film capacitor and process for producing the same
US4760369A (en) 1985-08-23 1988-07-26 Texas Instruments Incorporated Thin film resistor and method
US4649625A (en) 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US5225363A (en) 1988-06-28 1993-07-06 Texas Instruments Incorporated Trench capacitor DRAM cell and method of manufacture
KR930011538B1 (ko) 1991-07-16 1993-12-10 한국과학기술연구원 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
US5142438A (en) 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
US5354712A (en) 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JP2786071B2 (ja) 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
JP2679599B2 (ja) 1993-12-02 1997-11-19 日本電気株式会社 半導体装置の製造方法
JPH07161813A (ja) * 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US20020033533A1 (en) * 1994-11-14 2002-03-21 Marvin Liao Interconnect structure for use in an integrated circuit
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
US5614437A (en) 1995-01-26 1997-03-25 Lsi Logic Corporation Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
JP3127348B2 (ja) 1995-02-27 2001-01-22 エルジイ・セミコン・カンパニイ・リミテッド 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5717628A (en) 1996-03-04 1998-02-10 Siemens Aktiengesellschaft Nitride cap formation in a DRAM trench capacitor
JP2924785B2 (ja) * 1996-04-25 1999-07-26 日本電気株式会社 磁気抵抗効果素子薄膜及びその製造方法
US5677238A (en) * 1996-04-29 1997-10-14 Chartered Semiconductor Manufacturing Pte Ltd Semiconductor contact metallization
KR100215846B1 (ko) 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
US5633200A (en) 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
TW402778B (en) * 1996-07-12 2000-08-21 Applied Materials Inc Aluminum hole filling using ionized metal adhesion layer
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6140228A (en) * 1997-11-13 2000-10-31 Cypress Semiconductor Corporation Low temperature metallization process
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
JP3187011B2 (ja) * 1998-08-31 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6184137B1 (en) * 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US6187670B1 (en) * 1998-12-02 2001-02-13 Advanced Micro Devices, Inc. Multi-stage method for forming optimized semiconductor seed layers
TW409356B (en) * 1999-03-11 2000-10-21 United Microelectronics Corp Manufacture method of inner connects
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure

Also Published As

Publication number Publication date
EP1069612A3 (en) 2003-05-14
EP1069612A2 (en) 2001-01-17
KR20010029929A (ko) 2001-04-16
US6627542B1 (en) 2003-09-30
JP2001068433A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
TW495912B (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6432819B1 (en) Method and apparatus of forming a sputtered doped seed layer
US10096547B2 (en) Metallic interconnects products
US6790773B1 (en) Process for forming barrier/seed structures for integrated circuits
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US5968333A (en) Method of electroplating a copper or copper alloy interconnect
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
WO2008027186A2 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
WO2006121604A2 (en) Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
JP2001185510A (ja) 電気めっき処理用バリヤー層
US20060189115A1 (en) Wiring structure forming method and semiconductor device
Licata et al. Interconnect fabrication processes and the development of low-cost wiring for CMOS products
JP2001044204A (ja) 孔を充填するためのアルミニウムの堆積方法及び装置
US20020088716A1 (en) Method of enhancing hardness of sputter deposited copper films
WO1999036952A1 (en) Metallization process and apparatus
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
JP6268036B2 (ja) Ｃｕ配線の製造方法
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
US20070243708A1 (en) Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
US6716733B2 (en) CVD-PVD deposition process
US6670266B2 (en) Multilayered diffusion barrier structure for improving adhesion property
US6268284B1 (en) In situ titanium aluminide deposit in high aspect ratio features
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees