TW495762B - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- TW495762B TW495762B TW088118819A TW88118819A TW495762B TW 495762 B TW495762 B TW 495762B TW 088118819 A TW088118819 A TW 088118819A TW 88118819 A TW88118819 A TW 88118819A TW 495762 B TW495762 B TW 495762B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- address
- write
- read
- command
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Dram (AREA)
Description
495762 A7 _ B7_ 五、發明説明(1 ) ] 本發明一般係關於一種半導體記憶體裝置,並且尤其 是至一種半導體記憶體裝置,其與供應自該裝置外側之一 組時脈同步地操作。 相關技術說明 最近,CPU以高速率操作,並且因此需要以增加位元 率輸入和輸出資料信號之半導體裝置,例如dram(動態 隨機存取記憶體),以便增加資料傳輸率。此記憶體裝置 範例如SDRAM(同步動態隨機存取記憶體)和FCRAM(快速 週期隨機存取記憶體),該等記憶體與一組外部時脈同步 操作並且達成高速操作。 接著將參考第1圖說明FCRAM之操作。應注意到, SDRAM具有如第1圖中展示之相同電路組態。 7第1圖展示FCRAM記憶胞周圍之電路組態。被展示於 第1圖中之電路包含一組電容器501、NMOS(N-通道金屬 氧化物半導體)電晶體502-512、一組PMOS(P-通道MOS)電 晶體513、PMOS電晶體521和522、和NMOS電晶體523和 524。PMOS電晶體521和522以及NMOS電晶體523和524形 成一組感應放大器520。
記憶胞之電容器501能儲存一位元資訊。當一組次字 組線選擇信號SW被引動時,作為記憶胞閘之NMOS電晶 體502導通,並且被儲存在電容器501中之資料被讀取至一 組位元線BL。在那時,一組位元線傳送信號BLT1是在高 位準並且NMOS電晶體503和504因此於導通狀態。另一方 面,一組位元線傳送信號BLT0是在低位準,並且NMOS -4 - (請先閲讀背面之注意事項再填窝本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 495762 A7 B7 五、發明説明( 電晶鱧505和506因此在不導通狀態。 因此,位元線BL和/BL上面的資料被感應放大器520 經由NMOS電晶體503和504而讀取《當一組行線選擇信號 CL被引動時,被感應放大器520感應和保持之資料經由作 為行閘之NMOS電晶體510和511被讀取至一對資料匯流排 線DB和/DB。 資料寫入操作是利用相反於上述資料讀取操作之序列 被達成,以致於該對資料匯流排線DB和/DB上面之資料被 儲存於電容器501。 /第2圖是具有被展示於第1圖中電路之FCRAM的資料 讀取操作時序圖。接著將說明,參考第1和2圖,在其中讀 取資料陣列長度是等於4(BL=4)情況中之資料讀取時序。 當一組引動命令(ACT)被施加至FCRAM時,FCRAM 内部產生一組信號RASZ,其指示存在記憶胞201中的資料 將被感應放大器220感應。接著,FCRAM產生,以適當的 時序,字組線選擇信號MW和SW、位元線傳送信號BLT以 及感應放大器驅動信號SA1和SA2。因此,記憶胞201中資 料出現於一組位元線BL並且接著被感應放大器220感應和 放大。 進一步地,當在接收信號RASZ之後經過所給予的時 間時FCRAM產生一組内部預充電信號PRE。 反應於一組讀取命令RD之接收,被行位址選擇之行 的行線選擇信號CL成為高位,並且被保持於感應放大器 220中的資料被讀取至資料匯流排線DB和/DB。因此讀取 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -----------------------裝------------------、可------------------線 (請先閲讀背面之注意事項再填寫本頁) 495762 A7 ------- B7 ___ 五、發明説明(3 ) ^ 之資料是4-位元平行資料,它們被轉換成為 串列的資料 該串列的資料被輸出至FCRAM外側作為讀取資料DQ。 當上述的資料讀取操作以陣列長度BL等於4被重複地 進行時,具有不斷之連續讀取資料被得到,如第2圖中所 展示,因為隨機存取之讀取週期是短的。 δ讀取操作或寫入操作在習見的FCRAM中被重複地 進行時,資料可有效地被讀取或被寫入。但是,與連續的 讀取或寫入操作比較,讀取操作和寫入操作被交互地進 行’資料無法有效地被讀取或被寫入。 上述的問題將參考第3圖被說明,那是其中讀取和寫 入操作交互地進行之序列時序圖。 當讀取操作如苐^圖(A)部份中所展示進行時,在讀取 命令R被接收之後需要一些時間得到一組讀取資料輸出 (Q)。一般而吕,一組讀取資料時序被定義為存在於讀取 命令和讀取資料輸出之間的區間中時脈週期數目。相似 地’一組寫入資料時序被定義為存在於寫入命令和相關的 寫入資料輸入之間的區間中時脈週期數目。 S見地’寫入資料是與寫入命令同時地一起輸入。因 此,寫入資料時序是等於"(Γ。因此,如第3圖(Α)部份中 展示,後續於先前讀取命令R之寫入命令W需要在在從上 述先前讀取命令R完成產生之讀取資料輸出Q之後被輸 入。因此,展示於第3圖中(Α)部份之情況從讀取命令尺至 寫入命令W需要等於9時脈之區間。 進一步地,如第3圖中(Α)部份展示,跟隨寫入命令… 495762 A7 B7 五、發明説明(4 ) ^ 之讀取命令R需要在相關於上述寫入命令W完全地被儲存 於記憶胞之寫入資料之後被輸入。因此,展示於第3圖中(A) 部份之情況從寫入命令W至讀取命令R需要等於6時脈之區 從上面說明可知被展示於第3圖中(A)部份之情況需要 等於15時脈之讀取-寫入週期。 接著,將說明,參考第3圖(B)部份,其中讀取資料時 序和寫入資料時序彼此相等之情況。在展示於第3圖(B)部 份的情況中,有可能減低在讀取命令R和寫入命令w之間 的區間至被定義在一般記憶庫間構造中在讀取命令R和寫 入命令W之間的最小容忍時間(1RC)。這是因為讀取資料 時序和寫入資料時序彼此相等,並且相關於寫入命令貿之 寫入資料的輸入是在相關於讀取命令R的讀取資料輸出完 成之後被執行。 但是,為了在寫入命令W被輸入之後輸入讀取命令R , 儲存相關於上述寫入命令之寫入資料必須被儲存於記憶 胞。因此,被展示於第3圖(B)部份中的情況從寫入命令w 至讀取命令R需要12時脈區間。因此,被展示於第3圖(B) 部份的情況中,在讀取命令R和寫入命令W之間的區間之 讀取-寫入週期是等於16時脈。 如上面說明,交互地進行讀取操作和寫入操作之序列 是不如依序地進行讀取或寫入操作序列一般有效率。 本發明摘要 本發明之目的在提供一種半導體記憶體裝置,其中上 (請先閲讀背面之注意事項再填寫本頁)
495762 A7 — —_B7 五、發明説明(5 ) ' 述的缺點被消除。 本發明之更特定目的在提供一種半導體記憶體裝置, 其具有減低讀取-寫入週期而使讀取資料時序和寫入資料 時序彼此相等。 本發明之上述目的利用一種與一組時脈同步地操作之 半導體記憶體裝置而達成,其包含:一組位址鎖定及比較 器部份,其鎖定相關於一組寫入命令之一組第一位址信號 並且比較該第一位址信號與相關於一組讀取命令之一組第 一位址k號,以及保持相關於該寫入命令之一組資料信號 之一組寫入資料緩衝器部份。當第一和第二位址信號彼此 一致時被保持於該寫入資料緩衝器部份中之該資料信號被 讀取作為被該讀取命令要求之一組資料信號。 本發明之上述目的同時也可利用一種與一組時脈同步 地操作之半導體記憶體裝置而達成,其包含:一組位址鎖 疋及比較器部份,其鎖定相關於一組寫入命令之一組第一 位址信號並且比較該第一位址信號與相關於一組讀取命令 之一組第二位址信號;以及保持分別地相關於該寫入命令 之資料信號之一組寫入資料緩衝器部份。當第二位址信號 與第一位址信號之一組彼此一致時被保持於該寫入資料緩 衝器部份中之該等資料信號之一組被讀取作為被該讀取命 令要求之一組資料信號。 圖式摘要說明 本發明之其他的主要特點和優點可當配合附圖閱讀時 從下面的詳細說明而成為更明顯,其中: \紙張尺度適用中國國家標準(CXS ) A4規格(21〇><297公釐) (請先閱讀背面之注意事項再填寫本頁) -訂- 五、發明説明(6 ) 第1圖是一種習見的fcram之記憶胞以及其週邊組態 之電路圖; 第2圖是具有第1圖中展示組態之fCRAM的資料讀取 操作時序圖; 第3圖是交錯一組讀取操作和一組寫入操作之序列的 時序圖; 第4圖是依據本發明交互地執行一組讀取命令和一組 寫入命令之序列時序圖; 第5圖是依據本發明第一實施例之一種半導體記憶體 裝置的方塊圖; 第6圖是第5圖中展示之半導體記憶體裝置中依序地執 行寫入命令之時序圖; 第7圖是第5圖中展示之半導體記憶體裝置中依序地執 行寫入、讀取、讀取和寫入命令之一序列的時序圖; 第8圖是第5圖中展示之半導體記憶體裝置中依序地執 行寫入、讀取、讀取和寫入命令之另一序列的時序圖; 第9圖是第5圖中展示之半導體記憶體裝置中依序地執 行寫入、讀取、讀取和寫.入命令之再另一序列的時序圖; 第10圖是第5圖中展示之半導體記憶體裝置中依序地 執行寫入(寫入遮罩)、讀取、讀取、和寫入命令之一序列 的時序圖; 第11圖是第5圖中展示之半導趙記憶體裝置中依序地 執行寫入、寫入(分頁模式寫入)、和寫入命令之一序列的 時序圖; 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -----------------------裝------------------訂------------------線. (請先閲讀背面之注意事項再填寫本頁)
、發明説明(7 第12圖是依據本發明第二實施例之一種半導體記憶體 装置之方塊圖; 第13圖是第12圖中展示之半導體記憶體裝置中依序地 執行寫入命令之一組序列的時序圖; 第14圖是第12囷中展示之半導體記憶體裝置中依序地 執行寫入、讀取、寫入和讀取命令之一組序列的時序圖; 第15圖是第12圖中展示之半導體記憶體裝置中依序地 執行寫入、讀取、寫入和讀取命令之另一序列的時序圖; 第16圖是依據本發明第三實施例之一種半導體記憶體 裝置之方塊圖; 第17圖是第16圖中展示之半導體記憶體裝置中依序地 執行寫入、讀取、寫入和讀取命令之一序列的時序圖; 第18圖是第5圖中展示之半導鱧記憶體裝置中依序地 執行分頁模式寫入命令之一組序列的時序圖; 第19圖是第5圖中展示之半導體記憶體裝置中依序地 執行一組分頁模式寫入命令和一組分頁模式讀取命令之一 組序列的時序圖; 第20圖是第5圖中展示之半導體記憶體裝置中依序地 執行一組分頁模式寫入命令和一組分頁模式讀取命令之另 一序列的時序圖; 第21圖是第12圖中展示之半導體記憶韹裝置中依序地 執行分頁模式寫入命令之一序列的時序圖; 第22圖是第12圓中展示之半導體記憶體裝置中依序地 執行一組分頁模式寫入命令和一組分頁模式讀取命令之一 十紙淥尺久適用中国國家標準(ras) Α4規格d〇X297公爱) (請先閲讀背面之注意事項再填寫本頁)
-10- 495762 A7 B7 五、發明説明(8 ) ' 序列的時序圖; 第23圖是第12圖中展示之半導體記憶體裝置中依序地 執行一組分頁模式寫入命令和一組分頁模式讀取命令之另 一序列的時序圖; 第24圖是第16圖中展示之半導體記憶體裝置中依序地 執行分頁模式寫入命令之一序列的時序圖; 第25圖是第16圖中展示之半導體記憶體裝置中依序地 執行一組分頁模式寫入命令和一組分頁模式讀取命令之一 序列的時序圖; 第26圖是第16圖中展示之半導體記憶體裝置中依序地 執打一組分頁模式寫入命令和一組分頁模式讀取命令之另 一序列的時序圖; 第27圖是第5圖中展示之半導體記憶體裝置中依序地 執行寫入,讀取,讀取和寫入命令之一序列的時序圖其 中寫入資料時序和讀取資料時序彼此相等; 第28圖是第5圓中展示之半導鱧記憶體裝置中依序地 執行寫入,讀取,讀取和寫入命令之另一序列的時序圖, 其中寫入資料時序不同於讀取資料時序; 第29圖是第16圖中展示之半導禮記憶體裝置中依序地 執行-組分頁模式寫入命令和_組分頁模式讀取命令之一 序列的時序圖,其中寫入資料時序和讀取資料時序彼此相 等; 第30圖是依序地執行如第29圖中展示之相同序列之一 、、且序列的時序圖’其中寫人資料時序不同於讀取資料時 本紙張尺度適用中誤國家標準(CNS) _f21〇X29^^ 11- (請先閱讀背面之注意事項再填寫本頁) 訂- :線_ 495762 A7 ___ B7_ 五、發明説明(9 ) ' 序; 第31圖是可被使用於第5、12和16圖中展示之半導體 記憶體裝置中之一組共用輸入/輸出界面的方塊圖;以及 第32圖是第5圖中展示之半導體記憶體裝置中依序地 執行一組分頁模式寫入命令和一組分頁模式讀取命令之一 序列的時序圖,其中寫入資料時序是等於1並且讀取資料 時序是等於3。 較佳實施例之說明 接著將參考第4圖說明本發明,那是交互地執行讀取 和寫入操作之一組序列的時序圖。 在第4圖中,讀取資料時序和寫入資料時序彼此相等, 並且在讀取命令R和寫入命令w之間的區間被減低至在記 憶庫間構造中讀取命令R和寫入命令w之間最小容忍時間 (IRC)。如先前的說明,在相關於先前寫入命令w之寫入 資料完全地被寫入記憶胞之後讀取命令R允許被輸入。上 面之定義考慮其中相關於寫入命令w之寫入資料被寫入一 組記憶庫並且即時地被跟隨該寫入命令w之讀取命令厌要 求從上述的記憶庫讀取出,之情況。 依據本發明,一組寫入資料緩衝器被提供,其保持相 關於寫入命令W之寫入資料直至下一寫入命令界被供應為 止。進一步地,提供一組位址鎖定電路,其鎖定被保持於 該寫入資料緩衝器中寫入資料之位址信號。該位址鎖定電 路比較寫入命令W之位址信號與讀取命令R之位址信號。 如果兩位址信號彼此一致,則資料不從記憶胞讀取而從寫 -12- — (請先閲讀背面之注意事项再填寫本頁) 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) 495762 A7 ______B7_ 五、發明説明(10 ) ' 入資料緩衝器讀取。 利用上述的組態,有可能減低在寫入命令和讀取命令 之間的區間至記憶庫間構造中在讀取命令r和寫入命令w 之間的最小容忍時間(1RC)。 接著說明本發明之第一實施例。 第5圖是依據本發明一組實施例之一種半導體記憶體 裝置的方塊圖。應注意到,FCRAM具有如SDRAM之相同 記憶胞週邊組態,並且下面的說明是針對FCRAM。 依據本發明實施例之FCRAM包含一組時脈緩衝器1、 一組命令解碼器2、一組控制信號緩衝器3、一組列位址緩 衝器4、一組行位址緩衝器5、一組位址鎖定及比較器6和7、 一組模式暫存器8、一組資料時序計數器9、資料轉換器10 和12、一組資料輸入緩衝器π、一組資料輸出緩衝器13、 一組記憶庫(0)電路14、以及一組記憶庫(1)電路15。 記憶庫(0)電路14和記憶庫(1)電路15各包含多數個記 憶體區塊、一組RAS產生單元16、一組預充電信號(PRE) 產生單元17、一組控制單元18、一組區塊解碼器19、預解 碼器20-1和20-2、一組字組解碼器21、一組1/4解碼器22、 一組位元線傳送(BLT)解碼器23、一組感應放大器驅動信 號(S/A)產生單元24、一組行解碼器25、一組控制電路26、 一組讀取/寫入緩衝器27、一組寫入資料緩衝器28以及一 組核心電路29。 第5圖中展示的FCRAM之記憶胞具有DRAM型記憶胞 結構,並且其記憶體週邊電路是相同於第1圖中所展示。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -13 - -----------------------裝-------------------IT----------------:線. (請先閱讀背面之注意事項再填寫本頁) 495762 A7 _______B7___ 五、發明説明(11 ) ^ 雖然第5圖中展示的FCRAM具有兩組記憶庫,但是並不受 限制於兩組記憶庫而可以具有任意數目的記憶庫。 時脈緩衝器1具有來自FCRAM外側之一組時脈CLK, 並且以一組同步時脈CLK供應FCRAM之組件。控制信號 緩衝器3緩衝一組寫入引動信號/WE、一組晶片引動信號 /CS、一組列位址套取信號/ras、以及一組行位址套取信 號/CAS,這些信號供應自FCRAM外側。符號,7"指示一種 低位作用信號。 命令解碼器2將來自控制信號緩衝器3之信號解碼並且 將一組被解碼命令通知記憶庫(〇)電路14、記憶庫(1)電路 15、位址鎖定及比較器6和7、以及資料時序計數器9。該 命令可被定義為,例如,寫入引動信號、晶片引動信號 /CS、列位址套取信號/ras、以及行位址套取信號/CAS, 列位址緩衝器4和行位址緩衝器5被供應來自FCRAM外側 之位址信號AO-An和Β0·Βη ,該等位址信號被傳送至位址 鎖定及比較器6和7。 當讀取和寫入命令被供應時位址鎖定及比較器6和7以 不同的方式操作。當寫入命令被供應時,位址鎖定及比較 器6鎖定供應自列位址緩衝器4之一組列位址信號,並且當 下一寫入命令被供應時將被保持於寫入資料緩衝器28中之 資料利用被鎖定其中的列位址信號而寫入核心電路29。 當讀取命令被接收時,位址鎖定及比較器6比較來自 列位址緩衝器4之列位址信號與當先前的寫入命令被接收 時被鎖定的列位址信號。當兩者列位址信號彼此一致時, 表紙張尺度適用中国國家標準(CNS) Α4規格(210X297公釐) •14- (請先閲讀背面之注意事項再填寫本頁) -訂— 495762 A7 _____B7 五、發明説明(12 ) / 被鎖定於寫入資料緩衝器28中的資料被輸出作為被讀取命 令要求之資料。 位址鎖疋及比較器6比較來自列位址緩衝器4之列位址 信號與在先前的寫入命令接收時被鎖定之列位址信號。如 果兩者列位址信號並不彼此一致,則位址鎖定及比較器6 供應相關於目前供應讀取命令之列位址信號至預解碼器 20-1。因此’被讀取命令要求之資料被從核心電路29讀取 出。 接著將說明位址鎖定及比較器當寫入命令被接收 時’位址鎖定及比較器7鎖定供應來自行位址緩衝器5之行 位址信號,並且,當接收下一寫入命令時,利用被鎖定的 行位址信號將被保持於寫入資料緩衝器28中之資料寫入核 心電路29。 當讀取命令被接收時,位址鎖定及比較器7比較供應 來自行位址緩衝器5之行位址信號與當先前的寫入命令被 接收時被鎖定之行位址信號。當兩者命令信號彼此一致 時,被鎖定於寫入資料緩衝器28中的資料被輸出作為被讀 取命令要求之資料。如果兩者位址信號並不彼此一致,則 位址鎖定及比較器7供應當先前的寫入命令被接收時被鎖 定之行位址信號至預解碼器20-2。因此,被讀取命令要求 之資料從記憶胞被讀取出。 模式暫存器8輸出被使用於F CRAM内之陣列長度資 訊。資料時序計數器9依據供應自模式暫存器8之陣列長度 資訊而量測該資料時序。資料轉換器10,從FCRAM外側 衣紙張尺度適用中S國家標準(CNS) A4規格(210X297公釐) •15- ^------------------#------------------緣 (請先閲讀背面之注意事項再填寫本頁) 495762 A7 ------------- B7—_ 五、發明説明(13 ) ^~ -一 經由資料輸入緩衝器",被供應-組資料信號,並且轉換 串列構造的資料信號成為平行構造的資料信號。該串列的 資料信號接著供應至寫人資料緩衝器28。資㈣ 有來自讀取/寫入緩衝器27或寫入資料緩衝器此平行構 造資料,並且轉換該資料成為串列構造的資料。因此得到 的串列資料經由資料輸出緩衝器13被輸出至⑽颜外 側。資料轉換器10和12依據資料時序計數器9輸出之資料 時序資訊而以適當的時序操作。 資料輸入緩衝器11和資料輸出緩衝器12經由分別的端 點插銷被連接至彼此分離的分別匯流排(1/0分離構造)。 稍後將被說明,資料輸入緩衝器i i和資料輸出緩衝器丨3可 以被連接到一組共用資料匯流排(1/0共用構造)。 接著將說明被列位址緩衝器4和行位址緩衝器5緩衝之 位址信號所選擇之記憶庫。下面的說明是僅針對記憶庫(〇) 電路14並且記憶庫(1)電路15之說明被省略。 在記憶庫(0)電路14中,RAS產生單元16產生信號 RASZ,其指示記憶體區塊中記憶胞内的資料將被讀取至 感應放大器。當在作用為内部列位址套取信號RAS之信號 RASZ作用之後經過預定時間,pre產生單元17產生一組 預充電信號PRE。在其中預充電信號pre是外部地供應的 情況中,預充電信號PRE重置RAS產生單元16並且導致它 進行預充電操作。PRE產生單元17中產生之預充電信號 PRE進行的預充電操作是一種自我預充電。 預解碼器20-1將供應自位址鎖定及比較器6之列位址 衣紙張尺度適用中國國家標準A4規格(210X297公釐) -16 - (請先閲讀背面之注意事項再填寫本頁) 訂— 495762 A7 B7 五、發明説明( 信號預解碼。預解碼結果被供應至區塊解碼器丨9、字組解 碼器21、1/4解碼器22、BLT解碼器23和S/A產生單元24。 區塊解碼器19選擇配置於FCRAM中多數個記憶體區 塊之一組。僅被選擇記憶體區塊中,字組解碼器2 1、1 /4 解碼器22、BLT解碼器23和S/A產生單元24操作。因此, 資料被從核心電路29讀取出並且被供應至感應放大器。 核心電路29包含以列和行配置之一組記憶胞陣列,各 記憶胞相同於第1圖中展示的記憶胞5〇1。感應放大器被提 供至分別的行’各感應放大器相同於第1圖中展示的感應 放大器520。利用列位址信號之讀取操作,被儲存於連接 到被列位址信號選擇之字組線的記憶胞中的資料被儲存於 感應放大器520中。 預解碼器20-2將供應自位址鎖定及比較器7之行位址 信號預解碼。預解碼結果被供應至行解碼器25、1/4解碼 器22、S/A產生單元24和控制電路26。行解碼器25供應行 線選擇信號CL至行位址信號指定之行。資料從置於被選 擇行中之感應放大器520被讀取出並且供應至讀取/寫入緩 衝器27。 字組解碼器21在控制單元18控制之下產生一組字組線 選擇信號。1/4解碼器22選擇四組次字組解碼器之一組, 它們以習見的階層式字組解碼方式屬於一組被選擇的主要 字組解碼器。BLT解碼器23在控制單元18控制之下產生一 組位元線傳送信號。S/A產生單元24在控制單元18控制之 下產生感應 放大器驅動信號SA1和SA2。 -17· '! 零. (請先閲讀背面之注意事项再—寫本頁) 、可| :線 尽紙張尺度適用中國國家標準() A4規格(21〇><297公釐) A7 ..... B7_ 五、發明説明(15 ) ' ~ ~— 控制電路26依據供應自位址鎖定及比較器6和7之信號 而控制讀取/寫人緩衝器27和寫人資料緩衝器25。當寫入 命7被接收時’控制單元26,經由讀取/寫入緩衝器, 供應當先前的寫入命令被接收時被儲存於寫入資料緩衝器 28中的資料至核心電路29。寫人資料緩衝㈣利用目前供 應之寫入命令而保持供應自資料轉換器1〇之資料。 當讀取命令被接收時,控制單元26被供應,從位址鎖 定及比較器6和7 , -組信號,其指示在接收先前的寫入命 令時供應的列位址信號和行位址信號是否與在接收目前寫 入命令時供應的列位址信號和行位址信號一致。當上述的 信號指示位址一致性時,控制單元26讀取被保持於寫入資 7緩衝器28中的資料,並且供應該資料至資料轉換器12。 备上述的信號指示位址不一致時,控制單元%導致讀取/ 寫入緩衝器27被包含於正常讀取程序中。尤其是,控制單 元26從感應放大器52〇讀取資料並且供應該讀取資料至讀 取/寫入緩衝器27。接著,讀取資料被供應至資料轉換器 12 〇 上述位址鎖定及比較器6和7、控制單元26、讀取/寫 入緩衝器27、和寫入資料緩衝器28有助於將在寫入命令和 讀取命令之間的區間減低至記憶庫間構造中在讀取命令和 寫入命令之間的最小容忍時間(1RC) ^接著將依據本發明 第一實施例,參考第6圖,說明FCRAM之操作。第6圖是 一組序列的時序圖,其中寫入操作被依序地進行。該時脈 週期是兩倍於第4圖中展示的時脈週期並且讀取資料時 本紙^尺度適用中國國家標準(CNS) A4規格(210X297公釐) -18- ;#- (請先閲讀背面之注意事項再填寫本頁) 訂- 495762 A7 B7 五、發明説明(16 ) , 序和寫入資料時序彼此相等。 裝—— (請先閲讀背面之注意事项再填寫本頁) 當寫入命令被施加至命令解碼器2並且位址信號6被 施加至列位址緩衝器4和行位址緩衝器5時,位址鎖定及比 較器6和7供應當接收先前的寫入命令時被鎖定的位址信號 A至被包含於記憶庫(0)電路14中的預解碼器⑼^和加。, 並且進步地鎖疋相關於目前寫入命令之位址信號b。 分別地被供應來自位址鎖定及比較器6和7之位址信號 A的預解碼器20-1和20-2將位址信號A預解碼,並且供應 預解碼位址信號至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 、可丨 資料輸入緩衝器11中相關於寫入命令之資料A經由資料轉 換器10被供應至寫入資料緩衝器28,並且接著從寫入資料 緩衝器28供應至讀取/寫入緩衝器27。 :線- 當行線選擇信號CL依據被預解碼位址信號a被引動 時,被保持於讀取/寫入緩衝器27中之資料A經由位元線BL 和/BL被圮憶於電容器5〇1中。該寫入操作可利用重複上 述序列依序地被達成。 第7圖是一組序列之時序圖,其中寫入、讀取、讀取 和寫入操作依序地以這序列被達成於FCRAM中。時脈CLK 之週期疋兩倍於第4圖中展示之時脈,並且讀取資料時序 和寫入資料時序彼此相等。第7圖中展示的寫入和讀取命 令定址於相同記憶庫。 當寫入命令B被施加至命令解碼器2並且位址信號B被 施加至列位址緩衝器4和行位址緩衝器5時,位址鎖定及比
495762 A7 -—-___B7_ 五、發明説明(Π ) . 較器6和7供應當先前的寫入命令被供應時鎖 定的位址信號 A至被包含於記憶庫(〇)電路14中的預解碼器加-丨和⑼·), 並且鎖定相關於目前寫入命令之位址信號B。 分別地被供應來自位址鎖定及比較器6和7之位址信號 A的預解碼器20-1和20-2將位址信號A預解碼,並且供應 預解碼位址信號至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 資料輸入緩衝器11中相關於寫入命令之資料A經由資料轉 換器10被供應至寫入資料緩衝器28 ,並且接著從寫入資料 緩衝器28供應至讀取/寫入緩衝器27。 當行線選擇信號CL依據被預解碼位址信號a被選擇 時,被保持於讀取/寫入緩衝器27中之資料A經由位元線BL 和/BL被記憶於電容器5〇1中。 在寫入命令B開始兩組時序脈波之後,讀取命令c被 供應至命令解碼器2,並且位址信號C被供應至列位址緩 衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7比 較相關於先前的寫入命令之被鎖定位址信號與相關於目前 寫入命令之被鎖定位址信號。上述比較程序的結果展示位 址信號B並不與位址信號c一致,位址鎖定及比較器6和7 供應相關於目前讀取命令C之位址信號C至預解碼器20-1 和20-2。當被定址至如先前讀取命令之相同記憶庫的讀取 命令被施加至命令解碼器2時,位址鎖定及比較器6和7鎖 定當先前的寫入命令被供應時被鎖定之位址信號。 分別地被供應來自位址鎖定及比較器6和7之位址信號 各紙張尺度適用中國國家標準() A4規格(210X297公釐) -20· ------------------------ (請先閲讀背面之注意事項再填寫本頁) 訂— 495762 A7 B7 五、發明説明( C的預解碼器20-1和20-2將位址信號C預解碼,並且供應預 解碼位址信號至區塊解碼器19、字組解碼器21、ι/4解碼 器22、BLT解碼器23、S/A產生單元24和行解碼器25。輸 入至負料輸入緩衝器11中相關於寫入命令之資料A經由資 料轉換器10被供應至寫入資料緩衝器28。 接著,當行線選擇信號CL依據被預解碼位址信號c被 選擇時,被儲存於電容器501中的資料被讀取至位元線bl 和/BL ,並且經由作為行閘之NM0S電晶體51〇和511輸出 至資料匯流排線DB和/DB。讀取至資料匯流排線db和/DB 之資料經由資料轉換器12從資料輸出緩衝器13被輸出至 FCRAM外側。寫入資料緩衝器28保持先前的寫入命令供 應之資料B而無任何改變。 在後續於讀取命令C的兩組時序脈波之後,讀取命令 D被施加至命令解碼器2並且位址信號D被施加至列位址緩 衝器4和行位址緩衝器5。位址鎖定及比較器6和7比較當先 前的寫入命令B供應時被鎖定的位址信號B與當目前命令 被供應時之位址信號D。 比較結果展示位址信號B和位址信號D並不彼此一 致。因此’當目前讀取命令被施加時供應之位址信號D被 供應至被包含於記憶庫(〇)電路14中之預解碼器20-1和20-2。當命令解碼器2具有被引導至如先前的寫入命令之相同 記憶庫的讀取命令時,位址鎖定及比較器6和7繼續鎖定當 先前的寫入命令供應時被供應之位址信號。 被供應來自位址鎖定及比較器6和7之位址信號D的預 (請先閲讀背面之注意事项再填莴本頁) -裝丨
.訂I :線- 木紙張尺度適用中S國家標準() A4規格(21〇χ297公釐〉 21- 495762 A7 _ B7_ 五、發明説明(19 ) , 解碼器20-1和20-2將上述的位址信號D預解碼,並且供應 被預解碼位址信號D至區塊解碼器19、字組解碼器21、1/4 解碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 當行線選擇信號CL依據被預解碼位址信號d被引動 時,被儲存於電容器501中的資料被讀取至位元線bL和 /BL,並且經由作為行閘之NMOS電晶體510和511被讀取 至資料匯流排線DB和/DB。接著,讀取至資料匯流排線 DB和/DB之資料D被供應至讀取/寫入緩衝器27 ,並且經由 資料轉換器12被輸出至FCRAM外侧。 在後續於讀取命令D之兩組時序脈波後,寫入命令£ 被施加至命令解碼器2,並且位址信號E被供應至列位址 緩衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7 供應當先前的寫入命令供應至包含於記憶庫(〇)電路14中 之預解碼器20-1和20-2時被鎖定的位址信號b,並且鎖定 相關於目前寫入命令之位址信號E。 被供應來自位址鎖定及比較器6和7之位址信號B的預 解碼器20-1和20-2將位址信號B預解碼,並且供應預解碼 位址號至區塊解碼器19、字組解碼器21、1/4解碼器22、 BLT解碼器23、S/A產生單元24和行解碼器25。當行線選 擇信號CL依據被預解碼位址信號b被引動時,被保持於讀 取/寫入緩衝器27中之資料B經由位元線BL和/BL被記憶於 電容器501中。 上述參考第7圖的說明是針對依序地接收寫入、讀取、 讀取和寫入命令之序列,並且並不包含其中一組寫入命令 衣紙張尺度適用中國3家標準(CNS〉a4規格(210X297公釐) ^ (請先閲讀背面之注意事項再填窝本頁) 訂丨 :罈 495762 A7 _____B7 五、發明説明(2〇 ) , 被供應以及被引導至不同於被上述寫入命令定址記憶庫之 一組記憶庫的一組讀取命令被供應之情況。 接著將參考第8圖說明一組寫入命令以及接著被引導 ^ 至不同於被寫入命令定址之一組記憶庫的一組讀取命令之 接收序列。 第8圖是依序地接收寫入、讀取、讀取和寫入命令之 序列時序圖。第8圖中,時脈週期是兩倍於第4圖中展示之 φ 時脈’並且讀取資料時序和寫入資料時序彼此相同。 第8圖中,符號”添加B至〇"指示一組位址信號B被引 導至記憶庫(0)電路14。進一步地,添加至各構造部份名 稱末端之號碼指示記憶庫(〇)電路14和記憶庫(1)電路15那 一組包含對應的構造部份。例如,’,r/W緩衝器〇,,指示讀 取/寫入緩衝器被包含於記憶庫(〇)電路14中。 當命令解碼器2被供應寫入命令b並且列位址緩衝器4 和行位址緩衝器5被供應引導至記憶庫(〇)電路14之位址信 號6時,位址鎖定及比較器6和7供應當先前的寫入命令被 供應至被包含於記憶庫(0) 電路14中之預解碼器20-1 和20-2時被鎖定的位址信號A,並且鎖定相關於目前寫入 命令之位址信號B。 被包含於記憶庫(0)電路14中被從位址鎖定及比較器6 和7供應位址信號A之預解碼器20-1和20-2將位址信號A預 解碼並且供應被預解碼位址信號A至區塊解碼器19、字組 解碼器21、1/4解碼器22、BLT解碼器23、S/A產生單元24、 和行解碼器25。相關於寫入命令並且供應至資料輸入緩衝 -23- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7 ------—___Β7 五、發明説明(21 ):' " '一 :資料A、”iL由資料轉換n丨Q被供應至包含於記憶庫⑼ 電路14中之寫入資料緩衝器28,並且接著從寫入資料緩衝 器28被供應至讀取/寫入緩衝器27。 田行線選擇>f5號匸乙依據被預解碼位址信號A被引動 時。被保持於讀取/寫入緩衝器27中的資料A經由位元線Bl 和/BL被儲存於電容器5〇1中。相關於寫入命令並且被寫 入資料輸入緩衝器1丨之資料2經由資料轉換器1〇被寫入至 包含於圮憶庫(〇)電路14中的寫入資料緩衝器28。 在隨著寫入命令B的兩組時序脈波之後,讀取命令c 被施加至命令解碼器2並且被定址至記憶庫(1)電路15之位 址信號C被施加至列位址緩衝器4和行位址緩衝器5。接 著’包含於記憶庫(1)電路15中的位址鎖定及比較器6和7 比較當先前的寫入命令被接收時被鎖定之位址信號χχ與隨 著目前讀取命令C一起供應的位址信號c。 上述的比較結果展不位址信號XX不同於位址信號C。 因此,位址鎖定及比較器6和7供應當目前讀取命令c被供 應時之供應位址信號C至包含於記憶庫(1)電路15中的預解 碼器20-1和20-2。被包含於記憶庫(〇)電路14中的位址鎖定 及比較器6和7供應被鎖定之位址信號Β至包含於電路14中 的預解碼器20-1和20-2。 包含於記憶庫(0)電路14中被從位址鎖定及比較器6和 7供應位址信號Β的預解碼器20-1和20-2將被接收位址信號 Β預解碼,並且供應被預解碼位址信號Β至區塊解碼器19、 字組解碼器21、1/4解碼器22、BLT解碼器23、S/A產生單 本紙張尺度適用中S國家標準(CNS) Α4規格(210X297公釐) -24 - #·: (請先閲讀背面之注意事項再填寫本頁) 訂- ❹ 發明説明(22 元24、和行解碼器25。 當關於記憶庫(0)電路14之行線選擇信號CL依據被預 解碼位址信號B被引動時,被保持於記憶庫(〇)電路14中讀 取/寫入緩衝器27内的資料B經由位元線BL*/BL被儲存於 電容器501中。 包含於記憶庫(1)電路15中並且被從位址鎖定及比較 器6和7供應位址信號c之預解碼器2〇-1和2〇-2將位址信號c 預解碼並且供應被預解碼位址信號c至區塊解碼器19、字 組解碼器21、1/4解碼器22、BLT解碼器23、S/A產生單元 24、和行解碼器25。 當關於記憶庫(1)電路1 5之行線選擇信號C l依據被預 解碼位址信號C被引動時,被儲存於電容器5〇1中的資料 被讀取至位元線BL和/BL,並且接著經由作為行閘2NM〇s 電晶體510和511被讀取至資料匯流排線〇Β和/DB,。讀取 至資料匯流排線DB和/DB之資料C被供應至記憶庫(1)電路 15中的讀取/寫入緩衝器27,並且接著經由資料轉換器12 輸出至FCRAM外側。下面的操作是相同於已被說明之操 作,並且其說明將被省略。 第7和8圖中展示的操作展示依序地接收寫入、讀取、 讀取、寫入命令之序列。但是,上述的操作並不包含其中 被引導至一組記憶庫之一組寫入命令W被接收並且利用寫 入命令W被寫入之資料被引導至相同記憶庫的一組讀取命 令R所讀取之序列。 接著將參考第9圖說明其中被引導至一組記憶庫之一 本紙張尺度適同中国國家標準(CNS) A4規格(210X297公釐) -25- 装 、可------------------線 (請先閲讀背面之注意事項再填寫本頁) 495762 A7 _ B7 五、發明説明(23 ) , — (請先閲讀背面之注意事項再填寫本頁) 組寫入命令W被接收並且利用寫入命令w被寫入之資料被 引導至相同記憶庫的一組讀取命令R所讀取之序列的上述 序列。 第9圖展示一種情況,其中寫入、讀取、讀取和寫入 命令被依序地供應。在第9圖中,時脈週期是兩倍於第4圖 中展示之時脈週期,並且讀取資料時序和寫入資料時序彼 此相等。 寫入命令B被施加至命令解碼器2並且位址信號B被施 加至列位址緩衝器4和行位址緩衝器5。接著,位址鎖定及 比較器6和7供應當先前的寫入命令被接收時被鎖定的位址 信號A至被包含在記憶庫(〇)電路14中之預解碼器ad和 2 0-2並且鎖定關於目前寫入命令位址信號b。 被供應來自位址鎖定及比較器6和7之位址信號A的預 解碼器20-1和20-2將位址信號a預解碼並且供應被預解碼 位址k號A至區塊解碼器19、字組解碼器21、1 /4解碼器22、 BLT解碼器23、S/A產生單元24和行解碼器25。被輸入至 與寫入命令相關的資料輸入緩衝器u之資料A經由資料轉 換器10而被供應至寫入資,料緩衝器28,並且接著從寫入資 料緩衝器28而被供應至讀取/寫入緩衝器27。 當該行線選擇信號CL依據被預解碼位址信號a而被引 動時’被保持在讀取/寫入緩衝器27中之資料A經由位元線 BL和/BL而被儲存在電容器5〇1中。 在寫入命令B下面的兩組時序脈波之後,讀取命令c 被施加至命令解碼器2,並且位址信號B被施加至列位址 本紙張尺度適用中國國家標準() A4規格(2i〇x297公爱) 495762 A7 ________B7 五、發明説明(24 ) , 緩衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7 比較,當先前的寫入命令被接收時被鎖定之位址信號B與 相關於目前讀取命令之位址信號B。 當先前的寫入命令B被接收時被鎖定的位址信號b與 相關於目前讀取命令C之位址信號b是相同的。因此,指 不此兩者位址相同之一組信號供應至包含在記憶庫電 路14中之控制單元26。控制單元26經由資料轉換器12和資 料輸出緩衝器13輸出當先前的寫入命令b被接收時被保持 在寫入資料緩衝器28中之資料B至FCRAM外側。當命令解 碼器2被供應如先前寫入命令定址的相同記憶庫之讀取命 令時’位址鎖定及比較器6和7繼續鎖定當先前的寫入命令 被供應時被鎖定的位址信號《寫入資料緩衝器28繼續保持 被先前的寫入命令供應之資料B。 在後續於讀取命令C之兩組時序脈波之後,讀取命令 D被施加至命令解碼器2,並且位址信號〇被供應至列位址 緩衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7 比較當先前的寫入命令B被接收時被鎖定的位址信號b與 被目前讀取命令D所供應的位址信號D。 位址鎖定及比較器6和7辨識出位址信號B不同於位址 信號D,並且因此供應當目前讀取命令d被接收時被供應 的位址信號D至包含在記憶庫(〇)電路14中之預解碼器20-1 和20-2。當命令解碼器2被供應定址至如先前的寫入命令 所定址之相同記憶庫的讀取命令時,位址鎖定及比較器6 和7繼續鎖定當先前的寫入命令被接收時被鎖定之位址信 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐〉 -27- (請先閲讀背面之注意事項再場寫本頁) •裝丨
訂I :線- 495762 A7 ____B7 五、發明説明(25 ) ^ 號。 被供應來自位址鎖定及比較器6和7之位址信號d的預 解碼器20-1和20-2將位址信號D預解碼,並且供應被預解 碼位址信號至區塊解碼器19、字組解碼器21、1/4解碼器 22、BLT解碼器23、S/A產生單元24和行解碼器25。 當行線選擇信號CL依據被預解碼位址信號〇而被引動 時’則被儲存在電容器中之資料被讀取至位元線BL和 /BL ’並且接著經由作為行閘的一組nnOS電晶體510和511 而被讀取至資料匯流排線DB和/DB❶接著,被讀取至資料 匯流排線DB和/DB的資料D被供應至讀取/寫入緩衝器27並 且接著經由資料轉換器12從資料輸出緩衝器13而被輸出至 FCRAM之外側。 在後續於讀取命令D的兩組時序脈波之後,寫入命令 E被供應至命令解碼器2並且位址信號E被供應至列位址緩 衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7供 應當先前的寫入命令被接收時被鎖定的位址信號B至被包 含在記憶庫(〇)電路丨4中之預解碼器20-1和20-2,並且鎖定 與目前寫入命令相關之位址信號。被供應來自位址鎖定及 比較器6和7之位址信號B的預解碼器20-1和20-2將被接收 之位址信號B預解碼,並且供應被預解碼位址信號b至區 塊解碼器19、字組解碼器21、1/4解碼器22、BLT解碼器23、 S/A產生單元24、和行解碼器25。當行線選擇信號CL依據 被預解碼位址信號B而被引動時,被保持在讀取/寫入緩衝 器27中之資料b經由位元線bl和/BL被儲存在電容器中。 衣紙,χ尺度剌τ邮家標準⑽s)編^格⑵297公楚) -28 - (請先閲讀背面之注意事項再填寫本頁} 、一-T· :# A7 五、發明説明(26 上述的說明所針對之情況,其中,當利用寫入命令w 寫入之寫入資料在相同記憶庫之内被依序的讀取命令尺讀 取時,資料不是從核心電路29之記憶胞中被讀取而是從寫 入資料緩衝器28中被讀取。因此,讀取命令R有可能在寫 入命7 成該寫入資料至記憶胞之程序之前開始讀取並 且因此減低讀取-寫入週期。 下面將說明,參考至第1〇圖,其中一種寫入遮罩功能 被施加至寫入命令W之序列。第1〇圖依序地展示一種接收 寫入(將被遮罩)、讀取、讀取和寫入命令之序列。被展示 在第10圖之時脈週期是兩倍於被展示在第4圖中之時脈週 期’並且讀取資料時序和寫入資料時序彼此相等。 該寫入遮罩功能遮罩部份之寫入資料,因此被遮罩資 料部份被防止寫入。在下面的說明中,不包含一種讀取遮 罩功能。 命令解碼器2被供應寫入命令B,並且列位址緩衝器4 和行位址緩衝器5被供應位址信號接著,位址鎖定及 比較器6和7供應當先前的寫入命令被接收時被鎖定的位址 信號A至包含於記憶庫(〇>電路14中之預解碼器2〇-1和20-2,並且鎖定與該目前寫入命令相關的位址信號b。 被供應來自位址鎖定及比較器6和7之位址信號A的預 解碼器20-1和20-2將位址信號A預解碼,並且供應被預解 碼位址信號A至區塊解碼器19、字組解碼器21、1/4解碼器 22、BLT解碼器23、S/A產生單元24、和行解碼器25。相 關於寫入命令並且被施加至資料輸入緩衝器11之資料A0 -29- (請先閲讀背面之注意事項#填炤本頁) 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 495762 A7 — ___B7 _ 五、發明説明(27 ) ^ 和A1經由資料轉換器10而被供應至寫入資料緩衝器28, 並且從寫入資料緩衝器28接著被供應至讀取/寫入緩衝器 27 〇 當行線選擇信號CL依據被預解碼位址信號a而被引動 時,被保持在讀取/寫入緩衝器27中之資料A0和A1則經由 位元線BL和/BL而被儲存在電容器501中。 在後續於寫入命令B的兩組時序脈波之後,讀取命令 被施加至命令解碼器2並且位址信號B被施加至列位址緩 衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7比 較當先前的寫入命令B被接收時被鎖定的位址信號與相關 於目前讀取命令C之位址信號B。 該比較結果展示當先前的寫入命令B被接收時被鎖定 的位址信號B與相關於目前讀取命令c之位址信號b—致 地。因此,指示位址一致性之信號被供應至包含在記憶庫 (0)電路14中之控制單元26。控制單元26經由資料轉換器12 從資料輸出緩衝器13輸出被先前的寫入命令B供應並且被 保持在寫入資料緩衝器28中的資料B0至輸出。 當行線選擇信號CL依據被預解碼位址信號b而被引動 時’被寫入遮罩功能所遮罩之資料B1從電容器501被讀取 至位元線BL和/BL ’並且接著經由作用為行閘之NMOS電 晶體510和511而被讀取至資料匯流排線DB和/DB。接著, 在資料匯流排線DB和/DB上面之資料B1被供應至讀取/寫 入緩衝器27,並且接著經由資料轉換器12從資料輸出緩衝 器13而被輸出至FCRAM外側。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -30· #; (請先閲讀背面之注意事项再填寫本頁} 訂— 495762 A7 ------B7_ 五、發明説明(28 ) , 當具有讀取命令之命令解碼器2被引導至如先前寫入 命令的相同記憶庫時,位址鎖定及比較器6和7繼續鎖定當 先前的寫入命令被接收時被鎖定的位址信號。寫入資料緩 衝器28繼續保持被先前的寫入命令供應之資料。 在讀取命令C下面的兩組時序脈波之後,命令解碼器 2被供應讀取命令d並且列位址緩衝器*和行位址緩衝器5 則被供應位址信號D。接著,位址鎖定及比較器6和7比較 當先前的寫入命令被接收時被鎖定的位址信號B與相關於 目前讀取命令D之位址信號d。 該比較結果展示位址信號B不同於位址信號D。因此, 被供應相關於目前讀取命令D之位址信號〇被供應至包含 在記憶庫(0)電路14中之預解碼器20-1和20-2。當命令解碼 器2接收如先前寫入命令所被引導至之相同記憶庫的讀取 命令時,則位址鎖定及比較器6和7繼續鎖定當先前的寫入 命令被接收時被鎖定的位址信號。 被供應來自位址鎖定及比較器6和7之位址信號D的預 解碼器20-1和20-2將位址信號D預解碼,並且供應被預解 碼位址信號D至區塊解碼器19、字組解碼器21、1/4解碼器 22、BLT解碼器23、S/A產生單元24和行解碼器25。當行 線選擇彳§號C L依據被預解碼位址信號d而被引動時,則被 儲存在電容器中之資料被讀取至位元線BL和/BL,並且接 著經由作用為行閘的NMOS電晶體510和511而被讀取至資 料匯流排線DB和/DB。被讀取至資料匯流排線de和/DB之 資料D0和D1被供應至讀取/寫入緩衝器27並且接著經由資 -31- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 495762 A7 B7 29 五、發明説明( 料轉換器12從資料輸出緩衝器13而輸出至FCRAM外側。 ------------------------—— (請先閲讀背面之注意事项再填寫本頁) 在讀取命令D的後續兩組時序脈波之後,寫入命令E 被輸入至命令解碼器2並且位址信號E被施加至列位址緩 衝器4和行位址緩衝器5。接著,位址鎖定及比較器6和7供 應當先前的寫入命令被接收時被鎖定的位址信號B至被包 含在記憶庫(0)電路14中之預解碼器20-1和20-2,並且鎖定 相關於目前寫入命令之位址信號E。 被供應來自位址鎖定及比較器6和7之位址信號B的預 解碼器20-1和20-2將位址信號B預解碼,並且供應被預解 碼位址信號B至區塊解碼器19、字組解碼器21、1/4解碼器 22、BLT解碼器23、S/A產生單元24、以及行解碼器25。 當行線選擇信號CL依據被預解碼位址信號b而被引動時, 則被保持在讀取/寫入緩衝器27中之資料B0經由位元線BL 和/BL而被儲存在電容器中。在那時,被寫入遮罩功能所 遮罩之資料B1不是剛剛被儲存在電容器中,其繼績保持 目前被儲存資料。 當被包含在相同位址中之資料部份重新被寫入時,上 面之寫入遮罩功能被採用1該寫入遮罩功能被一組外部供 應之信號所控制。例如,一組遮罩信號被使用,其對於一 組將被遮罩的相關資料切換至高位準。另外地,一組被多 數個所給予信號定義的命令信號被使用以控制該寫入遮罩 功能。 控制該寫入遮罩功能之一組信號(在此之後被稱為,,寫 入遮罩控制信號")被施加至命令解碼器2,並且經由ras
-32- 495762 五、發明説明(30 產生單7016和控制單元18而被供應至控制單元26,因而讀 取寫入緩衝器27和寫入資料緩衝器28被控制。 因此,如第9圖所展示,下面的操作可被進行。在被 寫入命令W寫入之寫入資料在相同記憶庫之内被讀取命令 R即時地讀取之情況中,被寫入遮罩功能遮罩之資料被來 自核心電路29之記憶胞讀取,並且其餘資料從寫入資料緩 衝器28而被讀取。因此,即使當寫入遮罩功能被使用時, 有可能在寫入命令W之寫入程序被完成之前開始讀取命令 R之程序。因此,讀取-寫入週期可被減低。 下面將參考第11圖說明包含一種分頁模式之操作時 序。第11圖是一種依序地接收在第5圖中被展示之fcram 中寫入、寫入(为頁模式寫入)、和寫入命令序列之時序圖。 被展示在第11圖中之時脈週期是兩倍於在第4圖中之時脈 週期,並且讀取資料時序和寫入資料時序彼此相等。在第 11圖中,具有連子符號之大寫文字,例如"Pwirte_c,,符號, 指示一組分頁模式寫入命令。 該分頁模式被定義為一種讀取或寫入操作,其中當行 位址被改變時,關於相同字組線之資料被讀取。在第11圖 所展示採用分頁模式之序列中,操作可在單一時序脈波區 間被達成。 寫入命令B被輸入至命令解碼器2,並且位址信號B被 輸入至列位址緩衝器4和行位址緩衝器5。接著,位址鎖定 及比較器6和7供應當先前的寫入命令被接收時被鎖定的位 址信號A至被包含在記憶庫(0)電路14中之預解碼器川^和 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 33, 裝—— (請先閲讀背面之注意事項再填寫本頁) .-訂- :線- 495762 A7 ____B7 五、發明説明(31 ) , 20-2 ’ 並且鎖定相關於目前寫入命令之位址信號B。 被供應來自位址鎖定及比較器6和7之位址信號A的預 解碼器20-1和20·2將位址信號A預解碼並且供應被預解碼 位址信號A至區塊解碼器19、字組解碼器21、1/4解碼器22、 BLT解碼器23、S/A產生單元24、和行解碼器25。被寫入 命令輸入至資料輸入緩衝器11之資料A經由資料轉換器1 〇 而被供應至寫入資料緩衝器28,並且接著從寫入資料緩衝 器26而供應至讀取寫入緩衝器27。 當行線選擇信號CL依據被預解碼位址信號a而被引動 時,則被保持在讀取/寫入緩衝器27中之資料A經由位元線 BL和/BL而被儲存在電容器中。 在寫入命令B之後續兩組時序脈波之後,分頁模式寫 入命令C被施加至命令解碼器2,並且位址信號c被供應至 列位址緩衝器4和行位址緩衝器5。接著,位址鎖定及比較 器6和7繼續保持當先前的寫入命令b被供應時被鎖定的位 址信號B,並且供應當先前的分頁模式寫入命令c供應時 被鎖定之位址信號C至包含在記憶庫(〇)電路14中之預解碼 器20-1和20-2。利用分頁模式寫入命令d而輸入至資料輸 入緩衝器11之資料C不被保持在寫入資料緩衝器28中而被 保持在讀取-寫入緩衝器27中。 被供應來自位址鎖定及比較器6和7之位址信號C的預 解瑪器20-1和20-2將位址信號C預解碼,並且供應被預解 碼位址信號C 至區塊解碼器19、字組解瑪器21、1/4解 碼器22、BLT解瑪器23、S/A產生單元24、和行解碼器25。 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) .34 - (請先閲讀背面之注意事項再填寫本頁)
、可I 495762 A7 ._B7_ 五、發明説明(32 ) ' 當行線選擇信號CL依據被預解碼位址信號C而被選擇時, 則被保持在讀取/寫入緩衝器27中之資料C經由位元線Bl 和/BL而被儲存在電容器中。接著,分頁模式寫入命令〇 和E被執行直至一組分頁模式關閉命令pc被接收為止。 當該分頁模式關閉命令PC被供應時,FCRAM之操作 返回至被展示在第6圖中的連續寫入操作。命令解碼器2被 供應寫入命令F。在分頁模式時被連續地鎖定在位址鎖定 及比較器6和7中之位址信號B被供應至被包含在記憶庫(0) 電路14中之預解碼器20-1和20-2。利用在第6圖中展示之 連續的操作,被保持在寫入資料緩衝器28中之資料B經由 位元線BL和/BL而被儲存在電容器中。 因此,如第11圖中所展示,在分頁模式時,相關於先 前寫入命令W之寫入資料和位址信號被鎖定在寫入資料緩 衝器28和位址鎖定及比較器6和7中《因此,分頁模式寫入 命令W可在寫入命令w完成資料寫入操作之前開始其操 作。 接著將參考第12圖說明本發明之第二實施例。第12圖 是依據本發明第二實施例.之一種半導體記憶體裝置的方塊 圖。在第12圖中,與第5圖中展示之相同的部份給予相同 的參考號碼。 本發明第二實施例不同於第一實施例之處是,被展示 於第12圖中之裝置具有兩組雙位址鎖定及比較器3〇和31, 以及兩組寫入資料緩衝器32和33。以此結構,即使在時脈 週期疋長的,使該讀取時序和寫入時序也變長的情況中, 本紙張尺度適用中國國家標準(CNs) Μ規格(21〇><297公楚) ^------------------1Τ------------------線 (請先閱讀背面之注意事項再填肖本頁) 495762 A7 _B7_ 五、發明説明(33 ) / 其仍可能減低在讀取命令R和寫入命令W之間的區間使之 可適用於一般的記憶庫間構造之最小容忍時間(1RC)。在 FCRAM中,在讀取命令R和寫入命令w間之區間依據感應 放大器之操作區間而定義。 各組雙位址鎖定及比較器30和3 1是由一組第一位址鎖 定及比較器部份,以及一組第二位址鎖定及比較器部份所 產生。下面將予以說明,在接收寫入和讀取命令時雙位址 鎖定及比較器30和31分別地達成之操作。在接收寫入命令 時,雙位址鎖定及比較器30鎖定,在第一位址鎖定及比較 器部份中,被供應自列位址緩衝器4之列位址信號,並且 鎖定,在第二位址鎖定及比較器部份,被鎖定在第一位址 鎖定及比較器部份中之列位址信號。第二位址鎖定及比較 器部份鎖定從第一位址鎖定及比較器部份供應之列位址, 並且供應被鎖定在第二位址鎖定及比較器部份之列位址信 號至預解碼器20-1。 亦即,使用被鎖定在第二位址鎖定及比較器部份中之 列位址信號,被保持在寫入資料緩衝器32或33中之資料被 寫入核心電路29。 在接收讀取命令時,雙位址鎖定及比較器30比較從列 位址緩衝器4被供應的列位址信號與被鎖定在第一位址鎖 定及比較器部份中之列位址信號。當兩者位址信號彼此一 致時,雙位址鎖定及比較器30供應一組相關的信號至控制 單元26。接著,控制單元26輸出被保持在寫入資料緩衝器 32中或在寫入資料緩衝器33中之資料。在那時,取決於稍 衣紙張尺度適用中國國家標準() A4規格(210X297公釐) -36 · #:· (請先閲讀背面之注意事項再填寫本頁) •訂— 奶762 五、發明説明(34 ) 後說明之一種時序而決定緩衝器32和33之那一組的資料應 該被輸出。進一步地,當目前讀取命令被接收時,雙位址 鎖定及比較器3 0比較從列位址緩衝器4被供應之列位址信 號與被鎖定在第二位址鎖定及比較器部份中之列位址信 號。如果兩者位址信號彼此並不一致,則依據當目前讀取 命令被接收時被供應的列位址信號,從核心電路2 9讀取資 料。 除了行位址信號從行位址緩衝器5被供應並且行位址 k號被供應至預解碼器20-2之外,雙位址鎖定及比較器31 之操作是相同於雙位址鎖定及比較器30之操作。 接著將參考第13圖說明依據本發明之第二實施例 FCRAM之操作。第13圖展示當寫入命令被依序地供應時 達成的操作。展示在第13圖中之時脈週期是兩倍於展示在 第4圖中之時脈週期,並且讀取資料時序和寫入資料時序 彼此相等。 寫入命令B被施加至命令解碼器2,並且位址信號b被 施加至雙位址鎖定及比較器30和31。接著,雙位址鎖定及 比較器30和3 1辞定,在第一位址鎖定及比較器部份中,當 先前的寫入命令被接收時被鎖定在其第一部份中的位址信 號A ’並且鎖定在其第一部份中之位址信號b。在那時, 被鎖定在第二部份中之位址信號XX被供應至預解碼器2〇一 1 和20-2 〇 被供應來自雙位址鎖定及比較器30和31之位址信號XX 之預解碼器20-1和20-2將位址信號XX預解碼,並且供應被 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) •37- (請先閲讀背面之注意事項再填寫本頁) 裝— ..線 495762 A7 _____B7_ 五、發明説明(35 ) 預解碼位址信號至區塊解碼器19、字組解碼器21、1 /4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 當寫入命令B被供應至命令解碼器2時,被保持在寫 入資料緩衝器33中之資料XX被供應至讀取/寫入緩衝器 2 7。在那時’寫入資料緩衝器3 2被供應經由資料轉換器1 〇 而被輸入至資料輸入緩衝器Π之資料A。 s行線選擇彳§说CL依據被預解碼位址信號xx被選擇 時,被保持在讀取/寫入緩衝器27中之資料XX經由位元線 BL和/BL而被儲存在電容器中。 在後續於寫入命令B之兩組時序脈波之後,寫入命令 C被施加至命令解碼器2,並且位址信號C被施加至列位址 緩衝器4和行位址緩衝器5。接著,雙位址鎖定及比較器3〇 和31鎖定,在第二部份中,當先前的寫入命令被供應時被 鎖定在第一部份中之位址信號B,並且鎖定在第一部份中 之位址信號C。 在那時,被鎖定在第二部份中之位址信號A被供應至 包含在記憶庫(0)電路14中之預解碼器20-1和20-2。 被供應來自雙位址銕定及比較器30和31之位址信號A 的預解碼器20-1和20-2將位址信號A預解碼,並且供應被 預解碼位址信號A至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 寫入資料緩衝器3 2繼續保持從資料輸入緩衝器11供應 之資料A,並且資料A接著被保持在讀取/寫入緩衝器27 中。在那時,輸入至資料輸入緩衝器11之資料B經由資料 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -38- # (請先閲讀背面之注意事項再填寫本頁) -、=口 495762 A7
發明説明(36 轉換器10而被供應至寫入資料緩衝器33。當行線選擇信號 CL依據被預解碼位址信號a而被引動時,則被鎖定在讀取 /寫入緩衝器27中之資料B經由位元線BL和/BL而被儲存在 電容器中。 依據本發明之第二實施例,如上所述,寫入資料緩衝 器32和33交互地被供應對應至被施加至命令解碼器3之寫 入命令的資料信號。利用重複上面之程序,連續的寫入操 作可被進行。 第14圖是一種依序地執行寫入、讀取、寫入和讀取命 令之序列的時序圖。在第14圖中之時脈週期是兩倍於被展 示在第4圖中之時脈週期,並且讀取資料時序和寫入資料 時序彼此相等。 寫入命令B被施加至命令解碼器2,並且位址信號b被 施加至雙位址鎖定及比較器30和31。接著,雙位址鎖定及 比較器30和31鎖定,在第一位址鎖定及比較器部份中,當 先前的寫入命令被接收時被鎖定在其第一部份中的位址信 被A ’並且鎖疋在其第一部份中之位址信號b。在那時, 被鎖定在第二部份中的位址信號XX被供應至預解碼器2(μι 和20-2 。 被供應來自雙位址鎖定及比較器30和31之位址信號χχ 的預解碼器20-1和20-2將位址信號XX預解碼,並且供應被 預解碼位址信號至區塊解瑪器19、字組解碼器21、1/4解 碼器22、BLT解瑪器23、S/A產生單元24和行解瑪器25。 當命令解碼器2被供應寫入命令Β時,被鎖定在寫入資料 尽纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐〉 -39- (請先閲讀背面之注意事项再填寫本頁) .裝— 訂— :線- /02 A7 —--------B7 五、發明説明(37 ) 緩衝器33中之資料XX被鎖定在讀取/寫入緩衝器27中。 當行線選擇信號CL依據被預解碼位址信號^而被引 動時,被保持在讀取/寫入緩衝器27中之資料^經由位元 線BL和/BL而被儲存在電容器5〇1中。從資料輸入緩衝器u 而被供應之資料A經由資料轉換器1〇而被施加至寫入資料 緩衝器32,並且被保持於其中。寫入資料緩衝器33連續地 保持被先前的寫入命令所供應的資料χχ。 在後續於寫入命令Β之兩組時序脈波之後,分頁模式 寫入命令C被施加至命令解碼器2,並且位址信號c被供應 至列位址緩衝器4和行位址緩衝器5。接著,雙位址鎖定及 比較器30和31比較當先前的寫入命令β被接收時被鎖定在 第一部份中的位址信號Β與被目前讀取命令c供應的位址 信號C。 因為位址仏说Β並不與位址信號c 一致,故雙位址鎖 定及比較器30和31供應當目前讀取命令c被供應至被包含 在記憶庫(0)電路14中預解碼器20-1和20-2時之位址信號 C。雙位址鎖定及比較器30和31繼續鎖定當先前的寫入命 令被鎖定時被鎖定的位址信號。 被供應來自雙位址鎖定及比較器30和31之位址信號C 的預解碼器20-1和20-2將位址信號C預解碼。並且供應被 預解碼位址信號C至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解瑪器23、S/A產生單元24和行解碼器25。 當行線選擇信號CL依據被預解碼位址信號C被引動 時,被儲存在電容器中之資料被讀取至位元線BL和/BL, 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) •40- (請先閲讀背面之注意事項再填寫本頁) .訂_ 495762 A7 B7 38 五、發明説明( 並且接著經由作用為行閘的NMOS電晶體510和511而被讀 取至資料匯流排線DB和/DB。接著,被讀取至資料匯流排 線DB和/DB之資料C被供應至讀取/寫入緩衝器27,並且接 著從資料輸出緩衝器13經由資料轉換器12而被輸出至 FCRAM外側。從資料輸入緩衝器11被供應之資料b經由資 料轉換器101而被輸入至寫入資料緩衝器33並且被保持於 其中。寫入資料緩衝器32繼續保持被先前的寫入命令供應 的資料A。 在後續於讀取命令C的兩組時序脈波之後,寫入命令 D被供應至命令解碼器2,並且位址信號D被供應至列位址 緩衝器4和行位址緩衝器5。接著,雙位址鎖定及比較器3〇 和31鎖定,在第二部份中,當先前的寫入命令被接收時被 鎖定在第一部份中之位址信號,並且鎖定位址信號D在其
第一部份中。在那時,被鎖定在第二部份中之位址信號A 被供應至被包含在記憶庫(〇)電路14中之預解碼器20-1和 20-2。 被供應來自雙位址鎖定及比較器3〇和31之位址信號A 的預解碼器20-1和20-2將位址信號A預解碼,並且供應被 預解碼位址信號A至區塊解碼器19、字組解碼器21、ι/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 當寫入命令D被供應至命令解碼器2時,被保持在寫入資 料緩衝器32中之資料a被保持在讀取/寫入緩衝器27中。 當行線選擇信號CL依據被預解碼位址信號a而被引動 時,被保持在讀取/寫入緩衝器27中之資料經由位元線Bl 裝1T------------------線 (請先閱讀背面之注意事項再填寫本頁)
-41- 495762 A7 一 B7 五、發明説明(39 ) ^ 和/BL而被儲存在電容器中。利用重複上面之操作,連續 的寫入、讀取、寫入和讀取操作可被進行。 被展示在第14圖中之序列並不包含寫入命令|被施加 之操作,並且被上面寫入命令冒寫入之寫入資料即時地被 讀取命令R從相同記憶庫中讀取。 第15圖是一種序列之時序圖,其中寫入命令貿被施 加,並且被上面寫入命令W寫入之寫入資料即時地被讀取 命令R從相同記憶庫中讀取。在第15圖中,時脈週期是兩 倍於被展示在第4圖中之時脈週期,並且讀取資料時序和 寫入資料時序彼此相等。 寫入命令B被供應至命令解碼器2,並且位址信號B被 供應至列位址緩衝器4和行位址緩衝器5。接著,雙位址鎖 定&比較器30和31鎖定,在第二部份中,被先前的寫入命 令鎖定在第一部份中之位址信號A,並且鎖定在第一部份 之位址信號B。在那時,被鎖定在第二部份中之位址信號 XX被供應至被包含在記憶庫(〇)電路14中之預解碼器2(M 和 20-2 〇 被供應來自雙位址錆定及比較器30和3丨之位址信號χχ 的預解碼器20-1和20-2將位址信號XX預解碼,並且供應被 預解碼位址信號XX至區塊解碼器19、字組解碼器21、1/4 解碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 當命令解碼器2被供應寫入命令β時,被保持在寫入資料 緩衝器33中之資料XX被保持在讀取/寫入緩衝器27中。 當行線選擇信號CL依據被預解碼位址信號XX而被引 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
# (請先閲讀背面之注意事項再填寫本頁) .訂丨 495762 *·· A7 _ — B7___ 五、發明説明(4°) ' " ~ 動時,被鎖定在讀取/寫入緩衝器27中之資料^經由位元 •線BL*/BL而被儲存在電容器中。從資料輸入緩衝器"而 • 被供應之資料A,經由資料轉換器10而被輸入至寫入資料 •緩衝器32,並且被保持於其中。寫入資料緩衝器^繼續保 持被先前的寫入命令供應的資料。 在後續於寫入命令B之兩組時序脈波之後,讀取命令 C被供應至命令解碼器2,並且位址信號8被供應至列位址 緩衝器4和行位址緩衝器5。接著,雙位址鎖定及比較器3〇 和31比較被當先前的寫入命令B被供應時鎖定在第一部份 中之位址仏號B與被目前讀取命令c供應的位址信號b。 因為兩組位址信號彼此一致,雙位址鎖定及比較器3〇 和31輸出指示一致性位址之信號至被包含在記憶庫(〇)電 路14中之控制單元26。 控制早元26依據先前的寫入命令b而從資料輸出緩衝 器13經由資料轉換器12輸出被保持在寫入資料緩衝器33中 || 之資料B至FCRAM外側。當讀取命令被輸入至命令解碼器 2時’雙位址鎖定及比較器30和31繼續鎖定當先前的寫入 命令被供應時被鎖定之位址信號。 從資料輸入緩衝器11供應之資料B經由資料轉換器1〇 被施加至寫入資料緩衝器33,並且被保持於其中。寫入資 料緩衝器32繼續保持被先前的寫入命令供應的資料a。下 面的操作是相同於第11圖中之展示,並且其說明將被省 略。 依據本發明之第二實施例,在寫入命令W被施加之情 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -43- ’:---------------------裝…: (請先閲讀背面之注意事項再填寫本頁) .訂丨 :線 495762 A7 B7 五、發明説明(41 況中,資料不從核心電路29中被讀取而是從寫入資料緩衝 器32或33中被讀取,並且被上述的寫入命令w寫入之寫入 資料被讀取命令R即時地從相同記憶庫中讀取。因此,產 生讀取命令R之程序可在被寫入命令要求之寫入程序完成 之前開始。因此,即使在時脈週期是長的,並且讀取時序 和寫入時序也變長之情況中,仍可能減低在讀取命令尺和 寫入命令W間之區間而使其可適用於一般記憶庫間構造之 最小容忍時間(1RC)。 接著將參考第16圖說明依據本發明第三實施例之一種 半導趙記憶體裝置。在第16圖中,相同於在第12圖中展示 之部份被給予相同的參考數目。 在第16圖中被展示之結構不同於在第12圖中被展示之 處是’在第16圖中提供兩組三位址鎖定及比較器3 5和36, 並且提供三組寫入資料緩衝器32、33和37。 依據上述的結構,即使在時脈週期是長的,並且讀取 時序和寫入時序也變長的情況中,仍可能減低在讀取命令 R和寫入命令W間之區間使其可適用於一般記憶庫間構造 之最小容忍時間(1RC)。 各組三位址鎖定&比較器35和36是由一組第一位址鎖 定&比較器部份、一組第二位址鎖定及比較器部份、以及 一組第三位址鎖定及比較器部份所產生。下面將說明當寫 入和讀取命令被供應時三位址鎖定及比較器35和56分別地 達成之操作。 當寫入命令被供應時,三位址鎖定及比較器3 5鎖定, 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -44- #:1 (請先閱讀背面之注意事項再填寫本頁) .訂- 495762 A7 _ B7___ 五、發明説明(42 ) 在第一部份中,從列位址緩衝器4被供應之列位址信號, 並且鎖定,在第二部份中,被鎖定在第一部份中之列位址 信號。第二部份鎖定來自第一部份之列位址信號,並且第 三部份鎖定被鎖定在第二部份中之列位址信號。 第三部份鎖定從第二部份被供應之列位址信號,並且 供應其中被鎖定的列位址信號至預解碼器20-1。使用被鎖 定在第三部份中之列位址信號,被儲存在寫入資料緩衝器 32、33和37中之資料被寫入核心電路29。 當讀取命令被供應時,三位址鎖定及比較器35比較從 列位址緩衝器4被供應之列位址信號與被鎖定在第一部份 中之列位址信號。當兩者之位址信號彼此一致時,則三位 址鎖定及比較器35供應指示一致性位址之信號至控制單元 26。接著,控制單元26導致被儲存在寫入緩衝器32、33和 37之資料被輸出。在那時,緩衝器32、33和37中那一組的 資料應該被輸出之決定取決於一組時序,稍後將說明。 進一步地,三位址鎖定及比較器35比較被目前讀取命 令從列位址緩衝器4供應之列位址信號與被鎖定在第三部 份中之列位址信號。如果兩者位址信號彼此不同,則依據 當目前讀取命令被供應時所供應之列位址信號從核心電路 29讀取資料。 除了行位址信號從行位址緩衝器5被供應並且行位址 信號被供應至預解碼器20-2之外,三位址鎖定及比較器36 之操作是相同於三位址鎖定及比較器35之操作。 第17圖是在第16圖中被展示之裝置的連續寫入操作之 -45- (請先閲讀背面之注意事項再填寫本頁) 衣紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) 495762 A7 ________B7__ 五、發明説明(43 ) 時序囷。在第17圖中,時脈週期是兩倍於被展示在第4圖 中之時脈週期,並且讀取資料時序和寫入資料時序彼此相 等。 寫入命令B被供應至命令解碼器2,並且位址信號b被 供應至列位址緩衝器4和行位址緩衝器5。接著,三位址鎖 定及比較器35和36鎖定,在第二部份中,當先前的寫入命 令被供應時被鎖定在第一部份中的位址信號A,並且鎖定 在第一部份中之位址信號B。當先前的寫入命令被供應時 被鎖定在第二部份中之位址信號XX則被鎖定在第三部份 中。並且被鎖定在第三部份中之位址信號XXX則被供應至 被包含在記憶庫(0)電路14中之預解碼器20-1和20-2。 被供應來自三位址鎖定&比較器35和36之位址信號 XXX的預解碼器20-1和20-2將位址信號XXX預解碼,並且供 應該位址信號XXX至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 當寫入命令被供應至命令解碼器2時,被保持在寫入資料 緩衝器37中之資料XXX則被保持在讀取/寫入緩衝器27中。 當行線選擇信號CL依據被將預解碼位址信號χχχ而被 引動時,被鎖定在讀取/寫入緩衝器27中之資料χχχ則經由 位元線BL和/BL而被儲存在電容器中。從資料輸入緩衝器 11被供應之資料XX經由資料轉換器10而被寫入至寫入資料 緩衝器32,並且被保持於其中。寫入資料緩衝器33繼續鎖 定當先前的寫入命令被供應時所供應之資料χχχ。 在後續於寫入命令Β之兩組時序脈波之後,寫入命令 衣紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) -46- ------------------------ (請先閲讀背面之注意事項再填寫本頁) 訂— 495762 A7 ___B7_ 五、發明説明(44 ) 〃 C輸入至命令解碼器2,並且位址信號C被輸入至列位址緩 衝器4和行位址緩衝器5。接著,三位址鎖定及比較器35和 36鎖定,在第二部份中,當先前的寫入命令被供應時被鎖 定在第一部份中的位址信號B,並且鎖定在第一部份中之 位址信號C。 當先前的寫入命令被供應時被鎖定在第二部份中的位 址k號A則被鎖定在第三部份中,並且被鎖定在第三部份 中之位址化號xx被供應至被包含在記憶庫(0)電路14中之 預解碼器20-1和20-2。 被供應來自三位址鎖定及比較器35和36之位址信號χχ 的預解碼器20-1和20-2將位址信號XX預解碼,並且供應被 預解碼位址信號至區塊解碼器丨9、字組解碼器21、1 /4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 當寫入命令被供應至命令解碼器2時,被保持在寫入資料 緩衝器32中之資料χχ被保持在讀取/寫入緩衝器27中。 當行線選擇信號CL依據被預解碼位址信號^而被引 動時,被鎖定在讀取/寫入緩衝器27中之資料^經由位元 線BL和/BL而被儲存在電容器中。從資料輸入緩衝器丨“皮 供應之資料經由資料轉換器1〇而被供應至寫入資料緩衝器 33,並且被保持於其中。寫入資料緩衝器37繼續鎖定被先 前的寫入命令供應的資料χχχ。利用重複上述的操作,連 續的寫入操作可被進行。 依據本發明之第三實施例,在寫入命令w被施加於之 情況中,資料不是從核心電路29被讀取而是從寫入資料緩 衣紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) •47- 裝 (請先閲讀背面之注意卞項洱填舄本頁) 訂
•線I 495762 A7 _____B7 五、發明説明(45 ) ^ 衝器32、33或37被讀取,並且被上述的寫入命令w寫入之 寫入資料即時地從相同記憶庫被讀取命令R讀取。因此, 讀取命令R之程序可在被寫入命令要求之寫入程序完成之 前開始。 因此’即使在其中時脈週期是長的,並且讀取時序和 寫入時序也變長之情況中,可能減低在讀取命令R和寫入 命令W間之區間而使其可適用於一般記憶庫間構造中之最 小容忍時間(1RC)。 上面說明係針對FCRAM。FCRAM記憶胞周圍之電路 組態是相同於SDRAM。因此,本發明包含SDRAM。 第18圖疋被展示在第5圖之半導體記憶體裝置中分頁 模式寫入連續操作之時序圖。被展示在第18圖中之時脈週 期是兩倍於被展示在第4圖中之時脈週期,並且讀取資料 時序和寫入資料時序等於1。 參看第18圖,位址命令B被施加至命令解碼器2,並 且位址信號B被施加至列位址緩衝器4和行位址緩衝器5。 接著,位址信號B被供應至包含在記憶庫(〇)電路14中之預 解碼器20-1和20-2。 被供應來自列位址緩衝器4和行位址緩衝器5之位址信 號B的預解碼器20-1和20-2將位址信號B預解碼,並且供應 被預解碼位址信號至區塊解碼器19、字組解碼器21、1/4 解碼器22、BLT解碼器23、S/A產生單元24和行解瑪器25。 被寫入命令B施加至資料輸入緩衝器11之資料B經由資料 轉換器10而被供應至讀取/寫入緩衝器27中。 各紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) •48- (請先閱讀背面之注意事项再填寫本頁) 訂- 495762 A7 _____B7__ 五、發明説明(46 ) < 當行線選擇信號CL依據被預解碼位址信號b而被引動 時,則被鎖定在讀取/寫入緩衝器27中之資料B經由位元線 BL和/BL而被儲存在記憶體5〇1中。 在後續於寫入命令B之兩組時序脈波之後,分頁模式 寫入命令C被供應至命令解碼器2,並且位址信號c被供應 至列位址緩衝器4和行位址緩衝器5。接著,位址鎖定及比 較器6和7鎖定與目前分頁模式寫入命令c一起被供應的位 址信號C。目前分頁模式寫入命令c是將裝置模式從正常 模式移動至頁模式之第一命令,並且繼續使對應字組線於 被引動狀態直至分頁模式關閉命令被接收為止。在上述的 週期間,行線一組接一組有選擇地被引動。 在分頁模式寫入命令C的下面一時脈後,分頁模式寫 入命令B被供應至命令解碼器2,並且位址信號D被供應至 列位址緩衝器4和行位址緩衝器5。接著,位址鎖定及比較 器6和7供應當先前的分頁模式寫入命令c被供應時被鎖定 的位址信號至在記憶庫(0)電路14中之預解碼器2〇-1和20· 2 ’並且鎖定該目前分頁模式寫入命令 被供應來自位址鎖定及比較器6和7之位址信號c的預 解碼器20-1和2-2將位址信號c預解碼,並且供應被預解碼 位址信號C至區塊解碼器19、字組解碼器21、1/4解碼器22、 BLT解碼器23、S/A產生單元24和行解碼器25。進一步地, 被輸入至資料輸入緩衝器11相關於分頁模式寫入命令c之 資料C經由資料轉換器1 〇而被供應至寫入資料緩衝器28, 並且接著從寫入資料緩衝器28而被供應至讀取/寫入緩衝 衣紙張尺度適用中g國家標準(CNS) A4規格(210X297公釐) 裝------------------#------------------線_ (請先閲讀背面之注意事项再填、¾本頁) -49- 495762 A7 _______Β7_ 五、發明説明(47 ) , 器27。 當行線選擇信號CL依據被預解碼位址信號(:而被引動 時,被鎖疋在讀取/寫入緩衝器27中之資料經由位元線 和/BL而被儲存在電容器中。 在分頁模式寫入命令D之下面的一組時序脈波後,分 頁模式寫入命令Ε被輸入至命令解碼器2,並且位址信號Ε 被供應至列位址緩衝器4和行位址緩衝器5。接著,位址鎖 定及比較器6和7供應當先前的分頁模式寫入命令D被接收 時被鎖定之位址信號D至在記憶庫(〇)電路14中之預解碼器 20-1和20-2,並且鎖定相關於目前分頁模式寫入命令 位址信號E。 被供應來自位址鎖定及比較器6和7之位址信號〇的預 解碼器20-1和20-2將位址信號D預解碼,並且供應被預解 碼位址信號D至區塊解碼器19、字組解碼器21、ι/4解碼器 22、BLT解碼器23、S/A產生單元24和行解碼器25。被供 應至資料輸入緩衝器11相關於分頁模式寫入命令D之資料 經由資料轉換器10而被供應至寫入資料緩衝器28,並且接 著從寫入資料緩衝器28被供應至讀取/寫入緩衝器27。 當行線選擇信號CL依據被預解碼位址信號D而被選擇 時,被鎖定在讀取/寫入緩衝器27中之資料d經由位元線bl 和/BL而被儲存在電容器中。 在分頁模式寫入命令E之下面的一組時序脈波後,分 頁模式關閉命令PC被施加至命令解碼器2。接著,位址鎖 定及比較器6和7供應當先前的分頁模式寫入命令ε被供應 各紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) — (請先閲讀背面之注意事项再填寫本頁) .訂— •50- 495762 A7 ___B7 五、發明説明(48 ) , 時被鎖定之位址信號E至預解碼器20-1和20-2。 被供應來自位址鎖定及比較器6和7之位址信號e的預 解碼器20-1和20-2將位址信號E預解碼,並且供應被預解 • 碼位址信號E至區塊解碼器19、字組解碼器2 1、1 /4解碼器 22、BLT解碼器23、S/A產生單元24和行解碼器25。被供 應至資料輸入緩衝器11相關於分頁模式寫入命令B之資料 經由資料轉換器10而被供應至寫入資料緩衝器28 ,並且經 • 由寫入資料緩衝器28被供應至讀取/寫入緩衝器27。 當行線選擇信號CL依據被預解碼位址e而被引動時, 被鎖定在讀取/寫入緩衝器27中之資料E經由位元線Bl和 /BL而被儲存在電容器中。接著,該裝置從分頁模式移動 至正常模式’並且寫入命令G如上述寫入命令b之相同方 式被處理。 第19圖是一種序列之時序圖,其中一組分頁模式寫入 命令以及一組分頁模式讀取命令被依序地供應。在第19圖 中之時脈週期是兩倍於在第4圖中展示之時脈週期,並且 讀取資料時序和寫入資料時序等於1。進一步地,符號 ” PRead-D”指示一組分頁模式讀取命令d。 參看第18圖,位址命令B被施加至命令解碼器2,並 且位址信號B被施加至列位址緩衝器4和行位址緩衝器5。 接著’位址信號B供應至被包含在記憶庫(〇)電路14中之預 解碼器20-1和20-2。 被供應來自列位址緩衝器4和行位址緩衝器5之位址信 號13的預解碼器2〇-1和20-2將位址信號B預解碼,並且供應 -51- -----------------------裝------------------.矸------------------線. (請先閲讀背面之注意事項再填寫本頁) 495762 A7 ______B7 五、發明説明(49 ) / 被預解碼位址信號至區塊解碼器19、字組解碼器21、1/4 解碼器22還了解碼器23、8/八產生單^24和行解碼器25。 被寫入命令B經由資料轉換器1〇而施加至資料輸入緩衝器 11之資料B被供應至讀取/寫入緩衝器27。 當行線選擇信號CL依據被預解碼位址信號b而被引動 時,被鎖疋在讀取/寫入緩衝器27中之資料b經由位元線BL 和/BL而被儲存在記憶體5〇1中。 在後續於寫入命令B之兩組時序脈波之後,分頁模式 寫入命令C被供應至命令解碼器2 ,並且位址信號c被供應 至列位址緩衝器4和行位址緩衝器5。接著,位址鎖定及比 較器6和7鎖定與目前分頁模式寫入命令匚一起被供應之位 址信號C。該目前分頁模式寫入命令c是將裝置模式從正 常模式移動至分頁模式之第一命令,並且繼續使對應的字 組線在被引動狀態中直至分頁模式關閉命令被接收為止。 在分頁模式寫入命令C之下面的一組時序脈波後,命 令解碼器2被供應至分頁模式讀取命令D,並且位址信號d 被供應至列位址緩衝器4和行位址緩衝器5。接著,位址鎖 定及比較器6和7比較當先前的分頁模式寫入命令c被供應 時被鎖定之位址信號C與相關於目前分頁模式讀取命令〇 之被鎖定的位址信號D。 因為位址信號C和D彼此不同,當目前分頁模式讀取 命令D被供應時被接收之位址信號D被供應至預解碼器20-1和20-2。位址鎖定及比較器6和7繼續鎖定當先前的分頁 模式寫入命令C被供應時被鎖定之位址信號C。 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -52- ------------------------— (請先閲讀背面之注意事項再填寫本頁) .訂| . 495762 A7 _B7_ 五、發明説明(50 ) , 被供應來自位址鎖定及比較器6和7之位址信號d的預 解碼器20-1和20-2將位址信號D預解碼,並且接著供麻被 預解碼位址信號D至區塊解碼器19、字組解碼器21、1 /4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 被輸入至資料輸入緩衝器11相關於分頁模式寫入命令€之 資料C經由資料轉換器10而被供應至寫入資料緩衝器28。 當行線選擇彳吕滅CL依據被預解碼位址信號£)而被選擇 時’被儲存在電容器中之資料被讀取至位元線BL和/BL1 並且接者被讀取至資料匯流排線DB和/DB。接著,在資料 匯流排線DB和/DB上面之資料被供應至讀取/寫入緩衝器 27,並且接著從資料輸出緩衝器13經由資料轉換器12被輸 出至FCRAM外側。寫入資料緩衝器28繼續鎖定當先前的 分頁模式寫入命令C被供應時被接收之資料c。 在分頁模式讀取命令D之下面的一組時序脈波後,分 頁模式寫入命令E被施加至命令解碼器2,並且位址信號e 被施加至列位址緩衝器4和行位址緩衝器5。接著,位址鎖 定&比較器6和7供應當先前的分頁模式寫入命令c被供應 時被鎖定之位址信號C至在記憶庫(〇)電路14中之預解碼器 2 0-1和20-2,並且鎖定該目前分頁模式寫入命令e。 被供應來自位址鎖定及比較器6和7之位址信號c的預 解碼器20-1和20-2將位址信號C預解碼,並且供應被預解 碼位址信號C至區塊解碼器19、字組解碼器21、1/4解碼器 22、BLT解碼器23、S/A產生單元24和行解碼器25。當行 線選擇信號CL依據被預解碼位址信號c而被選擇時,被鎖 本紙張尺度適用中3國家標準(CNS) A4規格(210X297公釐) -53- -----------------------裝------------------#------------------線 (請先閲讀背面之注意事項再填烊本兑) 495762 A7 B7 五、發明説明(51 ) I -1 (請先閲讀背面之注意事项再填寫本頁) 定在寫入資料緩衝器28中之資料被供應至讀取/寫入緩衝 器27,並且接著經由位元線BL和/BL而被儲存在電容器 中。 在分頁模式寫入命令E之下面的一組時序脈波後,分 頁模式關閉命令PC被施加至命令解碼器2。接著,位址鎖 疋&比較器6和7供應當先前的分頁模式寫入命令e被供應 時被鎖定之位址E至在記憶庫(〇)電路14中之預解碼器20-1 和 2 0 - 2。 被供應來自位址鎖定及比較器6和7之位址信號e的預 解碼器20-1和20-2將位址信號E預解碼,並且供應被預解 碼位址信號E至區塊解碼器19、字組解碼器21、1/4解碼器 •訂— 22、BLT解碼器23、S/A產生單元24和行解碼器25。被供 應至資料輸入緩衝器U中相關於分頁模式寫入命令E之資 料經由資料轉換器1〇被供應至寫入資料緩衝器28 ,並且接 著從寫入資料緩衝器28被供應至讀取/寫入緩衝器27。 當行線選擇信號CL依據被預解碼位址£被引動時,被
鎖定在讀取/寫入緩衝器27中之資料E經由位元線BL* /BL 而被儲存在電容器中。接著,該裝置從分頁模式移動至正 常模式,並且寫入命令F和g如上述寫入命令b之相同方式 被處理。 接著將說明一種序列,其中分頁模式寫入命令被供應 並且利用分頁模式讀取命令即時地將被上述的分頁模式寫 入命令寫入之寫入資料讀取出。 第20圖是展示於第5圖之FCRAM中依序地接收分頁模
式寫入命令和分頁模式讀取命令之—種時序圖。被展示在 第20圖中之時脈週期是兩倍於被展示在第4圖中之時脈週 期,並且讀取資料時序和寫入資料時序等於 如參考至第18圊之說明,寫入命令B被施加至命令解 碼器2,ϋ且行線選擇信號CL依據被預解碼位址信 號B而 被引動。接著,被鎖定在讀取/寫入緩衝器27中之資料B經 由位元線BL和/BL而被儲存在電容器中。 在後續於寫入命令B之兩組時序脈波之後。分頁模式 寫入命令c被供應至命令解碼器2,並且位址信號c被供應 至列位址緩衝器4和行位址緩衝器5。接著,位址鎖定及比 較器6和7鎖定與目前分頁模式寫入命令c 一起被供應之位 址信號C。該目前分頁模式寫入命令c是將裝置模式從正 常模式移動至分頁模式之第一命令,並且繼續使對應的字 組線在被引動狀態中直至分頁模式關閉命令被接收為止。 在分頁模式寫入命令c之下面的一組時序脈波後,命 令解碼器2被供應至分頁模式讀取命令D ,並且列位址緩 衝器4和行位址緩衝器5被供應至位址信號c。接著,位址 鎖定及比較器6和7比較當先前的分頁模式寫入命令^被供 應時被鎖定之位址信號C與相關於目前分頁模式讀取命令 D之被鎖定之位址信號c。 因為兩者位址信號C彼此一致,被包含在記憶庫(〇)電 路14中之控制單元26被供應指示位址一致性之信號。控制 單元26輸出資料c,其與先前的分頁模式 寫入命令C一起 經由資料輸入緩衝器而被接收並且經由資料轉換器10而被 衣紙ίχ尺度適用中國國家標準(q^) A4規格(210X297公爱) -55- 495762 A7 ----B7__ 五、發明説明(53 ) 供應至寫入資料緩衝器28,經由讀取/寫入緩衝器27和資 料轉換器12而被供應至FCRAM外側。 當命令解碼器2接收分頁模式寫入命令以及接著分頁 模式讀取命令時,位址鎖定及比較器6和7繼續鎖定當分頁 模式寫入命令被接收時被鎖定的位址信號,直至下一分頁 模式寫入命令被接收為止。 在分頁模式讀取命令D之下面的一時脈後,分頁模式 寫入命令E被施加至命令解碼器2,並且位址信號e被施加 至列位址緩衝器4和行位址緩衝器5。接著,位址鎖定&比 較器6和7供應當先前的分頁模式寫入命令c被供應時被鎖 定之位址信號C至記憶庫(〇)電路14中之預解碼器川一和 2〇·2,並且鎖定該目前分頁模式寫入命令e。 被供應來自位址鎖定及比較器6和7之位址信號c的預 解碼器20-1和20-2將位址信號C預解碼,並且供應被預解 碼位址6號C至區塊解碼器19、字解碼器21、1 /4解碼器22、 BLT解碼器23、S/A產生單元24和行解碼器25。 當行線選擇信號CL依據被預解碼位址c而被引動時, 被鎖定在讀取/寫入緩衝器27中之資料C經由位元線BL和 /BL而被儲存在電容器中。 被供應來自位址鎖定及比較器6和7之位址信號E的預 解碼器20-1和20-2將預解碼位址信號E,並且供應被預解 碼位址信號E 至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 被供應至資料輸入緩衝器11相關於分頁模式寫入命令E之 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ...... f請先閲讀背面之:/.T意事项再填寫本頁) 訂- 495762 A7 B7 五、發明説明(54 資料經由資料轉換器1〇被供應至寫入資料緩衝器28,並且 接著從寫入資料緩衝器28被供應至讀取/寫入緩衝器27。 S行線選擇信號CL依據被預解碼位址E而被引動時, 被鎖定在讀取/寫入緩衝器27中之資料E經由位元線Bl和 /BL而被儲存在電容器中。接著,裝置從分頁模式移動至 正常模式’並且寫入命令F和G如上述寫入命令b之相同方 式被處理。 Φ 上面說明係針對一種情況,其中當被分頁模式寫入命 令所寫入之寫入資料在相同之記憶庫内被依序的分頁模式 讀取命令讀取時,資料不是從核心電路29之記憶胞被讀取 而是從寫入資料緩衝器28中被讀取。因此,可能地在利用 分頁模式寫入命令將資料寫入記憶胞之程序完成之前開始 該分頁模式讀取命令並且因此減低讀取_寫入週期。 接著將參考第21圖說明被展示於第12圖中具有兩組寫 入資料緩衝器32和33之上述的半導體記憶體裝置中被達成 的組分頁模式寫入連績序列。在第21圖中之時脈週期是 兩倍於展示於第4圖中之時脈週期,並且讀取資料時序和 寫入資料時序兩者皆等於2。 在寫入命令B之後續三組時脈後,分頁模式寫入命令 C被供應至命令解碼器2,並且位址信號c被供應至列位址 緩衝器4和行位址緩衝器5。接著,位址鎖定及比較器31和 32鎖定,在第一部份中,與目前分頁模式寫入命令c一起 被供應的位址信號該目前分頁模式寫入命令c是將裝 置模式從正常模式移動至分頁模式之第一命令,並且繼續 (請先閱讀背面之注意事項再塡苟本頁) .裝— .訂| ••線-
/oz A7
五、發明説明(55 ) 使對應的字組線在被引動狀態中直至分f模式關命令被 接收為止。 在分頁模式寫入命令c之下面的一組時序脈波後,分 頁模式寫入命令D被供應至命令解碼器2,並且位址信號D 被供應至列位址緩衝器4和行位址緩衝器5。接著,位址鎖 定及比較器30和31鎖定,在第二部份中,當先前的分頁模 式寫入命令C被供應時被鎖定在第一部份中之位址信號 C’並且鎖定相關於目前分頁模式寫入命令〇之位址信號〇 於第一部份中。 在刀頁模式寫入命令D之下面的一組時序脈波後,分 頁模式寫入命令Ε被施加至命令解碼器2,並且位址信號ε 被供應至列位址緩衝器4和行位址緩衝器5。接著,雙位址 鎖定及比較器30和31鎖定,在第二部份中,當先前的分頁 模式寫入命令D被接收時被鎖定在第一部份中之位址信號 D’並且鎖定在第一部份中之位址信號ε。在那時,被鎖 定在第二部份中之位址信號C被供應至在記憶庫(〇)電路j 4 中之預解碼器20-1和20-2。 被供應來自雙位址鎮定及比較器30和3 1之位址信號c 的預解碼器20-1和20·2將位址信號C預解碼,並且供應被 預解碼位址信號至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 供應至資料輸入緩衝器11中相關於分頁模式寫入命令 C之資料C經由資料轉換器10而被供應至寫入資料緩衝器 32,並且接著從寫入資料緩衝器32而被供應至讀取/寫入 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公楚) .58-
495762 A7 _____B7__ 五、發明説明(56 ) , 緩衝器27。 當行線選擇信號CL依據被預解碼位址信號C而被選擇 時’被保持在讀取/寫入緩衝器27中之資料C經由位元線BL 和/BL而被儲存在電容器中。 在分頁模式寫入命令E之下面的一組時序脈波後,分 頁模式關閉命令PC被施加至命令解碼器2。接著,位址鎖 定及比較器30和31鎖定,在第二部份中,當先前的分頁模 式寫入命令E被供應時被鎖定在第一部份中之位址信號 E。在那時,被鎖定在第二部份中之位址信號〇被供應至 在記憶庫(0)電路14中之預解碼器20-1和20-2。 被供應來自雙位址鎖定&比較器30和31之位址信號D 的預解碼器20-1和20-2將位址信號D預解碼,並且供應被 預解碼位址信號D至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 被施加至資料輸入緩衝器11相關於分頁模式寫入命令 D之資料D經由資料轉換器1〇而被供應至寫入資料緩衝器 33 ’並且接著從寫入資料緩衝器33而被供應至讀取/寫入 緩衝器27。 當行線選擇信號CL依據被預解碼位址信號D而被引動 時’被鎖定在讀取/寫入緩衝器27中之資料D經由位元線BL 和/BL而被儲存在電容器中。 在分頁模式關閉命令PC之後續一時脈後,雙位址鎖 定及比較器30和3 1供應被鎖定在第二部份中之位址信號e 至在記憶庫(0)電路14中之預解碼器20-1和20-2。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐〉 -59- -----------------------裝------------------、玎------------------線· (請先閲讀背面之注意事項再填寫本頁) 495762 A7 ___B7_ 五、發明説明(57 ) (請先閲讀背面之注意事項再填窝本頁) 被供應來自雙位址鎖定及比較器30和31之位址信號E 的預解碼器20-1和20-2將位址信號E預解碼,並且供應被 預解碼位址信號E至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 被施加至資料輸入緩衝器11之資料E依據分頁模式寫 入命令E經由資料轉換器10而被供應至寫入資料緩衝器 32,並且接著從寫入資料緩衝器32而被供應至讀取/寫入 緩衝器27。 s行線選擇仏號CL依據被預解碼位址信號£而被引動 時,被鎖疋在讀取/寫入緩衝器27中之資料E經由位元線BL 和/BL而被儲存在電容器中。 第22圖是一種序列之時序圖,其中分頁模式寫入命令 和分頁模式讀取命令被依序地供應至被展示在第12圖之 FCRAM中。在第22圖中之時脈週期是兩倍於被展示在第2 圖中之時脈週期,並且讀取資料時序和寫入資料時序等於 2 °
在寫入命令E之後續三組時脈後,分頁模式寫入命令 C被供應至命令解碼器2,並且位址信號c被供應至列位址 緩衝器4和行位址緩衝器5。接著,位址鎖定及比較器31和 32鎖定,在第一部份中,與目前分頁模式寫入命令c一起 被供應之位址信號C。該目前分頁模式寫入命令c是將裝 置模式從正常模式移動至分頁模式之第一命令,並且繼續 使對應的字組線在被引動狀態中直至分頁模式關閉命令被 接收為止。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -60- 495762 A7 ____B7 _ 五、發明説明(58 ) ^ 在分頁模式寫入命令C之下面的一組時序脈波後,分 頁模式讀取命令D被供應至命令解碼器2,並且位址信號D 被供應至列位址緩衝器4和行位址緩衝器5。接著,位址鎖 定及比較器30和31比較當先前的分頁模式寫入命令c被供 應時被鎖定之位址信號C與相關於目前頁-模式讀取命令D 被供應之位址信號D。 因為位址信號C和D彼此不同,當目前分頁模式讀取 命令D被供應時被接收之位址信號d被施加至預解碼器20· 1和20-2。雙位址鎖定及比較器30和31繼續鎖定當先前的 分頁模式寫入命令C被供應時被取得之位址信號C。 被供應位址信號D的預解碼器20-1和20-2將位址信號 D預解碼,並且供應被預解碼位址信號d至區塊解碼器19、 字組解碼器21、1/4解碼器22、BLT解碼器23、S/A產生單 元24和行解碼器25。 當行線選擇信號CL依據被預解碼位址信號D而被引動 時’在電容器中之資料被讀取至位元線BL和/BL,並且接 著經由NMOS電晶體5 10和5 11而被讀取至資料匯流排線 DB和/DB。接著,在資料匯流排線〇Β和/DB上面之資料被 供應至讀取/寫入緩衝器27,並且從資料輸出緩衝器13經 由資料轉換器12而被輸出至FCRAM外側。 在分頁模式寫入命令D之後續一組時序脈波後,分頁 模式寫入命令E被施加至命令解碼器2,並且位址信號E被 供應至列位址緩衝器4和行位址緩衝器5。接著,雙位址鎖 定&比較器30和31供應當先前的分頁模式寫入命令C被供 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -61- -------------……——裝............................,玎------------------線. (請先閲讀背面之注意事項再填寫本頁) 五、發明説明(59 ) 應時被鎖定之位址信號C至在記憶庫(〇)電路14中之預解碼 器20-1和20-2,並且鎖定相關於目前分頁模式寫入命令E 之位址信號E在第二部份中。 被供應來自雙位址鎖定及比較器30和31之位址信號c 的預解碼器20-1和20-2將位址信號C預解碼,並且供應被 預解碼位址信號C至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 被施加至資料輸入緩衝器11相關於分頁模式寫入命令 C之資料C經由資料轉換器1 〇而被供應至寫入資料緩衝器 32,並且接著從寫入資料緩衝器32而被供應至讀取/寫入 緩衝器27。 當行線選擇信號CL依據被預解碼位址信號c而被引動 時,被鎖定在讀取/寫入緩衝器27中之資料經由位元線bL 和/BL而被儲存在電容器中。 在分頁模式寫入命令之下面的一組時序脈波後,分頁 模式關閉信號PC被施加至命令解碼器2。接著,雙位址鎖 疋及比較器30和31供應於接收先前的分頁模式寫入命令e 時被鎖定在第二部份中的位址信號至在記憶庫(〇)電路j 4 中之預解碼器20-1和20-2。 被供應來自雙位址鎖定及比較器30和31之位址信號E 的預解碼器20·1和20-2將位址信號E預解碼,並且供應被 預解碼位址信號Ε至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/A產生單元24和行解碼器25。 被施加至資料輸入緩衝器11相關於分頁模式寫入命令Ε之 -62· (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 495762 A7 ' "----------- B7_-_ 五、發明説明(6〇 ) '— 資料E經由資料轉換器1〇而被供應至寫入資料緩衝器33 , : 並且接著從被供應至讀取/寫入緩衝器27寫入資料緩衝器 33 〇 ° % ' 當行線選擇信號CL依據被預解碼位址信號£而被引動 時,被鎖定在讀取/寫入緩衝器27中之資料E經由位元線 和/BL而被儲存在電容器中。接著,裝置從分頁模式移動 至正常模式,並且寫入命令!?*上述寫入命令B之相同方 ^ 式被處理。 接著將參考第23圖說明一種序列其中,分頁模式寫入 命7被執行並且被寫入之寫入資料因而即時地被依序的分 頁模式讀取命令所讀取。 第2 3圖是一種依序地接收分頁模式寫入命令和分頁模 式讀取命令之序列的時序圖,在第23圖中之時脈週期是兩 倍於被展示在第4圖中之時脈週期,並且讀取資料時序和 寫入資料時序等於2。 ί 在寫入命令Β之後續三組時脈後,分頁模式寫入命令 C被供應至命令解碼器2,並且位址信號c被供應至列位址 緩衝器4和行位址緩衝器5。_,位址鎖定及比較器抑 32鎖定,在第一部份中,與目前分頁模式寫入命令c一起 被供應之位址信號c。該目前分頁模式寫入命令c是將裝 置模式從正常模式移動至分頁模式之第一命令,並且繼續 使對應的字組線在被引動狀態中直至分頁模式關閉命令被 接收為止。 在分頁模式寫入命令C之下面的一組時序脈波後,分 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公楚) -----------------------裝--------------、可------------------線 (請先閲讀背面之注意事项再填寫本頁) -63- A7 —-__B7_ 五、發明説明(61 ) 頁模式讀取命令D被供應至命令解碼器2,並且位址信號c 被供應至列位址緩衝器4和行位址緩衝器5。接著,位址鎖 定及比較器30和31比較當先前的分頁模式寫入命令c被供 應時被鎖定之位址信號C與被供應之相關於目前分頁模式 讀取命令D之位址信號C。 因為兩者位址信號C彼此一致,被包含在記憶庫(〇)電 路14中之控制單元26被供應指示一致性位址之信號。控制 單元26輸出資料C,其是經由資料輸入緩衝器與先前的分 頁模式寫入命令C 一起被接收並且經由資料轉換器10而被 供應至寫入資料緩衝器28,經由讀取/寫入緩衝器27和資 料轉換器12而至FCRAM外側。 當命令解碼器2接收分頁模式寫入命令和接著分頁模 式讀取命令時,位址鎖定及比較器30和3 1則繼續鎖定當分 頁模式寫入命令接收時被鎖定的位址信號直至下一分頁模 式寫入命令被接收為止。 接著,分頁模式寫入命令E和分頁模式關閉命令pc被 接收並且以已經在參考第22圖中說明之相同方式被執行。 如上面參考第21-23圖之說明,當被分頁模式寫入命 令所寫入之寫入資料在相同記憶庫之内被依序的分頁模式 讀取命令讀取時,則資料不是從核心電路29之記憶胞中被 讀取而是從寫入資料緩衝器28中被讀取。因此,有可能地 在分頁模式寫入命令將資料寫入記憶胞之程序完成之前開 始分頁模式讀取命令並且因此減低讀取-寫入週期。 因此,即使時脈週期是長的,而使讀取時序和寫入時 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) -64- ------------------------— (請先閲讀背面之注意事項再填窝本頁) •訂· A7
# 495762 五、發明説明(62 ) 序也變長之情況中,仍可能減低多數個寫入緩衝器η 之讀取-寫入週期〇 第24圖是被展示在第16圖中具有三組寫入資料緩衝器 32、33和37之半導趙記憶鱧裝置中被達成之分頁模式寫入 連續序列之一種時序圖。在第24圏中之時脈週期是兩倍於 被展示在第4圖中之時脈週期。並且讀取資料時序和寫入 資料時序等於3。 分頁模式寫入命令B被施加至命令解碼器2,並且相 關的位址信號B被施加至列位址緩衝器4和行位址緩衝器 5。接著,三位址鎖定及比較器35和35鎖定位址信號3於 其第一部份中。該目前分頁模式寫入命令B是將裝置從正 常模式移動至頁模式之第一分頁模式命令,並且繼續使對 應的字組線在被引動狀態直至分頁模式關閉命令被接收為 止。 在分頁模式寫入命令B之後續一組時序脈波後,命令 解碼器2被供應至分頁模式寫入命令c,並且位址信號c被 施加至列位址緩衝器4和行位址緩衝器5。接著,三位址鎖 定及比較器35和36鎖定,在第二部份中,當先前的分頁模 式寫入命令B被接收時被鎖定在第一部份中的位址信號 B,並且鎖定在第一部份中之位址信號C。 在分頁模式寫入命令C之下面的一組時序脈波後,分 頁模式寫入命令D被施加至命令解碼器2,並且位址信號D 被施加至列位址緩衝器4和行位址緩衝器5。接著,三位址 鎖定及比較器35和36鎖定,在第二部份中,當先前的分頁 本紙張尺度適用中國國家標準(®s) A4規格(210X297公爱) ------------------裝------------------訂------------------線· (請先閲讀背面之注意事项冉填寫本頁) -65· 495762 A7 ___B7____ 五、發明説明(63 ) , 模式寫入命令C被供應時被鎖定在第一部份中之位址信號 C,並且鎖定在第一部份中之位址信號D。進一步地,當 先前的分頁模式寫入命令C被接收時被鎖定在第二部份中 的位址信號B則被鎖定在三位址鎖定及比較器35和36之第 三部份中。 在分頁模式寫入命令D之下面的一時脈後,分頁模式 寫入命令E被施加至命令解碼器2,並且位址信號E被施加 至列位址緩衝器4和行位址緩衝器5。接著,三位址鎖定及 比較器35和36鎖定,在第二部份中,當先前的分頁模式寫 入命令D被接收時被鎖定在第一部份中之位址信號D,並 且鎖定在第一部份中之位址信號E。進一步地,當先前的 分頁模式寫入命令D被接收時被鎖定在第二部份中之位址 信號C則被鎖定在第三部份中,並且被鎖定在第三部份中 之位址信號B被供應至預解碼器20-1和20·2中。 被供應來自三位址鎖定及比較器35和36之位址信號Β 的預解碼器20-1和20-2將位址信號Β預解碼,並且供應被 預解碼位址信號Β至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解瑪器23、S/A產生單元24和行解碼器25。 被施加至資料輸入緩衝器11相關於分頁模式寫入命令 Β之資料Β經由資料轉換器1〇而被供應至寫入資料緩衝器 32 ’並且接著從寫入資料緩衝器32而被供應至讀取/寫入 緩衝器27。 當行線選擇信號C依據被預解碼位址信號β而被引動 時,被鎖定在讀取/寫入緩衝器27中之資料8經由位元線Bl 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) •66· ------------------------— (請先閲讀背面之注意事项冉填寫本頁) -、盯| 495762 A7 _______B7^_ 五、發明説明(64 ) , 和/BL而被儲存在電容器中。 在頁-模式寫入命令E之下面的一時脈後,分頁模式關 閉命令PC被施加至命令解碼器2。接著,三位址鎖定及比 較器35和36鎖定,在第二部份中,當先前的分賓模式寫入 命令E被接收時被鎖定在第一部份中之位址信號e。當先 前的分頁模式寫入命令E時被鎖定在第二部份中的位址信 號D被鎖定在第三部份中。進一步地,被鎖定在第三部份 中之位址信號C被供應至被包含在記憶庫(〇)電路14中之預 解碼器20-1和20-2。 被供應來自二位址鎖定及比較器35和36之位址信號C 的預解碼器20·1和20-2將位址信號C預解碼,並且供應被 預解碼位址信號C至區塊解碼器19、字組解碼器21、1/4解 碼器22、BLT解碼器23、S/Α產生單元24和行解碼器25。 被施加至資料輸入緩衝器1丨中相關於分頁模式寫入命 令C之資料經由資料轉換器10被供應至寫入資料緩衝器 33 ,並且接著從寫入資料緩衝器33被供應至讀取/寫入緩 衝器27。 當行線選擇信號CL依據被預解碼位址信號c而被引動 時,被鎖定在讀取/寫入緩衝器27中之資料經由位元線Bl 和/BL而被儲存在電容器中。 該上述序列被重複直至沒有位址信號被鎖定在三位址 鎖定及比較器35和36中為止。因此,分頁模式寫入的連續 序列可被達成。 第25圖是一種序列之時序圖,其中分頁模式寫入命令 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) -67· (請先閲讀背面之注意事項冉填寫本頁) .、可| :線 Α7 -------Β7 __ 五、發明説明(65 ) , -------------------------— (請先閲讀背面之注意事項再填寫本頁) 和分頁模式讀取命令被依序地供應。在第25圖中之時脈週 期是兩倍於被展示在第4圖中之時脈週期,並且讀取資料 時序和寫入資料時序等於3。 分頁模式寫入命令Β被施加至命令解碼器2,並且相 關的位址信號Β被施加至列位址緩衝器4和行位址緩衝器 5 °接著’三位址鎖定及比較器35和36鎖定位址信號β於 其第一部份中。該目前分頁模式寫入命令Β是將裝置從其 正常模式移動至分頁模式之第一分頁模式命令,並且繼續 使對應的字組線在一組被引動狀態直至分頁模式關閉命令 被接收為止。 在分頁模式寫入命令Β之後續一組時序脈波後,命令 解碼器2被供應至分頁模式寫入命令c,並且位址信號c被 施加至列位址緩衝器4和行位址緩衝器5。接著,三位址鎖 定及比較器35和36比較當先前的分頁模式寫入命令ε被接 收時被鎖定在第一部份中的位址信號Β與相關於目前分頁 模式讀取命令C之位址信號C。 因為位址信號Β和C彼此不同,當目前分頁模式讀取 命令C被供應時被接收之位址信號c被施加至預解碼器20-1和20·2。雙位址鎖定及比較器35和36繼續鎖定當先前的 分頁模式寫入命令Β被供應時被取得之位址信號Β。 被供應位址信號C的預解碼器20-1和20-2將位址信號C 預解碼,並且供應被預解碼位址信號C至區塊解碼器19、 字組解碼器21、1/4解碼器22、BLT解碼器23、S/A產生單 元24和行解碼器25。 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -68· 495762 A7 B7 五、發明説明( 66
當行線選擇信號CL依據被預解碼位址信號C而被引動 時。在電容器中之資料被讀取至位元線BL和/BL,並且接 著經由NMOS電晶體5 10和5 11而被讀取至資料匯流排線 DB和/DB。接著,在資料匯流排線DB和/DB上面之資料被 供應至讀取/寫入緩衝器27,並且從資料輸出緩衝器13經 由資料轉換器12而被輸出至FCRAM外側。 在分頁模式讀取命令C之後續一組時序脈波後,分頁 模式寫入命令D被施加至命令解碼器2,並且位址信號B被 供應至列位址緩衝器4和行位址緩衝器5。接著,雙位址鎖 定及比較器35和36鎖定,在第二部份中,當先前的分頁式 寫入命令B被供應時被鎖定的位址信號B,並且鎖定在第 一部份中之位址信號B。 下面的序列是相同於被展示在第24圖中之序列,並且 其說明將被省略。 接著將參考第26圖說明一種序列,其中分頁模式寫人 命令被接收並且被寫入之寫入資料因而即時地被下面的分 頁模式讀取命令讀取。 第26圖是一種依序地接收分頁模式寫入命令和分頁才莫 式讀取命令之序列的時序圖。被展示在第26圖中之時脈週 期是兩倍於被展示在第4圖中之時脈週期,並且讀取資料 時序和寫入資料時序等於3。 分頁模式寫入命令B被施加至命令解碼器2,並且該 相關的位址信號B被施加至列位址緩衝器4和行位址緩衝 器5。接著,三位址鎖定及比較器35和36鎖定位址信號B (請先閲讀背面之注意事項再填寫本頁) —裝丨 •訂| •線丨 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 於其第-部份中。該目前分頁模式寫入命令B是將裝置從 其正常模式移動至分頁模式之第—分頁模式命令,並且繼 (請先閲讀背面之注意事项再填寫本頁) 續使對應的字㈣在-組被引動狀態直至分H模式關閉命 令被接收為止。 在分頁模式寫入命令B之後續一時脈後,命令解碼器 2被供應至分頁模式寫入命令c ,並且位址信號B被施加至 列位址緩衝器4和行位址緩衝器5。接著,三位址鎖定及比 較器35和36比較當先前的分頁模式寫入命令B被接收時被 鎖定在第一部份中的位址信號B與相關於目前分頁模式讀 取命令C之位址信號B。 -訂丨 因為兩者位址彼此一致,被包含在記憶庫(〇)電路14 中之控制單元26被供應指示一致性位址之信號❶控制單元 26輸出資料b ,其經由資料輸入緩衝器與先前的分頁模式 寫入命令B—起被接收並且經由資料轉換器1〇被供應至寫 入資料緩衝器28,從讀取/寫入緩衝器27和資料轉換器12 而至FCRAM外側。 當命令解碼器2在分頁模式寫入命令之後被供應分頁 模式讀取命令時,則三位址鎖定及比較器35和36繼續保持 在分頁模式寫入命令之時被鎖定的位址信號直至下一分頁 模式寫入命令被接收為止。寫入資料緩衝器32繼續鎖定與 先前的分頁模式寫入命令B—起供應之資料B。 在分頁模式讀取命令C之下面的一組時序脈波後,命 令解碼器2被供應至分頁模式寫入命令〇,並且位址信號D 被供應至列位址緩衝器4和行位址緩衝器5。接著,三位址 本紙張尺度適用中國國家標準(⑽)A4規格(210><297公釐) -7〇- 495762 A7 _____ B7___ 五、發明説明(68 ) , 鎖定及比較器35和3 6鎖定,在第二部份中,當先前的分頁 模式寫入命令B被接收時被鎖定在第一部份中的位址信號 B,並且鎖定位址信號D在第一部份中。 下面的序列是相同於被展示在第24圖中之序列,並且 其說明將被省略。 利用在第24-26圖中展示之序列,在寫入命令w被施 加之情況中資料不是從核心電路29被讀取而是從寫入資料 緩衝器32、33或37中被讀取,並且被上述的寫入命令w寫 入之寫入資料即時地從相同記憶庫被讀取命令R讀取。因 此’讀取命令R可在被寫入命令要求之寫入程序完成之前 開始其處理程序。 因此,即使時脈週期是長的,而使讀取時序和寫入時 序也成為長的情況中,可能減低在讀取命令R和寫入命令 w之間的區間。 上面之說明是針對FCRAM。FCRAM記憶胞周圍之電 路組態是相同於SDRAM。因此,本發明包含SDRAM。 所有上述之序列中,寫入資料時序和讀取資料時序彼 此相等。但是,寫入資料時序和讀取資料時序可以彼此不 同。 第27圖是在第5圖展示之FCRAM中一種依序地接收寫 入、讀取、讀取和寫入命令之序列的時序圖,其中寫入資 料時序和讀取資料時序彼此相等。第27圏之時序囷對應至 利用沿著時間轴延伸第7圖之時序圖而得到的時序圓。第28 圖是在第5圖展示之FCRAM中一種依序地接收寫入、讀 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) -71 - ---------------------裝------------------、可------------------線 (請先閲讀背面之注意事项再填寫本頁) A7 B7 五、發明説明(69 ) " "~^~^~ 取、讀取和寫入命令之序列的時序圖,其中讀取資料時序 (CL)等於2並且寫入資料時序(WL)等於1(WL=CL-1)。 在第27圖中,寫入資料時序和讀取資料時序等於2。 在第28圖中,寫入資料時序等於並且讀取資料時序等 於2°除了寫入資料時序之外被展示在第28圖中之操作是 相同於被展示在第27中圖之操作。雖然被展示在第28圖中 之操作比被展示在第27圖中之操作是稍微地被延遲,在第 28圖之情況中寫入資料時序和讀取資料時序之設定的優點 稍後將被說明。 第29圖是在第16圖展示之FCRAM中一種依序地接收 一組分頁模式寫入命令和一組分頁模式讀取命令之序列的 時序圖’其中寫入資料時序和讀取資料時序等於3。在第29 圖中,符號"PW"指示一組分頁模式寫入命令,並且符號 nPRn指示一組分頁模式讀取命令。被展示在第29圖中之 操作幾乎相同於被展示在第25圖中之操作。第3〇圖是如在 第29圖中展示之相同序列的一種時序圖,其中寫入資料時 序等於2,並且讀取資料時序等於3。從第29圖和第3〇圖之 間之比較可得知利用在第1 6圖中展示之具有三位址鎖定& 比較器35和36而在第29圖展示之F C RAM中被達成的操作 可利用在第12圖中所展示具有雙位址鎖定及比較器3〇和31 之FCRAM而被達成。 寫入資料時序和讀取資料時序被設定為不同值之配置 可以增強連接到資料輸入和輸出緩衝器之匯流排的使用彈 性。在寫入資料時序和讀取資料時序彼此相等之情況中, 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) •72- — — — — — — — — — — — — — — — — — — — — —— — I — II :,# (請先閱讀背面之注意事項再填寫本頁) ·、τ. 五、發明説明(70 輸入資料和輸出資料可以同時地出現在分別的匯流排上 面。例如,第19圖展示彼此重疊之輸入資料ε和輸出資料 D 如果上面說明之情況可能發生,其必須分別地提供連 接到輸入和輸出緩衝器1;1和13之分別輸入和輸出資料匯流 排。對照之下,被設定為不同值之配置的寫入資料時序和 讀取資料時序使之可能統一輸入和輸出資料匯流排以提供 共同被連接至輸入和輸出緩衝器11和13之一組共用資料匯 流排100,如第31圖中所展示。 第32圖是如第29圖和第3〇圖中展示之相同序列的時序 圖’其中寫入資料時序等於1並且讀取資料時序等於上 述寫入和讀取資料時序之設定使其可能利用被展示在第5 圖中具有位址鎖定及比較器6和7之FCRAM而達成如在第 29圖和第30圖中展示之相同操作。 在第5圖、第12圖和第16圓中展示之結構中,各記憶 庫具有分別的寫入資料緩衝器28、32、33和37。另外地, 寫入資料緩衝器28、32、33和37共同地被提供至該等記憶 庫。 本發明並不受限制於特定被揭露實施例,並且可以有 變化和修改而不脫離本發明範蜂。 元件標號對照表 1··· …時脈緩衝器 2··· 3··· …控制信號緩衝器 4··· 5". …行位址緩衝器 6,7 8". …模式暫存器 9··· •73. ------------------------裝—— (請先閲讀背面之注意事項再填窝本頁j •、一-1丨 :線丨 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公董) 495762 A7 _____B7 五、發明説明(71 ) . 10····· •資料轉換器 11"·, …資料輸入緩衝器 12….· •資料轉換器 13···. …資料輸出緩衝器 14…·· •記憶庫(0)電路 15.... ···記憶庫(1)電路 16…·· • RAS產生單元 17 ... • ••PRE產生單元 18 …·· •控制單元 19···. 區塊解碼器 20…·· .預解碼器 21.... 字組解碼器 22…·· .1/4解碼器 23…· ,·· BLT解碼器 24..... •感應放大器驅動信號(S/A)產生單元 25…·· •行解碼器 26.... • •控制單元 27…·· •讀取/寫入緩衝器 28.... ••寫入資料緩衝器 29…·· .核心電路 30,31. ••…雙重位址鎖定及比較 器 32,33. ••…資料緩衝器 35,36. ••…三位址鎖定及比較器 32,33,37……寫入資料緩衝器 201·· ....記憶胞 220..., …感應放大器 501·· ....電容器 502-512·_····NMOS電晶體 513·· •…PMOS電晶體 520..., …感應放大器 521,522......PMOS 電晶 ;;……,-!…翁: (請先閲讀背面之注意事項冉填寫本頁) .、可| 523,524......NMOS電晶體 -74- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
Claims (1)
- 495762 A8 B8 C8 D8 ___ 六、申請專利範圍 1.一種與一組時脈同步地操作之半導體記憶體裝置,其包 含: 一組位址鎖定及比較器部份,其鎖定相關於一組寫 入命令之一組第一位址信號並且比較該第一位址信號與 相關於一組讀取命令之一組第二位址信號;以及 保持相關於該寫入命令之一組資料信號之一組寫入 資料緩衝器部份, 當第一和第二位址信號彼此一致時被保持於該寫入 資料緩衝器部份中之該資料信號被讀取作為被該讀取命 令要求之一組資料信號,該資料係被保持於該寫入資料 緩衝器部件内直至一後續寫入命令被給予為止。 2·如申請專利範圍第i項之半導體記憶體裝置,其中在該 寫入命令和一組下一讀取命令之間的第一區間是相同於 在该寫入命令和一組下一寫入命令之間的第二區間。 3. 如申請專利範圍第1項之半導體記憶體裝置,其中在該 寫入命令和一組下一寫入命令之間的第一區間取決於提 供於半導體記憶體裝置中一組感應放大器的操作。 4. 如申請專利範圍第丨項之半導體記憶體裝置,其中該位 址鎖定及比較器部份繼續保持相關於該寫入命令之位址 信號直至一組下一寫入命令被接收為止。 5·如申請專利範圍第旧之半導想記憶體裝置,其中該位 址鎖定及比較器部份繼續保持相關於該寫入命令之位址 信號直至被定址至不同於被該寫入命令定址之一組記憶 庫的一組讀取命令被接收為止。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公发) (請先閲讀背面之注意事項再填寫本頁)-75- 495762 A8 B8 C8 D8 申請專利範圍 ...................:…裝…: (請先閲讀背面之注意事項再填寫本頁) 6·如申請專利範圍第1項之半導體記憶體裝置,其中,當 該位址鎖定及比較器部份檢測到該等第一和第二位址信 號彼此一致時,被保持於該寫入資料緩衝器部份中之該 ^料仏號被δ賣取作為被該讀取命令要求之資料信號。 7·如申請專利範圍第1項之半導鱧記憶體裝置,其中,當 相關於該寫入命令之該資料信號包含將被遮罩之資料 時,除了將被遮罩的資料之外該資料信號之一部份從該 寫入資料緩衝器部份被讀取。 3_如申請專利範圍第1項之半導鱧記憶體裝置,其中該寫 入命令是一組分頁模式寫入命令並且該讀取命令是一組 分頁模式讀取命令。 .訂丨 9·如申請專利範圍第1項之半導體記憶體裝置,其中該位 址鎖定及比較器部份繼續保持相關於該寫入命令,那是 一組为頁模式寫入命令’之位址信號直至一組下一分頁 模式寫入命令或一組分頁模式關閉命令被接收為止。 -線- Η)·如申請專利範圍第}項之半導體記憶體裝置,進一步地 包含: 一組記憶胞陣列; 一組感應放大器;以及 耦合在該記憶胞陣列和該感應放大器之間的位元 線。 μ ·如申請專利範圍第1〇項之半導體記憶體裝置,其中該 位址鎖定及比較器部份繼續保持相關於該寫入命令之位 址信號直至一組下一寫入命令被接收為止,並且被保持 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -76· 495762 A8 B8 C8 —____ D8 六、申請專利範圍 於寫入資料緩衝器部份中的資料信號被保持於該位址鎖 定及比較器部份中之位址信號所讀取。 12·如申請專利範圍第10項之半導體記憶體裝置,其中該 位址鎖定及比較器部份繼續保持相關於該寫入命令之位 址信號直至被定址至不同於被該寫入命令定址之一組記 憶庫的一組讀取命令被接收為止,並且被保持於該寫入 資料緩衝器部份中之資料信號被保持於該位址鎖定及比 較器部份中之位址信號所讀取。 13. 如申請專利範圍第10項之半導體記憶體裝置,其中該 位址鎖定及比較器部份繼續保持相關於該寫入命令,那 是一組分頁模式寫入命令,之位址信號直至一組下一分 頁模式寫入命令或一組分頁模式關閉命令被接收為止並 且被保持於該寫入資料緩衝器部份中之資料信號利用被 保持於該位址鎖定及比較器部份中之位址信號所讀取。 14. 如申請專利範圍第1項之半導體記憶體裝置,其中該半 導體記憶體裝置具有不同於一組讀取資料時序之一組寫 入資料時序。 15. —種與一組時脈同步地操作之半導體記憶體裝置,其 包含: 一組位址鎖定及比較器部份,其鎖定相關於一組寫 入命令之一組第一位址信號並且比較該第一位址信號與 相關於一組讀取命令之一組第二位址信號;以及 保持分別地相關於該寫入命令之資料信號之一組寫 入資料緩衝器部份, 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) _裝1 訂· -77- 六、申請專利範圍 田第一位址信號與第一位址信號之一組彼此一致時 被保持於該寫人資料緩衝器部份中之該等資料信號之一 組被讀取作為被該讀取命令要求之一組資料信號。 16·如申请專利範圍第15項之半導體記憶體裝置,其中該 4寫入命7疋分頁模式寫入命令並且該讀取命令是一組 分頁模式讀取命令。 17. 如申請專利範圍第15項之半導體記憶體裝置.,其中在 該寫入命令和一組下一讀取命令之間的第一區間是相同 於在該寫入命令和一組下一寫入命令之間的第二區間。 18. 如申請專利範圍第15項之半導體記憶體裝置,其中在 該寫入命令和一組下一寫入命令之間的第一區間取決於 提供於該半導體記憶體裝置中一組感應放大器之操作。 19·如申請專利範圍第15項之半導體記憶體裝置,其中該 位址鎖定及比較器部份包含鎖定先前被接收的該等分別 寫入命令之該等第一位址信號之N組第一部份,其中N 是一組整數。 20·如申請專利範圍第19項之半導體記憶體裝置,其中: 該寫入資料緩衝器部份包含保持相關於該等分別的 寫入命令之資料信號之N組第二部份;並且 當該讀取命令之位址信號與被保持於該位址鎖定及 比較器部份中該等N組第一部份的位址信號之一組一致 時,分別地被保持於該等N組第二部份中之該等資料信 號之一被讀取作為被該讀取命令要求之資料信號。 21·如申請專利範圍第15項之半導體記憶體裝置,進一步 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) •.......................¾........-.........、可.......-..........绛 ί請先閱讀背面之注意事項再填寫本頁) 495762 A8 B8 C8 D8 々、申請專利範圍 地包含: 一組記憶胞陣列: 0 7 鬌 f請先閲讀背面之注意事項再填寫本頁) 一組感應放大器;以及 耦合在該記憶胞陣列和該感應放大器之間的位元 22·如申請專利範圍第15項之半導體記憶體裝置,其中相 關於被保持在該寫入資料緩衝器部份中之該等寫入命令 的最舊一組之資料信號依據被鎖定在該位址鎖定及比較 器部份中對應的一組第一位址信號而被寫入該半導體記 憶體裝置之一組記憶胞陣列。 23.如申請專利範圍第1項之半導體記憶體裝置,進一步地 包含共用於資料輸入和輪出操作之一組界面。 Q/4.如申請專利範圍第1項之半導體記憶體裝置,進一步地 包含分別地提供至該資料輸入和輸出操作之一組分別界 面0 %·如申請專利範圍第15項之半導體記憶體裝置,進一步 地包含共用於資料輸入和輸出操作之一組界面。 26. 如申請專利範圍第15項之半導體記憶體裝置,進一步 地包含分別地提供至該資料輸入和輸出操作之一組分別 界面。 27. 如申請專利範圍第1項之半導體記憶體裝置,進一步地 包含多數個記憶庫,各包含分別的寫入資料緩衝器部 份。 扰·如申請專利範圍第15項之半導趙記憶體裝置,進一步 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -79- 495762 . A8 B8 C8 D8 六、申請專利範圍 地包含多數個記憶庫,各包含分別的寫入資料緩衝器部 份 7f · (請先閲讀背面之注意事項再填寫本頁) 、可I :線丨 -80- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31124798 | 1998-10-30 | ||
JP310999 | 1999-01-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW495762B true TW495762B (en) | 2002-07-21 |
Family
ID=26336618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088118819A TW495762B (en) | 1998-10-30 | 1999-10-29 | Semiconductor memory device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6144616A (zh) |
KR (1) | KR100615405B1 (zh) |
DE (1) | DE19951677B4 (zh) |
TW (1) | TW495762B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838631A (en) | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
US6115320A (en) | 1998-02-23 | 2000-09-05 | Integrated Device Technology, Inc. | Separate byte control on fully synchronous pipelined SRAM |
JP4090165B2 (ja) * | 1999-11-22 | 2008-05-28 | 富士通株式会社 | 半導体記憶装置 |
JP4209064B2 (ja) | 2000-02-29 | 2009-01-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
JP2002063069A (ja) | 2000-08-21 | 2002-02-28 | Hitachi Ltd | メモリ制御装置、データ処理システム及び半導体装置 |
US6868519B2 (en) * | 2001-04-23 | 2005-03-15 | Lucent Technologies Inc. | Reducing scintillation effects for optical free-space transmission |
US6661721B2 (en) * | 2001-12-13 | 2003-12-09 | Infineon Technologies Ag | Systems and methods for executing precharge commands using posted precharge in integrated circuit memory devices with memory banks each including local precharge control circuits |
DE10309919B4 (de) * | 2003-03-07 | 2008-09-25 | Qimonda Ag | Pufferbaustein und Speichermodule |
JP4139734B2 (ja) * | 2003-05-16 | 2008-08-27 | セイコーエプソン株式会社 | 擬似スタティックメモリ装置および電子機器 |
GB2433626B (en) * | 2003-06-03 | 2007-11-07 | Samsung Electronics Co Ltd | High burst rate write data paths for integrated circuit memory devices and methods of operating same |
US7054202B2 (en) * | 2003-06-03 | 2006-05-30 | Samsung Electronics Co., Ltd. | High burst rate write data paths for integrated circuit memory devices and methods of operating same |
DE102004026526B4 (de) * | 2003-06-03 | 2010-09-23 | Samsung Electronics Co., Ltd., Suwon | Integrierter Schaltungsbaustein und Betriebsverfahren |
JP4066357B2 (ja) * | 2003-06-24 | 2008-03-26 | 松下電器産業株式会社 | 半導体記憶装置 |
KR100772540B1 (ko) * | 2005-06-30 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
TWI410970B (zh) * | 2005-07-29 | 2013-10-01 | Ibm | 控制記憶體的方法及記憶體系統 |
US7403446B1 (en) * | 2005-09-27 | 2008-07-22 | Cypress Semiconductor Corporation | Single late-write for standard synchronous SRAMs |
KR20130056855A (ko) | 2010-03-01 | 2013-05-30 | 카리스 라이프 사이언스 룩셈부르크 홀딩스 | 치료진단용 생물학적 지표들 |
CA2795776A1 (en) | 2010-04-06 | 2011-10-13 | Caris Life Sciences Luxembourg Holdings, S.A.R.L. | Circulating biomarkers for disease |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
JP2017123208A (ja) * | 2016-01-06 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
KR102653843B1 (ko) | 2018-04-19 | 2024-04-02 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템 |
JP2020016954A (ja) * | 2018-07-23 | 2020-01-30 | キオクシア株式会社 | メモリシステム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895162A3 (en) * | 1992-01-22 | 1999-11-10 | Enhanced Memory Systems, Inc. | Enhanced dram with embedded registers |
US5511024A (en) * | 1993-06-02 | 1996-04-23 | Rambus, Inc. | Dynamic random access memory system |
US5749086A (en) * | 1996-02-29 | 1998-05-05 | Micron Technology, Inc. | Simplified clocked DRAM with a fast command input |
US5917760A (en) * | 1996-09-20 | 1999-06-29 | Sldram, Inc. | De-skewing data signals in a memory system |
US5966343A (en) * | 1997-01-02 | 1999-10-12 | Texas Instruments Incorporated | Variable latency memory circuit |
JP3123473B2 (ja) * | 1997-07-24 | 2001-01-09 | 日本電気株式会社 | 半導体記憶装置 |
US5917772A (en) * | 1997-09-16 | 1999-06-29 | Micron Technology, Inc. | Data input circuit for eliminating idle cycles in a memory device |
-
1999
- 1999-10-27 DE DE19951677A patent/DE19951677B4/de not_active Expired - Lifetime
- 1999-10-29 US US09/429,472 patent/US6144616A/en not_active Expired - Lifetime
- 1999-10-29 KR KR1019990047396A patent/KR100615405B1/ko active IP Right Grant
- 1999-10-29 TW TW088118819A patent/TW495762B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000029407A (ko) | 2000-05-25 |
US6144616A (en) | 2000-11-07 |
DE19951677A1 (de) | 2000-06-29 |
KR100615405B1 (ko) | 2006-08-25 |
DE19951677B4 (de) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW495762B (en) | Semiconductor memory device | |
US6744684B2 (en) | Semiconductor memory device with simple refresh control | |
US7289384B2 (en) | Method for writing to multiple banks of a memory device | |
US6665231B2 (en) | Semiconductor device having pipelined dynamic memory | |
US5587961A (en) | Synchronous memory allowing early read command in write to read transitions | |
JP3220586B2 (ja) | 半導体記憶装置 | |
US8730759B2 (en) | Devices and system providing reduced quantity of interconnections | |
JP3758860B2 (ja) | 同期型バーストマスクロム及びそのデータ読出方法 | |
KR100953880B1 (ko) | 메모리 디바이스, 그 제어방법 및 그 내부 제어방법, 메모리 디바이스를 포함하는 시스템 | |
TW418396B (en) | Column select line control circuit for synchronous semiconductor memory device | |
JP3177094B2 (ja) | 半導体記憶装置 | |
US5805523A (en) | Burst counter circuit and method of operation thereof | |
US6789137B2 (en) | Semiconductor memory device allowing reduction of I/O terminals | |
US6208563B1 (en) | Semiconductor memory device which continuously performs read/write operations with short access time | |
JPH10208468A (ja) | 半導体記憶装置並びに同期型半導体記憶装置 | |
JP2956426B2 (ja) | 半導体記憶装置 | |
JP4817477B2 (ja) | 半導体記憶装置 | |
JPH09251773A (ja) | 半導体記憶装置 | |
JP7507289B2 (ja) | 疑似スタティックランダムアクセスメモリ | |
JP2002150773A (ja) | 半導体装置 | |
JP2937205B2 (ja) | 高速動作が可能なアドレスデコーダを有する半導体記憶装置 | |
JP2000251470A (ja) | 半導体集積回路 | |
JP2010272204A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |