TW490798B - Protection structure and method of shallow trench isolation - Google Patents

Description

490798 五、發明說明（1) 本發明係有關於一種半導體元件之隔離之結構及方 法’且特別是有關於一種保護淺溝槽隔離物（Sha 11OW Trench Is〇iati〇n，STI)之結構及方法。 近來’隨著半導體積體電路製造技術的發展，晶片中 所含之元件數量不斷增加，因此元件之尺寸也隨積集度之 上升而越來越小，生產線上所使用的線路寬度已由次微米 (sub —micron)進入了 〇· 18微米甚至0· 13微米等更細微之尺 寸。因此’由於各元件之縮小，元件與元件之間的隔離更 顯得益發重要，而其目的除了在各個元件之間可做到適當 的絕緣，以獲得良好的工作性能，更希望能在確實之隔離 下，盡量縮小隔離物之範圍，以便空出更多的區域而容納 更多的元件。 、、在各種元件隔離之技術中，局部矽氧化法（L0C0S) ?淺溝槽隔離（shallow trench isolation，STI)製程是 最常被採用的兩種技術，尤其後者具有隔離區域小與完 後仍保持基底平扫等優點，# 0 卡 心 、 體製程技術。 机幻裡牛導 作隔離F Θ 法（L〇C〇S)被廣泛地用以在積體電路中 製作隔離區域。L0C0S的製程是很簡單，不過 化的元件中，當隔離區域门又集積 化過程中形成的彳度鈿減時可能會因為在氧 τ办成的鳥紫（blrd，s beak)而導致 (punchthrough)。這會減少場氧化物 小主動區域的大小。另-種習知方法則是也會減 (trench)來做為隔離的方式。 溝槽 八在此種方法中，在積體電路

五、發明說明（2) --- 元件上^/成溝槽’在溝槽中填滿絕緣材料例如氧化物， 藉以形成比利用LOCOS法者小的隔離區域。再者，L〇c〇s法 的問題與熱氧化法所導致的問題均可被控制。溝槽隔離方 法係揭露於”A Highly Manufacturable Trench

Isolation Process for Deep Submicron DRAMs，” IEDM

Tech. Digest, pp. 57^60, 1993, by P. Fazann et al·，其中，在積體電路基底上形成一襯墊氧化層及一氮 化矽層並加以圖案化。接著，利用圖案化的氮化矽層與襯 墊氧化層做為罩幕，對積體電路基底進行蝕刻以形成^ 槽。然後，、，槽的側壁被熱氧化，且利用化學氣相沉積在 溝槽内形成氧化層。再利用化學機械研磨（CMp)對上述氧 化層進行平坦化。接著，移除上述氮化矽層，而在氧化声 的側壁上形成間隔物（spacer)。最後，對襯墊氧化層進^ 濕蝕刻，以完成一隔離層。 對於微電子工業而言，為了縮小電子元件，在一個晶 粒上製作更多的電子元件，必須使用淺隔離溝槽（11 isolation trench)結構。然而，根據習知的淺溝槽隔離 方法，淺溝槽隔離的侧邊易受到氫氟酸的侵蝕，而使 槽隔離和基底之間出現缺陷。如第1圖所示，係在一半導 體基底1 0上，形成淺溝槽隔離區丨2，在淺溝槽隔離技術 中，薄的熱氧化矽總是被使用當作襯墊氧化層。然而， 後續的氫氟酸蝕刻製程期間，此襯墊氧化層將會^皮氫氟酸 侵蝕，使得淺溝槽隔離區1 2形成深的渠溝角（d丨v〇七）夂 14。因此，如果可以使得淺溝槽隔離的側邊，不再受到氫

蝕，將是 本發明之 構及方法 現缺陷， 生漏電流 述目的， ’首先於 。接著， 此技藝的一大進步 半 對硬 成一淺溝槽。 後， 基底 一隔離物以填 部分 層及 化層。之 於半導體 幕層上之 除硬罩幕 之上述目 較佳實施 保護淺 依序形 墊層及 化法於 氧化層 濕餘刻 之後， 分抗濕 而形成 五、發明說明（3) 氟酸（HF )的侵 有鑑於此， 隔離物側邊之結 酉文的侵姓，而出 全’亦有可能產 為了達到上 物之結構及方法 層及—硬罩幕層 底進行蝕刻以形 ，長—内襯熱氧 氧化層。其次， 層。再者，沈積 化製程去除硬罩 膜層。最後，去 隔離區。 為讓本發明 懂，下文特舉一 明如下： 目的即在於提供 ，使得隔離溝槽 造成淺溝槽隔離 〇 本發明提供一種 導體基底上 罩幕層、襯 再利用熱氧 去除内襯熱 上形成一抗 入淺溝槽。 隔離物及部 墊氧化層， 的、特徵、和優 例’並配合所附 一種保護淺溝槽 的側邊不受氫氟 區之形成不完 溝槽隔離 成一襯墊 半導體基 淺溝槽内 及部分墊 之薄膜 利用平坦 触刻之薄 一淺溝槽 點能更明顯易 圖式，作詳細說

圖式之簡單說明： 隔離方法在溝槽隔離和基 第1圖係顯示習知的淺溝槽 底之間出現缺陷之示意圖。 溝槽隔離物之方 第2 A - 2 F圖係為依據本發明之保護淺 法之製程剖面圖。

、發明說明（4) 符號說明 底； 5卜 墊 ; 54〜 淺 化層； 58〜 抗 氧化層； 溝槽； 濕钱刻之薄膜層； 50〜半導體基 5 2〜硬罩幕層 56〜内襯熱氧 6 〇〜隔離物。 實施例 上在此’請參看第2Α至2F圖，以具體瞭解依據本發明之 保護淺溝槽隔離物之結構及方法。 首先’請參考第2 Α圖，係於一半導體基底中形成一淺 / 例如’於一半導體基底5 0上依序形成一襯墊層，例 ，尺塾氧化層（Pad oxide)51，以及一硬罩幕層，例如是 氮化石夕層5 2，如第2 A圖所示。接著，利用光學微影術

Photolithography)以及 |虫刻製程（etching process)， 依序餘刻氮化；ε夕層52、墊氧化層51，至露出半導體基底5〇 之表面。再以氮化矽層52、以及墊氧化層51為罩幕，對半 導體基底5 0進行餘刻以形成一淺溝槽5 4。 接著’請參考第2Β圖，利用熱氧化法於淺溝槽54内成 長一内襯熱氧化層56 ^ 之後’請參考第2C圖，去除内襯熱氧化層56及部分墊 氧化層5 1，例如，施行濕蝕刻製程，使用氫氟酸來蝕刻去 除内襯熱氧化層56及部分墊氧化層51。 其次，請參考第2D圖，於半導體基底5〇上形成一抗濕

/yQ

餘刻之薄膜層58 成抗濕姓刻之薄 續之蝕刻製程中 抗濕餘刻之薄膜 抗濕钱刻之薄膜 再者，請參 54。例如，藉由 抗濕兹刻之薄膜 平坦化製程去除 蝕刻之薄膜層5 8 層及部分抗濕蝕 幕層52之表面。 ，例如，藉 膜層58。抗 保護淺溝槽 層5 8可為對 層58可由氮 考第2E圖， 化學氣相沈 層58之表面 硬罩幕層5 2 ，例如，藉 刻之薄膜層 由低壓化學氣相沉積製程來形 濕蝕刻之薄膜層58是作為在後 的側邊不受濕蝕刻劑的侵触。 於氫氟酸具有較低之蝕刻率， 化石夕層及氮氧化石夕層中選用。 沈積一隔離物6 0以填入淺溝槽 積法沈積一層氧化層使覆蓋於 並填滿淺溝槽5 4。之後，利用 上之部分隔離物6 0及部分抗濕 由化學機械研磨（C Μ P)對氧化 進行平坦化製程，以露出硬罩 最後，請參考第2，F圖，去除硬罩幕層5 2及墊氧化層 51，而形成一淺溝槽隔離區。例如，施行蝕刻製程， 硬罩幕層52及墊氧化層51。 …

如第2F圖所示，本發明之保護淺溝槽隔離物之結構包 括，抗濕蝕刻之薄膜層58及隔離物6〇。抗濕蝕刻之薄膜層 58位於淺溝槽内表面上且沿著半導體基底表面形成凸出部 用以抵抗濕蝕刻劑之侵入而保護淺溝槽之隔離物不受到侵 餘。保護淺溝槽隔離物之結構中之隔離物6 〇，位於抗濕蝕 刻之薄膜層5 8上，作為淺溝槽之隔離物。 由於本發明提供二種保護淺溝槽隔離物侧邊之結構及 方法，使得後續之蝕刻製程中淺溝槽的侧邊不受濕蝕刻劑 的侵蝕，而得以保護淺溝槽之隔離物，在整個積體電路製

490798 五、發明說明（6) 造完成後，仍能保持淺溝槽隔離區之完整，而不會出現缺 陷，造成漏電流產生。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此項技藝者，在不脫離本發明之精 神和範圍内，當可作更動與潤飾，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。

0503-6281TW ； TSMC2001-0087 ； ycchen.ptd 第9頁

Claims (1)

1. 4W/y(S ✓、、申晴專利範圍 1 · 一種 底’其上具 下列步驟： 利用熱 去除該 於該半 沈積一 2·如申 驟： 利用平 部分該抗濕 去除該 3·如申 化製程是為 4. 如申 槽隔離物係 5. 如申 蝕刻之薄膜 6. 如申 抗濕餘刻之 7. 如申 蝕刻之薄膜 8 ·如申 内襯熱氧化 保護淺溝槽 有一墊氧化 氧化法於該 内襯熱氧化 導體基底上 隔離物以填 請專利範圍 坦化製程去 钱刻之薄膜 硬罩幕層及 請專利範圍 化學機械研 請專利範圍 為氧化物。 睛專利範圍 層係對於氫 睛專利範圍 薄膜層係藉 請專利範圍 層係由氮化 晴專利範圍 層及部分該 隔離物之方法，適用於一半導體美 層、-硬罩幕層及一淺溝槽，包ς 淺溝槽内成長一内襯熱氧化層； 層及部分該塾氧化層； 形成一抗濕蝕刻之薄膜層；以及 入該淺溝槽。 第1項所述之方法，更包括下列步 除該硬罩幕層上之部分該隔離物及 層；以及 該墊氧化層。 第2項所述之方法，其中，該平坦 磨製程。 第1項所述之方法，其中，該淺溝 第1項所述之方法，其中，該抗濕 貌酸具有較低之餘刻率。 第1項所述之方法，其中，形成該 由低壓化學氣相沉積製程來施行。 第1項所述之方法，其中，該抗濕 石夕層及氣氧化石夕層中選用。 第1項所述之方法，其中，去除該 墊氧化層係藉由濕蝕刻製程來施 ΙΗ

   0503-628mf ； TSMC2001-0087 ； ycchen.ptd 第10頁 490798 六、申請專利範圍 行。 9·如申請專利範圍第1項所述之方法，其中， 内襯熱氧化層及部分該減化層係使用氫氣酸來餘刻^ I 〇· —種保護淺溝槽隔離物的結構，適用於一 基底’其上具有一淺溝槽，包括： " 一抗濕#刻之薄膜層，位於該淺溝槽内 該半導體基底表面形成凸出部用以抵抗濕=著 以及 ’ 一隔離物，位於該抗濕蝕刻之薄膜層上，作汽 槽之隔離物。 〜μ义溝 II ·如申請專利範圍第1 〇項所述之結構，其中，今戌 溝槽隔離物係為氧化物。 1 2·如申請專利範圍第丨〇項所述之結構，其中，該抗 濕蝕刻之薄膜層係對於氫氟酸異有較低之蝕刻率。 1 3·如申請專利範圍第丨〇項所述之結構，其中，該抗 濕蝕刻之薄膜層係由氮化矽層及氮氧化矽層中選用。

   0503-6281TW ； TSMC2001-0087 ； ycchen.ptd