TW483261B - Successive approximation AD converter and microcomputer provided with such successive approximation AD converter - Google Patents

Successive approximation AD converter and microcomputer provided with such successive approximation AD converter Download PDF

Info

Publication number
TW483261B
TW483261B TW089115773A TW89115773A TW483261B TW 483261 B TW483261 B TW 483261B TW 089115773 A TW089115773 A TW 089115773A TW 89115773 A TW89115773 A TW 89115773A TW 483261 B TW483261 B TW 483261B
Authority
TW
Taiwan
Prior art keywords
comparator
aforementioned
switch
reference voltage
converter
Prior art date
Application number
TW089115773A
Other languages
English (en)
Inventor
Susumu Yamada
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW483261B publication Critical patent/TW483261B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

經濟部智慧財產局員工消費合作社印製 483261 A7 __B7___ 一 五、發明說明(1 ) [發明領域] 本發明為關於逐次比較变AD轉換電路’尤其係關於 一種不會使產生比較器之基準電壓的串聯電阻電路網路之 電阻數增加而可提昇AD轉換之精確度之逐次比較型AD 轉換器。 [以往技術] 内裝於電子機器、工業機器等之微電腦為控制機器之 動作,係取入表示機器在某一狀態之數據,並施行預定之 演算處理,再使用所得結果之演算數據反覆施行使該機器 連續動作之控制動作。 在此,由於微電腦中之演算處理為以2進位施行,由 外部取入數位數據以施行演算處理時並無問題,但在取入 類比信號施行演算處理之情況下,微電腦之輸入埠與CPU 之間必須裝入將類比信號轉換為數位信號之AD轉換器。 在此,AD轉換器有比較型與逐次比較型兩種,以下 簡早說明後者之逐次比較型AD轉換器。例如將類比信號 轉換為m位元之數位信號之情況下,逐次比較型ad轉換 器需要2m支電阻,用以串聯連接於電源Vdd及接地間; 比較器,用以將類比信號與前述串聯電阻之特定m個連接 點電麼依序比較;以及m位元之暫存器,用以保持比較器 之比較輸出。 此種逐次比較型AD轉換器之動作如下所述。首先, 比較類比信號與電源電壓vdd與接地之中心電壓vdd/2, m Vdd/2之情況下,在暫存器之最上位位元保 ‘紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 311664 ^ W- ^ ^--------^---------^ 1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483261 A7 B7 五、發明說明(2) 持「1」。其次由於可知類比信號在(Vdd/2至Vdd)之間,貝·! 將比較類比信號與(Vdd/2至Vdd)之令心電壓3 Vdd/4,例 如類比信號小於3 Vdd/4之情況下,在暫存器之上位第二位 元保持比較輸出「0」。其次,由於可知類比信號存在於 (Vdd/2至3Vdd/4)之間,因此將比較類比信號與(vdd/2至 3Vdd/4)之中心電壓5Vdd/8,例如類比信號大於5Vdd/8之 情況下,在暫存器之上位第3位元保持比較輸出「1」。經 過同樣之動作反覆施行至暫存器之最下位位元,可將因應 於類比信號之m位元之數位值保持於暫存器。然後,微電 腦便將暫存器之内容取入於CPU以施行所期望之演算處 理。 但疋’為提昇AD轉換精確度,將前述逐次比較型ad 轉換器之解析能力變更為(m+n)位元之情況下,以往係將 電源Vdd及接地間串聯連接之電阻數增加為2(m + n)支以因 應。例如解析能力由8位元變更為1 〇位元之情況下,必須 使串聯電阻數由256支變為1024支。 [欲解決之問題] 但是’為提昇AD轉換精確度而增大串聯電阻電路網 路之電阻數時,基片面積將大幅度增加,由此引起成本昇 南之問題。 本發明之目的在於提供一種不會增加串聯電阻電路網 路之電阻數而可以提昇AD轉換之精確度之逐次比較型 AD轉換電路。 並且,本發明之另一目的在於提供一種使用m位元之 I--I--------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS〉A4規格(210 x 297公釐) 2 311664 483261 經濟部智慧財產局員工消費合作社印製 A7 ____Β7 五、發明說明(3 ) 解析能力之串聯電阻電路網路,可以產生m位元以上之數 位信號之逐次比較型AD轉換器。 再者,本發明之另一目的在於提供一種適合於組裝在 用以取入類比信號以施行演算處理之微電腦之逐次比較型 AD轉換器。 [解決問題之手段] 本案發明所示主要部分如下所述。 申請專利範圍第1項之逐次比較型AD轉換器為將類 比“號與基準電壓由比較器逐次比較而轉換為數位信號 者’其特徵為包括:基準電壓產生電路,用以產生至少含 有第一及第二基準電壓之多數基準電磨;開關,用以切換 是否將前述多數之基準電壓向前述比較器之輸入節面輸 出;η個(η為2以上之自然數)電容器群;η個開關群,用 以使前述η個電容器群選擇性地並聯連接於前述比較器之 輸入節面;以及控制電路,用以控制前述開關及η個開關 群之導通遮斷;並且前述控制電路為因應於前述比較器之 比較結果,使分壓前述第一及第二基準電壓間之多數中間 基準電壓產生於前述比較器之輸入節面,並藉由比較器逐 次比較該各中間基準電壓與前述類比信號。 依據別述裝置,可由基準電麼產生電路所產生之基準 電壓’另又產生新的多數基準電壓,不會像以往例大幅度 增大基片面積,而可以提昇AD轉換之解析能力。 再者’申請專利範圍第2項之逐次比較型AD轉換器 為在於申請專利範圍第丨項之逐次比較型轉換器中, • W- , I --------^-----I---線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 297公釐) 3 311664 叫 3261 A7 · ' -----— B7_____ . 五、發明說明(4 ) 前述η個電容器群之各電容器為具有相等之電容量值。由 此,中間基準電壓成為基準電壓間之1/2電壓(中間電壓), 因此可以提昇AD轉換精確度。 再者’申請專利範圍第3項之逐次比較型Ad轉換器 為在於申請專利範圍第1項之逐次比較型AD轉換器中, 前述開關及η個開關群為由CM〇s之輸送閘極所構成。由 此,各開關之閉路電阻下降,故可以產生正確之基準電壓。 再者,申請專利範圍第4項為組裝了申請專利範圍第 1項之逐次比較型AD轉換器之微電腦。 依據此種裝置,可以提供一種取入類比信號以施行演 算處理,並依據該結果以高精確度施行電子機器等之控制 之微電腦。 再者,申清專利範圍第5項之逐次比較型AD轉換器 為藉由比較器逐次比較類比信號與基準電壓而轉換為數位 信號者,其特徵為包括··串聯電阻電路網路,為獲得瓜位 I 70之數位信號而將必要支數之電阻串聯連接所構成,由此 ^產生多數之基準電壓;開關,用以切換是否將前述串聯電 5阻電路網路產生之前述多數基準電壓向前述比較器之輸入 |即面輪出;n個(n為2以上之自然數)電容器群;n個開關 |群,用以使前述n個電容器群選擇性並聯連接於前述比較 孟器之輸入節面,·以及控制電路,用以控制前述開關及n個 |開關群之導通遮斷;i且前述控制電路為在將前述類比信 |號轉換為與之對應之m位元數位信號之期間中,使前述開 "^於閉路狀態之同時’使η個開關群維持於開路狀 衣紙張尺沒週用中國國家標準(CNS)A4規格(210 X 297公釐) '—'—-------- 4 311664 Μ--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483261 A7 -—-—--- —_B7__ 五、發明說明(5 ) 態,而在終了此種轉換後,因應於前述比較器之比較結果, 施仃刖述開關及η個開關群之導通遮斷控制,使前述串聯 電阻網路產生之基準電壓間再予分壓之多數中間電壓產生 於刖述比較器之輸入節面,並將該各個中間基準電壓與前 述類比信號經由前述比較器逐次比較,由此使前述類比電 壓轉換為(m + n)位元之數位信號。 依據刖述裝置,可以提供一種使用]〇1位元之解析能力 之串聯電阻電路網路而可以產生AD轉換精確度甚高之 (m+n)位元之數位信號之逐次比較型ad轉換器。 申請專利範圍第9項之逐次比較型Ad轉換器為藉由 比較器逐次比較類比信號與基準電壓而轉換為數位信號 者’其特徵為包括··基準電壓產生電路,用以產生含有第 一基準電壓VI與第二基準電壓V2之多數基準電壓;第一 開關’用以切換是否前述多數基準電壓向前述比較器之輸 入節面輸出;第一及第二電容器;第二及第三開關,用以 使前述第一及第二電容器選擇性地並聯連接於前述比較器 之輸入節面;以及控制電路,用以控制前述第二及第三開 關之導通遮斷;並且前述控制電路為因應於前述比較器之 比較結果,分壓前述第一及第二基準電壓V I、V2,使以 下之算式表示之多數中間基準電壓V產生於前述比較器之 輸入節面,並將該各個中間基準電壓V與前述類比信號藉 由前述比較器逐次比較。 V-Vl+AV(An/2n + An.1/2n-1 + ...+A〇/2) 在此,AV=V2-V1、Aj(j=0〜η)為 0 或 1 t--------- ---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 5 311664 483261 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明(6 ) η為1以上之自然數。 依據該裝置’由於只使用第一至第三開關,第一及第 一電谷器’可以達成具有任意之位元解析能力之AD轉換 Is之同時’可以大幅度縮小基片面積。 [圖式簡單說明] 第1圖為本發明第1實施例之逐次比較型AD轉換器 之方塊圖。 第2圖為說明基準電壓產生方法之原理之電路圖。 第3圖為本發明第1實施例之逐次比較型ad轉換器 之方塊圖。 第4圖為本發明第2實施例之逐次比較型AD轉換器 之方塊圖。 [符號說明] 1 串聯電阻電路網路 --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 2, 54,TG0,TGI,TG2,TG3 ’TG4輸送閘極 3 選擇電路 4, 25,26,34 開關 5, 21,31,51 比較器 6 比較器之反轉輸入節面 7 開關群 8 電容器群 9 控制信號產生電路 10 類比輸入電路 11 頻道暫存器 12 數據匯流排 13 比較結果暫存器 14 數據暫存器 22 ,23 , 32 , 33 , 52 , 81 , 82 , 83 電容器 24 輸入端子 35 控制電路 53 反相器 VI 節面電壓 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 311664 ^261 ^261 Vdd 電源 Vj,Vj+Ι 基準電壓 Cl,C2,C22,C33 電容量 五、發明說明(7 ) V3 中心電壓 vin 類比電壓 ’ SI ’ S2 ’ S3控制信號 [實施例] 第1圖為本發明之第1實施例之逐次比較型AD轉換 器之方塊圖。 第1圖中,1為串聯電阻電路網路,為具有電阻值R 之電阻以2m支之電阻串聯連接於電源vdd與接地間。例 如為獲得8位元之數位信號時,電阻數成為256支。由串 聯電阻電路網路1之各電阻之連接點,可輸出電源Vdd與 接地間分壓為256部分之基準電壓。例如,電源vdd為5 V 之情況下’產生大約20mV節距之基準電壓。在本實施例 之逐次比較型AD轉換器,如以下所詳細說明,係產生使 該串聯電阻電路網路1所產生之20mV節距之基準電壓再 分壓之中間基準電壓,由此獲得〗丨位元之數位信號。 2為接受該基準電阻之輸出的CMOS輸送閘極,由於 選擇電路3所輸出之選擇信號,任何丨個輸送閘極皆會成 為ON(導通狀態),而可輸出256個基準電壓中之i個基準 電壓。 該基準電壓為經由CMOS之輸送閘極所構成之開關 4,向比較器5之反轉輸入(一)節面6輸出。於比較器5之 反轉輸入(一)節面6,則透過CMOS之輸送閘極TG1、TG2、 TG3所構成之開關群7,使電容器81、82、83(電容器群8) 並聯連接。 本紙尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 311664 -I» ^--------^---------表 (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 7 483261 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(8 ) 控制信號產生電路9為因應於比較器5之輸出以輸出 控制仏號SO至S3 ’由此控制輸送閘極TG1、tg2、tG3、 TG4之ON· OFF(導通遮斷)。再者,該控制信號產生電路 9為因應於比較器5之輸出而控制選擇電路3。 1 〇為類比輸入電路,用以將施加於設置在微電腦之例 如8個類比輸入端子AD0至AD7中任何丨個之類比信號 向比較器5之非反轉輸入端子(+)輪出。丨丨為3位元之頻 道暫存器,使用以選擇類比輸入端子AD〇至AD7中任何1 個之3位元數據透過數據匯流排12而設定。 13為比較結果暫存器,用以保持由比較器5進行逐次 比較後之結果。8位元之數位數據之最下位位元(「1」或 「0」)。而且,因應於該比較結果暫存器13之數據,選擇 器電路3為了再獲得3位元之數位數據,將施行以下所說 明之輸送閘極2之控制。 14為數據暫存器’為用以保持比較器5之輸出的數位 信號之11位元暫存器。該數位信號係向數據匯流排1 2轉 送,並於CPU施行演算處理以達成預定之目的。 以下,說明第1圖所示之逐次比較型AD轉換器之動 作。首先,逐次比較型AD轉換器為將類比輸入電路1〇所 輸出之類比信號與串聯電阻電路網路1所輸出之基準電壓 以比較器5逐次比較,而獲得8位元之數位信號。該ad 轉換期間中,因應於控制信號產生電路9所輸出之控制信 號S0至S3、開關4為ON、輸送閘極TGI,TG2 , TG3則 皆為OFF。 — — — — — — — — — — ·1111111 ^ «ΙΙΙΙΙΙΙ — (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 8 311664 483261 A7 B7
五、發明說明(9 ) 亦即,由控制信號產生電路9產生控制信號n時, 電源Vdd與接地之中心電壓_2係經由輸送閘極2及開 關4施加於比較器5,而可施行類比信號與vdd/22比較。 例如類比信號大於Vdd/2之情況下,比較器5之輸出成為 Ϊ」,由此於數據暫存器14之最上位位元保持「丨」。 (請先閱讀背面之注意事項再填寫本頁) 其次,藉由比較器5之輸出可知類比信號存在於 (Vdd/2至Vdd)之間,因此控制信號產生電路9會產生次一 控制信號T2。於是,(Vdd/2至Vdd)之中心電壓3 Vdd/4施 加於比較器5,而可施行類比信號與中心電壓3 vdd/4之比 較。例如類比信號小於3Vdd/4之情況下,於數據暫存器 14之上位第二位元保持比較輸出「〇」。 其次’由於可知類比信號存在於(vdd/2至3 Vdd/4)之 間,控制信號產生電路9會產生次一控制信號T3。於是, (Vdd/2至3Vdd/4)之中心電壓5Vdd/8施加於比較器5,而 可施行類比信號與中心電壓5 Vdd/8之比較。例如類比信號 大於5Vdd/8之情況下,在數據暫存器14之上位第三位元 保持比較輸出「1」。藉由反覆施行相同動作至8位元,可 經濟部智慧財產局員工消費合作社印製 以使對應於類比信號之8位元數位信號保持於數據暫存器 14 〇 如此所獲得之最下位位元之數據為保持於比較結果暫 存器13。比較結果暫存器13之數據為「1」之情況下,假 設以最後輸出之基準電壓為Vj時,類比信號Vin為表示 Vj<Vin<Vj + l。另一方面,比較結果暫存器13之數據為「〇」 之情況下,則表示Vj-l<Vin<Vj。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 311664 經濟部智慧財產局員工消費合作社印製 483261 A7 B7 五、發明說明(10 ) 以下說明的作為本發明特徵之新的基準電壓產生方 法,由於必須使用隔著類比電壓Viri之2個基準電壓,所 以係依據該比較結果暫存器13之數據,特定其2個基準電 壓,並依序輸出該2個基準電壓而控制選擇電路3。 其次’參照第2圖說明作為本發明特徵之新的基準電 壓產生方法之原理。本例中,係使用2個基準電壓Vj、Vj + 1 說明此等電壓之中間基準電壓之產生方法。在此,假設Vj< 類比電壓Vin< Vj + 1。於比較器21之反轉輸入(一)節面, 則透過輸送閘極TGI、TG2連接有2個電容器22、23。 在此,藉由在輸入端子24施加基準電壓Vj,使開關 25與輸送閘極TG1導通,以將基準電壓Vj施加於電容器 22。其次,使TG1導通,電容器22將保持基準電壓Vj。 接著,在輸入端子24施加基準電壓Vj + 1,使TG2導通, 以將基準電壓Vj +1施加於電容器2 3。然後,在開關2 5導 通後使TG1及TG2導通。如此,在電容器C1、C2間將產 生電荷之移動,最後,比較器21之反轉輸入(一)節面之電 壓VI成為下式所表示之值。
Vl=(ClVj + C2Vj + l)/(Cl+C2),在此 C1 為電容器 22 之 電容量值,C2為電容器23之電容量值。但是,ci、C2 遠較比較器21之反轉輸入(一)節面所具有之雜散電容量為 大。 在此,設C1=C2 = C時,則Vl=(Vj + Vj + l)/2,由此便產 生2個基準電壓vj、vj + 1間之中心電壓。此時,設2個 基準電壓之電位差(Vj + 1-Vj)為△ V時,可以vi=Vj + AV/2 I--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 本Λ張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) 10 311664 經濟部智慧財產局員工消費合作社印製 483261 A7 B7 ------^----------- 五、發明說明(11 ) 表示。 其次,遮斷TG2後’於輸入端子24施加基準電壓Vj, 使開關25導通,即可以再度對於電容器22施加基準電壓 Vj。其次,遮斷開關25,導通TG2。如此,電容器C22、 C33之間將產生電荷之移動,Vj與(Vj+Av/2)之和成為ι/2 倍之結果,節面之電壓V2即成為V2 = Vj+A v/4。亦即, 將產生(Vj+Δ V/2)與Vj之中心電壓。同樣地,亦可產生 (Vj^V/2)與Vj + Ι間之令心電壓。如此,藉由設置2個電 谷器22、23與輸送閘極TGO至TG2,可以產生新的3個 中間基準電壓’該例為可以使AD轉換之位元解析能力提 昇2位元。 亦即’前述基準電壓之產生方法為,導通開關25,以 對於電谷器22、23之任何1個施加基準電壓之加法處理, 以及開關25遮斷後將電容器22、23並聯連接,使蓄存於 各電容器22、23之基準電壓分壓(該例為1/2)之除法處理 之組合,而產生新的中間基準電壓。 接下來’依據前述新的基準電壓產生方法之原理,參 照第1圖,說明實際之逐次比較型AD轉換器之動作。在 此,假設8位元之AD轉換結束,比較結果暫存器1 3之數 據為「1」。亦即,最後輸出之基準電壓為Vj時,成為Vj< 類比信號Vin<Vj +1。再者,在初期狀態下,設開關4為閉 路’輸送閘極TGI、TG2、TG3為遮斷狀態。 依據比較結果暫存器13之數據,選擇電路3將使對應 於基準電壓Vj之輸送閘極2導通。並且,因應於控制信號 ^--------1---------象 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國豕標準(CNS)A4規格(2ι〇 X 297公爱) 11 311664 483261 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(12 ) 產生電路9所輸出之控制信號si使輸送閘極TG1導通, 基準電壓Vj便施加於電容器8 1。其次,依據控制信號S 1、 S2使TG1遮斷,TG2導通。 然後’由於控制信號產生電路9之控制信號T9,選擇 電路3將使對應於基準電壓Vj + i之輸送閘極2導通。由 於’基準電壓Vj + Ι便可施加於電容器82。其次,因應於 控制信號SO、S1使開關4開路,TG1導通。如此,由於 TGI、TG2雙方均為閉路,2個基準電壓Vj之和與Vj + 1 成為1/2倍。比較器5之反轉輸入(一)節點6之電壓VI成 為中心電壓(Vj+AV/2)。比較器5將比較類比信號與該中心 電壓(Vj+Δ V/2)。例如類比信號小於(Vj+AV/2)之情況下, 比較輸出「0」保持於數據暫存器14之上位第九位元。在 此’比較器5之反轉輸入(一)節點6在充分穩定之時間後, 比較輸出「0」係設定於數據暫存器14。 其次’因應於控制信號81、32、83,使丁01、丁02 導通,TG3遮斷。然後,由於控制信號產生電路9之控制 #號T10 ’選擇電路3將使對應於基準電壓vj之輸送閘極 2導通。由此’基準電壓vj便可施加於電容器μ。其次, 因應於控制信號SO、S 1使開關4開路,TG1導通。如此, 由於TGI、TG3雙方均為導通狀態,2個基準電壓vj與 (Vj + AV/2)之和成為1/2倍。比較器5之反轉輸入(一)節面 6之電屢V2成為中心電壓(Vj + AV/4)。比較器5將比較類 比信號與該中心電壓(Vj + ΔV/4)。例如,類比信號大於 (Vj+AVM)之情況下,比較輸出「1」保持於數據暫存器14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)" ----— 12 311664 -----------------I---^--------- (請先閱讀背面之注意事項再填寫本頁) A7
五、發明說明(η ) 之第十位元。 經濟部智慧財產局員工消費合作社印製 其次’可知類比信號為存在於(ν」·+Δν/4)與(Vj + AV/2) 之間’所以係在維持開關4於開路之狀態下,因應於控制 信號S1,使TG1遮斷。然後,因應於控制信號S2,使TG2 導通。如此,2個電壓(VjMV/4)與(vj + AV/2)之和成為1/2 倍’比較器5之反轉輸入(一)節面6之電壓V3成為 (Vl+3AV/8)。比較器5將比較類比信號與該中心電壓 (Vj + 3AV/8)。例如,類比信號大於(ν』+ 3Δν/8)之情況下, 比較輸出「1」保持於數據暫存器14之第十一位元(最下位 位元)。 此外,由第十位元之比較結果,可知類比信號存在於 Vj與(Vj + AV/4)之間之情況(比較輸出「〇」)下,係藉由 TG2之導通使電壓Vj施加於電容器82,並使開關4開路, TG1或TG3之任何1個導通成為vj與(Vj+Δ V/4),作為 比較器5之反轉輸入(一)節面6之電壓V3,產生中心電壓 (Vj + ΔV/8)。比較器5則比較類比信號與該中心電壓 (Vj + AV/8)。 如此,依據本實施例之逐次比較型AD轉換器,可以 獲得於8位元之數位信號加上3位元之11位元的數位信 號。 在前述實施例中,差動型之比較器5,可以改用載波 型(chopper)之比較器。此種逐次比較型AD轉換器之構造 表示於第3圖。圖中,截波型之比較器51包括:反相器 53,用以使電容器52之一端連接於輸入側;以及輸送閘極 * * r ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 311664 483261 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(l4 ) 54 ’連接於反相器53之輸出入間。電容器52之另一端連 接於比較器5 1之節面6。截波型之比較器5 1可以藉由多 數段之_聯連接而提昇增益。 1 〇為類比輸入電路,用以使施加於設置在微電腦之例 如8個類比輸入端子ADO至AD7任何1個之類比信號經 由開關4向節面6輸出。以下簡單說明截波型之比較器5 1 之動作。 依據抽樣信號sample使輸送閘極54導通。如此,反 相器53之輸出入之電壓被迫設定於反相器53之臨限附近 之Vdd/2。此時,由類比輸入電路10藉由開關4將類比信 號施加於電容器52。其次,依據抽樣信號sample使輸送 閘極54遮斷。然後,由串聯電阻電路網路1送出之基準電 壓經由開關4施加於電容器52。如此,因應於類比信號與 基準電壓之差值反相器53即反轉。以上為載波型之比較器 51之基本動作,取代第1圖所示之比較器5,採用比較器 5 1同樣可以獲得丨丨位元之數位信號。 再者,前述第1實施例中,每增加1個開關群7及電 容器群8之個數,可以再多獲得1個位元之數位信號。 再者,將電容器之電容量比重疊附加,可以產生更為 細微分割之任意之基準電壓,並獲得所期望之位元解析能 力。 其次,關於本發明之第2實施例,參照第4圖說明。 於比較器31之反轉輸入(一)節點,經由輸送閘極TG1、TG2 連接有2個電容器32、33。在此,假設電容器32、33所 -------------装--------tr--------—線 C請先聞讀背面Μ漆意事頊存壤寫本 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 14 311664 A7 A7 經濟部智慧財產局員工消費合作社印製 --------- B7______ 五、發明說明(15 ) 具有之電容量值相等。34為輸送閘極TG3、TG4構成之開 關,並將基準電壓Vj、Vj +1之任何1個施加於電容器3 2、 33。在此,假設Vj<類比電壓Vin<Vj + l。35為因應於比較 器31之輸出而控制TG1至TG4之導通遮斷之控制電路。 該逐次轉換型AD轉換器,如以下所述可以明瞭,可 產生將2個基準電壓分壓之多數基準電壓,並獲得任意之 仇元解析能力。在此為求簡化說明,假設Vj = 0、Vj + l = l。 於是η位元之AD轉換所需要之基準電壓V —般為以下式 表示。 νι^Α^η + ΑΗ。11·、…+A0/2 在此,A。至An為0或1。 (n+1)位元之AD轉換所需要之基準電壓V—般為以下 式表示。 νη+1=Αη+1/2η+1+Αη/2η+···+Α〇/2 如參照第2圖所說明,中間基準電壓之產生方法中, 加法處理與1/2之除法處理為交替施行。因此,依據數學 之歸納法,如由該電路可以產生Vn,理應可以產生Vn+Ι。 亦即,使用第4圖所示之電路,可以產生任意之中間基準 電壓。 再舉具體例來說明。以下說明在3位元AD轉換器中, 產生3/8之情況之控制方法。 可表示為: 3/8 =1/23+1/22=1/2(1/22+1/2) • * 鴦 ---------------------t---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15 311664 經濟部智慧財產局員工消費合作社印製 483261 A7 —---^- 五、發明說明Ο ) = 1/2(1/2(1/2 + 1)) 由此,依據該算式表示之步驟可藉由控制電路35產生 3/8。 (1) 加法處理1 :導通TG4,並於電容器32、33之任何 1方施加1。 (2) 1/2除法處理1 ·_遮斷TG4,導通TG1及tg2由此 製成1/2。 (3) 加法處理2:對於電容器32、33之任何i方施加1 以製成(1/2 + 1)。 (4) 1/2除法處理2:遮斷丁04,導通丁01及丁02以製 成 1/2(1/2 + 1)。同樣的步驟製成 i/2[1/2(1/2 + 1)]。 再者,在5位元AD轉換器中,產生13/32之情況為, 1 3/3 2 = 1/25 + 〇/24+1/23+1/22 =1/2(1/24+1/22+1/2) =1/2[1/2(1/23+1/2+1)] =1/2[1/2{1/2(1/22+1)+1}] =1/2 [1/2 {1/2(1/2(1/2 + 0)+1 )+1}] 由此’如該算式表示,反覆施行加法處理與1/2之減 法處理即可以製成13/32。第2實施例不同於第1實施例 之點為’僅使用2個電容器及所附隨之開關構成具有任意 之η位元解析能力之ad轉換器。 第1實施例中,為獲得η位元解析能力而使用η個電 容器’以使控制電路之控制步驟數成為最小限度。相對於 此’第2實施例為位元解析能力與電容器之個數不相等亦
------------裝—— (請先閱讀背面之注意事項再填寫本頁) ^7 · -丨線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 16 311664 A7 ---—-— B7____ 五、發明說明G7 ) 可。但是’將增加控制電路35之加法處理,ι/2之除法處 理所構成之控制步驟。因m實施例之m較型AD 轉換器適。於同速AD轉換。第2實施例之逐次比較型AD 轉換器為適合於力求縮小基片佔有面積之目的。 [發明效果] 如以上所說明,依據本發明,可以提供一種不會增加 串聯電阻電路網路之電阻數而可以提昇AD轉換之精確度 之逐次比較型AD轉換電路。 再者,可以提供一種使用m位元之解析能力之串聯電 阻電路網路而可以產生AD轉換精確度高的m位元以上之 數位信號之逐次比較型AD轉換器。 再者’亦可以提供一種適合於組裝在用以取入類比信 號並施行演算處理之微電腦之逐次比較型八1)轉換器。 再者’亦可以提供一種不必使用串聯電阻電路網路, 而具有任意之位元解析能力之AD轉換器。 争 * 麟 裝--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 17 311664

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 483261 _ …__D8____ 六、申請專利範圍 ~ ~^ ""~ 1· 一種逐次比較型AD轉換器,係藉由比較器逐次比較類 比信號與基準電壓而轉換為數位信號者,其特徵為包 括: ^ 基準電壓產生電路,用以產生含有第一及第二基準 電壓之基準電壓; ^ 開關’用以切換是否使前述多數基準電壓向前述比 較器之輸入節面輪出; n(n為2以上之自然數)個電容器群; η個開關群,使前述^個電容器群選擇性地並聯連 接於前述比較器之輸入節面; 以及控制電路,用以控制前述開關及η個開關群之 導通遮斷; 並且前述控制電路為因應於前述比較器之比較結 果,使分壓前述第一及第二基準電壓之多數中間基準電 壓產生於前述比較器'之輸入節面,並將該各個中間基準 電壓與前述類比信號由前述比較器逐次比較。 2·如申請專利範圍第1項之逐次比較型AD轉換器,其 中,前述電容器群之各電容器均具有相等之電容量值。 3·如申請專利範圍第1項之逐次比較型AD轉換器,其 中’前述開關及η個開關群均由CMOS之輸送閘極構 成。 4. 一種微電腦,其特徵為裝有申請專利範圍第1項之逐次 比較型AD轉換器。 5· —種逐次比較型AD轉換器,係藉由比較器逐次比較類 t--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 18 311664 058899 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 比信號與基準電壓而轉換1 锝換為數位信號者,其特徵為包 括: 串聯電阻電路網路,A V >把, 马獲件m位7〇之數位信號而 將必要支數之電阻串聯i查拉& ,, 甲-運接線所形成,由此產生多數之 基準電壓; 開關,用以切換是在;腺^^ 、疋舍將則述多數串聯電阻電路網路 所產生之前述多數基車雷厭 吞+電壓向前述比較器之輸入節面 輸出; n(n為2以上之自然數)個電容器群; 11個開關群’用以使前述η個電容器群選擇性地並 聯連接於前述比較器之輸入節面; 以及控制電路’用以控制前述開關及η個開關群之 導通遮斷; 亚且前述控制電路為在將前述類比信號轉換為與 之對應之m位元數位信號之期間中,維持開關於閉路 狀態之同時使η個開關群維持於開路狀態, 並於終了此種轉換後,因應於前述比較器之比較結 果施行開關及η個開關群之導通遮斷控制,使前述串聯 電阻電路網路所產生之基準電壓再分壓之多數中間基 準電壓產生於前述比較器之輸入節面, 使該各個中間基準電壓與前述類比信號藉由前述 比較器逐次比較,以將前述類比電壓轉換為(m + n)位元 之數位信號。 6.如申請專利範圍第5項之逐次比較型AD轉換器,其 -------------裝--------訂----------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 19 311664 483261 六 A8 B8 C8 D8 申請專利範圍 中,前述電容器群之夂带〜 電各器均具有相等之電容詈 7·如申請專利範圍第5項 $值。 項之逐次比較型AD轉換器,1 中,前述開關及η個開關进、 ,/、 關群為由CMOS之輸送問極構 成。 8. -種微電腦,其特徵為裝有申請專利範圍第5項" 比較型AD轉換器。 κ 9. -種逐次比較型AD轉換器,係藉由比較器逐次比較類 比信號與基準電壓而轉換為數位信號者,其特徵為勺 括: μ I 基準電壓產生電路,用以產生包含第一基準電壓 VI與第二基準電壓V2之多數基準電壓; 第一開關,用以切換是否使前述多數基準電壓向前 述比較1§之輸入節面輸出; 第一及第二電容器; 第二及第三開關,用以使前述第一及第二電容器選 擇性龜並聯連接於前述比較器之輸入節面; 以及控制電路,用以控制前述第一、第二及第三開 關之導通遮斷; 並且刖述控制電路為因應於前述比較益之比較結 果,將前述第一及第二基準電壓VI、V2分壓, 並在前述比較器之輸入節面產生下列算式所表示 之多數中間基準電壓V,並將該各個中間基準電壓V與 前述類比信號以前述比較器逐次比較, Υ = Υ1 + Δ Υ(Αη/2η + Αη.ι/2η·ι+...+Α〇/2) ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 20 311664 483261 A8B8C8D8 六、申請專利範圍 在此,△ V = V2-V1 Aj(j = 0 至 η)為 〇 或 1, η為1以上之自然數。 10·如申請專利範圍第9項之逐次比較型AD轉換器,其 中,前述第一及第二電容器具有相等之電容量值。 11·如申請專利範圍第9項之逐次比較型AD轉換器,其 中,前述第一、第二及第三開關為由CMOS之輸送閘極 構成。 12·—種微電腦,其特徵為裝有申請專利範圍第9項之逐次 比較型AD轉換器。 -1 -ϋ ϋ n ϋ— ·ϋ ϋ n 1 flu ϋ ϋ I · ϋ Λβ— I Βϋ n ϋ n 一一 δν I ϋ n 11 n a— -ϋ I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 21 311664
TW089115773A 1999-08-06 2000-08-05 Successive approximation AD converter and microcomputer provided with such successive approximation AD converter TW483261B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22334999A JP4242973B2 (ja) 1999-08-06 1999-08-06 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ

Publications (1)

Publication Number Publication Date
TW483261B true TW483261B (en) 2002-04-11

Family

ID=16796781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089115773A TW483261B (en) 1999-08-06 2000-08-05 Successive approximation AD converter and microcomputer provided with such successive approximation AD converter

Country Status (3)

Country Link
US (1) US6304203B1 (zh)
JP (1) JP4242973B2 (zh)
TW (1) TW483261B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043942A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp A/d変換器
JP4004390B2 (ja) * 2002-11-28 2007-11-07 三洋電機株式会社 逐次比較型adコンバータおよびマイクロコンピュータ
JP4751122B2 (ja) * 2005-07-28 2011-08-17 株式会社東芝 A/d変換器
KR100849787B1 (ko) 2006-11-13 2008-07-31 삼성전기주식회사 분해능 확장이 용이한 디지털-아날로그 컨버터
KR101419804B1 (ko) * 2010-09-13 2014-07-17 한국전자통신연구원 아날로그 디지털 변환 장치
JP5659950B2 (ja) * 2011-05-24 2015-01-28 富士通株式会社 A/d変換器
JP2020127136A (ja) * 2019-02-05 2020-08-20 多摩川精機株式会社 A/d変換装置
CN110971236B (zh) * 2019-12-04 2022-11-15 东南大学 一种逐次逼近型模数转换器及模数转换方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103657B2 (ja) * 1992-03-23 2000-10-30 松下電器産業株式会社 電圧保持回路及び容量結合網を有するa/d変換器
JPH06120829A (ja) 1992-10-01 1994-04-28 Sanyo Electric Co Ltd 逐次比較型adコンバータ
JP3268381B2 (ja) * 1995-05-31 2002-03-25 モトローラ株式会社 A/d変換器
KR0175049B1 (ko) * 1996-03-19 1999-04-01 김광호 플레쉬 a/d 변환기
JPH10163873A (ja) 1996-11-27 1998-06-19 Sanyo Electric Co Ltd 逐次比較型adコンバータ
US5936566A (en) * 1997-09-12 1999-08-10 Conexant Systems, Inc. Auto-reference pseudo-flash analog to digital converter

Also Published As

Publication number Publication date
JP2001053612A (ja) 2001-02-23
JP4242973B2 (ja) 2009-03-25
US6304203B1 (en) 2001-10-16

Similar Documents

Publication Publication Date Title
US5696511A (en) Voltage comparator and pipeline type A/D converter
TW483261B (en) Successive approximation AD converter and microcomputer provided with such successive approximation AD converter
KR101743800B1 (ko) A/d 변환기, 이미지 센서 디바이스 및 아날로그 신호로부터 디지털 신호를 생성하는 방법
WO1998027655A2 (en) Pipeline analog-to-digital conversion
EP3432476A1 (en) Analog to digital conversion circuit and method
TW388146B (en) Cyclic analog-to-digital conversion
US5140531A (en) Analog neural nets supplied digital synapse signals on a bit-slice basis
TW486876B (en) Digital-to-analog converter
JP3177636B2 (ja) パルス変調演算回路
EP0858163B1 (en) Pulse width modulation operation circuit
US4851844A (en) D/A converter with switched capacitor control
US5107265A (en) Analog to digital converter
JP3275966B2 (ja) ディジタル・アナログ変換器
JP2002533973A (ja) 容量性フラッシュアナログ−ディジタル変換器用電子回路
US5151970A (en) Method of generating, in the analog regime, weighted summations of digital signals
JPH0716163B2 (ja) 冗長2進d/a変換器およびそれを用いた冗長2進信号処理装置
EP0827099B1 (en) Multiplication and addition circuit
JP3086638B2 (ja) デジタル−アナログ変換回路およびアナログ−デジタル変換回路
TW454389B (en) Charge integration cyclic operation type of analog-to-digital converter and the conversion method thereof
JP2009177278A (ja) A/d変換器
JPS6152031A (ja) 乗算型d/aコンバ−タ
RU1809531C (ru) Функциональный аналого-цифровой преобразователь
SU1462475A1 (ru) Последовательно-параллельный аналого-цифровой преобразователь
SU739732A1 (ru) Аналого-цифровой преобразователь
JPH06120829A (ja) 逐次比較型adコンバータ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees