SU1462475A1 - Последовательно-параллельный аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к измерительной технике, может быть исполь- зовано в информационно-измерительных . системах, гибридных вычислительных х комплексах, системах автоматики, регулировани  и контрол .и позвол ет повысить точность преобразовани . Это достигаетс  тем, что в преобразователь , содержащий га-разр дный аналого-цифровой преобразователь 2, операционный усилитель 1, блок 3 управлени , цифроаналоговый преобразователь 7, введены источник 4 опорного напр жени , блок 5 двухпозици- онных переключателей, равноплечий делитель 6 напр жени , счетчик 11, дешифратор 12, элемент 10 задержки, инвертор 9, умножающий цифроаналоговый преобразователь 8, а цифроаналоговый преобразователь 7 выполнен в виде секционированного умножанадего цифроаналогового преобразовател . 3 з.п. ф-лы, 2 ил. а б С/) Ф(/|. I

Description

Изобретение относитс  к измери- гельной технике и может быть использовано в информационно-измерительных системах, гибридных вычислительных комплексах, системах автоматики, регулировани  и контрол .

Цель изобретени  - повьппение точности преобразовани .

На фиг.1 приведена функциональна  схема преобразовател ; на фиг.2 - функциональна  схема блока управлени .

Преобразователь содержит операци- оиньй усилитель 1, га-разр дный аналого-цифровой преобразователь 2, .блок 3 управлени , источник 4 опорного напр жени , блок 5 двухпозицион ных переключателей, равноплечий делитель 6 напр жени , секционирован- I ный умножающий.цифроаналоговый пре- I образователь 7, умножаюгдий цифроана- I логовый преобразователь 8, инвер- тор 9, элемент 10 задержки, счетчик 11, дешифратор 12.

I Секционированный умножающий циф- роаналоговый преобразователь содер- :жит ключи 13, резисторы 14. Умножаю- ; щий цифроаналоговый преобразователь : содержит ключи 15, резисторы 16. I Равноплечий делитель 6 содержит ре- зисторы 17 и 18. Блок 5 содержит I ключи 19. Блок управлени  содержит I резисторы 20 и элементы И 21. I Дл  систем с отрицательной обрат- I ной св зью при достаточно большом коэффициенте усилени  в контуре стабильность сигнала на выходе полностью определ етс  стабильностью цепи обратной св зи,

В последовательно-параллельных аналого-цифровых преобразовател х сигнал рассогласовани  приводитс  к выходу т-разр дного аналого-цифрового преобразовател  Следовательно , контур обратной св зи формируетс  из цифроаналогового преобразовател  обратной св зи и вычитающего : устройства. Поскольку эта цепь сов- MetTHO с источником опорного напр жени  фактически формирует разность между эталонной мерой и измер емой . величиной, то путем различных корректирующих процедур, даже при точности га-разр дного аналого-цифровог преобразовател  Значительно более низкой, чем точность последовательн параллельного аналого-цифрового преобразовател , погрешность преобразовани  на последнем такте может быть определена как сумма относительной погрешности определени  последней

разности на входе т-разр дного аналого-цифрового преобразовател  и от- носительной погрешности самого га-разр дного аналого-цифрового преобразогг вател . Но точность формировани 

разностного сигнала на входе га-разр дного аналого-цифрового преобразовател  полностью определ етс  точность цифроаналогового преобразовател  обратной св зи и вычитающего

узла. Следовательно, повьппение точностных характеристик этой цепочки пр мо вли ет на повышение точности последовательно-параллельного аналого-цифрового преобразовател .

Схема замещени  цифроаналогового

преобразовател  может быть представлена в виде последовательно включен ных источника опорного напр жени  UQ и кОдоуправл емой проводимости У.

Тогда в соответствии с фиг.1 можно записать

J JY + JN (1) Дл  напр жений;получают Uy и,-| - и,. 11/ (2)

-а-а

где Ju и Лц - токи на выходах преобразователей 8 и 7; и и UQ - напр жени  входного

сигнала и источника 4; y,Yy,Yj,- проводимости делител  6, преобразователей 8 и 7.

Преобразователь работает следую- шрм образом.

В исходном состо нии на выходной информационной шине блок 3 устанавливает нулевой код. Это приводит к состо нию суммарной проводимости умножа- к цего цифроаналогового преобразовател  8 и секционированного умножающего цифроаналогового преобразовател  7, что выражаетс  в следуннцем

Y

-tT

08 -07

(2 - О У„,

(3)

число двоичных разр дов умножающего цифроаналогового преобразовател  8 и секциони- рованного умножающего цифроаналогового преобразовател  7; младший квант цифроуправл - емой проводимости.

3.1462475

начальном состо нии счетчик 11

мо Y. же ны го си во та пр ке но

обнулен и все выходы блока 5 подключены к соответствующим .аналоговым входам преобразовател  7.

Проводимость ппеч равноппечного делител  6 напр жени  выбираетс  рав ной У„. Тогда дл  напр жени  на входе т-разр дного аналого-цифрового преобразовател  2 справедливо равенство

и

(2 -1)Y«+Y i

т,е

(2 -1) .о N0 О

-и

X ;

(4)

Далее блок 3 вырабатывает первый импульс запуска т-разр дного аналого- цифрового преобразовател  2 и через элемент 10 этот же импульс заноситс  в счетчик П. В результате пграз- р дньй аналого-цифровой преобразователь 2 выдает результаты кодировани  в блок 3, где они обрабатываютс  по установленному алгоритму и поступают на выходную шину. К этому моменту первый ключ 19 блока 5 под воздействием сигнала с выхода дешифратора 12 подключает аналоговый вход первой секции секционированного умножающего цифроаналогового преобразовател  7 к выходу источника 4 опорного напр жени . Причем число разр дов секции равно т. Старшие m разр дов блока 3 осуществл ют управление соответствующими ключами 15 умножающего цифроаналогового преобразовател  8 и старшей секции секционированного умножакщего цифроаналогового преобразовател  7.

В результате в схеме устанавли - ваютс  следующие соотношени 

If - X ,

,(n-ml

-2

m

К - i2:::iN лп

H. 2

,lm-il

,(m-2)

где N, g(m-l)2 +g(m-2).2 - + + ....+gj2 - результат первого

кодировани  m-разр д- ного цифрового преобразовател  л 2,

.Следует отметить, что те разр ды первой секции, дл  которых g; равно, нулю, не выключаютс  их схемы, а замещают аналогичные разр ды в умно- жаюр;ем цифроаналоговом преобразователе 8,

Проводимость, котора  в зависимости от значени  N исключаетс  из Y., , включаетс  параллел.ьно Y. В то же врем , поскольку на информационный вход умножающего цифроаналогово- го преобразовател  8 поступает инверси  кода N, то соответствующие Проводимости будут исключены из Y,,, так как оба их вывода получаютс  прдключенными к одной и той же точке - инвертирующему входу операционного усилител  1.

Дл  сигнала на входе т-разр дного аналого-цифрового преобразовател  2 после первого такта преобразовани  получ ают

Uv

,

N,.

(6)

Второй и все последующие такты преобразовани  протекают аналогичным образом. В результате коэффициент передачи операционного .усилител  1

возрастает за счет уменьшени  проводимости цепи обратной св зи. В то же врем  преобразователь 7 обратной св зи формируетс  из освободившихс  про водимостей посекционно. Причем неиспользуемые в зависимости от формиру емого кода проводимости замещают аналогичные проводимости из состава :

умножающего цифроаналогового преобразовател  8. В результате погрешности вносимые на предыдущем такте проводимости из состава Yy, вычитаютс  в последукщем такте, так как проводимости будут входить уже в состав YJJ или YX.у

Дл  i -го такта преобразовани  можно записать следующие основные соотношени 

- 2

К

Nt

5

KX;

-N; .

«m

-С8,-„.м-2

{im-.l

2),

где §60,1

и.

- и„

2 -

0

5

(7)

« 8(im-i) (8)

у, i t J

На последнем такте преобразовани  сформированный код в цепь .обратной св зи не вводитс , а только поступает на последние разр ды выходной шины.

Claims (3)

1. Последовательно-параллельный аналого-цифровой преобразователь

содержащий блок управлени , т-разр д- ный аналого-цифропой преобразователь и операционный усилитель, выход которого соединен с информшщонным вхо- дом т-разр дного аналого-цифрового . преобразовател , информационные выходы которого соединены соответственно с информационными входами блока управлени , информационные

выходы которого соединены с соответ- ; ствуюгцими информационными входами 11цифроаналогового преобразовател  и  в- ; л ютс  выходной шиной, отличаю- ; щ и и с   тем,что,с целью повышени  ; точности,в него введены умножающий циф- :,роаналоговый преобразователь, блок : двухпозиционных переключателей, зле- I мент задержки, счетчик, дешифратор.

аналого-цифрового преобразовател  и через элемент задержки соединен со счетным входом счетчика, выходы которого соединены с соответствукщими входами дешифратора, выходы которого соединены с соответствующими управл ющими входами блока двухпозиционных переключателей, п-управл ющих входов блока управлени   вл ютс  шиной Запуск,

2. Последовательно-параллельный аналого-цифровой преобразователь по П.1, отличающийс  тем, что,блок управлени  выполнен на регистрах и группах элементов И, первые входы элементов И каждой группы -Объединены и  вл ютс  соответствую-, щим- информационным входом блока, вы

1 инвертор, равнотшечий делитель напр - 20 ходы элементов И i-й группы соединежени , источник опорного напр жени , а цифроаналоговый преобразователь выполнен в виде секционированного умножающего цифроаналогового преобразовател , причем выход источника опорного напр хсени  соединен с эталонным входом т-разр дного аналого-цифрового преобразовател  и первыми информационными входами блока двухпозиционных переключателей, вторые Информационные входы которого соединены с выходом опергщионного усилител  и с выходом равноплечего делител  напр жени , а выходы соединены с соответствукщими аналоговыми входами секционированного умножающего цифроаналогового преобразовател , выход которого объединен с выходом и соединен с первым аналоговым входом умножающего цифроаналогового преобразовател , с первым входом равноплечего делител  напр жени  и с инвертирующим входом операционного усилител , неинвертирующий вход которого  вл етс  шиной нулевого потенциала , второй анапоговый вход умножающего цифроаналогового преобразовател  объединен с вторым входом равноплечего делител  напр жени  , с информационным входом секционированного умножающего цифроаналого- эого преобразовател  и  вл етс  входной шиной, информационные выходы блока управлени  через инвертор соединены с соответствукщими информаци- йнными входами умножаюшего цифроаналогового преобразовател , управл ю- щий выход блока управлени  соединен с управл ющим входом га-разр дного

ны с соответствующими первыми входами i-ro регистра, йыходы регистров  вл ютс  соответствующими информационными выходами блока, вторые входы регистров объединены и  вл ютс  первым управл ющим входом и управл ющим выходом блока, вторые входы одноименных элементов И всех групп объединены и  вл ютс  соответствующими п-1 управл ющими входами блока,

3. По следовательно-параллельный аналого-цифровой преобразователь попЛ, отличающийс 

секционированный умножающий цифроаналоговый преобразователь выполнен на группах ключей и резистор pax, первые входы всех ключей объединены и  вл ютс  информационным

входом блока, вторые входы ключей каждой i-й группы объединены и  вл ютс  соответствующим i-м аналоговым входом блока, третий вход каждого ключа  вл етс  соответствукнцим информационным входом блока, выход каждого ключа соединен с первым выводом соответствукщего резистора, вторые выводы резисторов объединены и  вл ютс  выходом блока,

4, Последовательно-параллельный аналого-цифровой преобразователь по п.1, отличающийс  тем что умножающий цифроаналоговый преобразователь выполнен на ключах и

резисторах, первые выводы которых объединены и  вл ютс  выходом блока, второй вывод i-ro резистора соединен с выходом 1-го ключа, первые вхбды ключей соответственно объединены и

 вл ютс  первым аналоговым входом блока, вторые входы ключей объединены и  вл ютс  вторым аналоговым вхоI 1 I II I

14624758

дом блока, третьи входы ключей  вл ютс  соответствующими информационными входами блока.

U