TW480485B - Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device - Google Patents
Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device Download PDFInfo
- Publication number
- TW480485B TW480485B TW088123098A TW88123098A TW480485B TW 480485 B TW480485 B TW 480485B TW 088123098 A TW088123098 A TW 088123098A TW 88123098 A TW88123098 A TW 88123098A TW 480485 B TW480485 B TW 480485B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- signal
- control signal
- update
- response
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 9
- 230000004044 response Effects 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 20
- 238000012423 maintenance Methods 0.000 claims description 4
- 235000012054 meals Nutrition 0.000 claims 1
- 239000013589 supplement Substances 0.000 claims 1
- 230000002079 cooperative effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
480485 A7 B7 五、發明說明（I ) 發明背景 發明之領域 本發明係關於一個半導體記憶體元件。更明確而言， 本發明係關於一個能夠根據系統環境而自動偵測更新週期 之半導體元件之更新週期偵測裝置、偵測半導體記憶體元 件之更新週期之方法及一個更新週期輸出裝置。 先前技藝之敘述 一般而言，一個動態隨機存取記憶體（DRAM)使用 一個電容器作爲一個資料被寫入之單位儲存元件’且其係 爲一個晶胞。當寫“Γ (或高準位）之資料於該晶胞內時 ，一個高電壓施加至該晶胞；當寫“0” （或低準位）之資 料於該晶胞內時，一個低電壓施加至該晶胞。較佳係，除 非電容器之連接端之電壓被改變，否則電容器之電壓應該 係固定的。然而，實際上，漏電流之問題隨著時間之經過 而產生，且其不能說明該儲存資料係爲1或0。因此’爲 了維持該儲存資料，該儲存於晶胞中之資料必須週期地感 測及放大，且然後復原於該晶胞之中，其稱爲更新。動態 隨機存取記憶體之更新有幾種實施方法：僅列位址選通更 新及列位址選通之前行位址選通更新。於僅列位址選通更 新之中，一個列位址選通訊號及一個用於實施更新之列位 址被施加，以提高一個由該列位址所選擇出之字元線之電 壓，且在儲存於所有連接至此位元線之晶胞中之資料被一 個感測放大器放大且重新寫入之後，該字元線之電壓會下 4 尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' (請先閱讀背面之注意事項再填寫本頁)
訂· I 經濟部智慧財產局員工消費合作社印製 -線-Φ----------------------- 經濟部智慧財產局員工消費合作社印製 480485 A7 B7 五、發明說明（y) 降，其形成一個單一更新週期。根據此更新，由外部輸入 所有對應的列位址以更新所有動態隨機存取記憶體之晶胞 係不方便的。列位址選通之前行位址選通更新（或自動更 新）能夠解決此種不方便。此種列位址選通之前行位址選 通更新係與僅列位址選通更新於感測一放大一復原之內部 實施，且對應之列位址係於內部依次產生，而不需要由外 部輸入列位址。因此，一個動態隨機存取記憶體之使用者 不必記憶及輸入更新所需之列位址。有一種隱藏式更新係 類似於列位址選通之前行位址選通更新。根據此種隱藏式 更新，一個更新係隱藏地實施，宛如當由外面看時，更新 並未被實施，當行位址選通訊號係活動的（active)，列位 址選通訊號被觸發時，實施列位址選通之前行位址選通更 新。 於一個使用動態隨機存取記憶體之系統中，在一段給 定時間之內不需使用動態隨機存取記憶體之情形下，動態 隨機存取記憶體只需等待，而不必做任何事。於這種情形 下’更新係需要的。即使任何命令由外部輸入，於動態隨 機存取記憶體之中，時間被計算出，以於一個需要的期間 實施更新，其係爲自己更新。 如此之更新必須在漏電流產生之前實施，得得能分辨 資料’且此係爲一個更新週期。更新對於動態隨機存取記 憶體而言係重要的，但是增加功率消耗且中斷正常運作， 此對於使用者係不佳的。 因此’許多硏究及發展係致力於增大更新週期，其中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂--- 經濟部智慧財產局員工消費合作社印製 480485 Α7 Β7 五、發明說明（1 ) ，該資料能夠維持於晶胞之中。一個實施一個系統之動態 隨機存取記憶體更新之操作時間之標準係一個更新期間。 該更新期間係由該更新週期除以更新全部晶胞之更新循環 數（列位址選通循環之數目）而得到的値。該更新期間係 使用者給予更新命令以更新動態隨機存取記憶體之最大時 間間隔。 因爲2毫秒/128個循環（該更新週期2毫秒除以 128循環，得到大約15.6微秒）係使用於16仟位元之動態 隨機存取記憶體，15.6微秒之動態隨機存取記憶體之更新 間隔已經被標準化。而於256百萬位元之動態隨機存取記 憶體之中，7.8微秒之時間間隔係變成標準化。一個使用動 態隨機存取記憶體之系統，每個最小更新間隔則實施更新 一次，以防止資料衰減。對於動態隨機存取記憶體而言， 使更新所有晶胞之最小時間値之更新週期很長係相當重要 的。這種時間係與資料儲存於晶胞中且不被破壞之時間長 度之資料維持時間關係密切。一個衰減儲存於晶胞中資料 之主要原因係漏電流問題。此漏電流流經一個電晶體之p -η接面或通道（該電晶體係稱爲晶胞電晶體或存取電晶 體）’作爲連接晶胞資料儲存端點及一個位元線之切換裝 置。如此之電流係隨著操作電壓及溫度而變，且特別地係 改變兩次，以反應於操作溫度之10度改變。動態隨機存取 記憶體之資料維持時間係相當程度地隨著溫度及操作電壓 而變。該更新週期係由資料維持時間在最差的操作狀況下 所決定’以防止在動態隨機存取記憶體操作之最佳狀況下 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注音P事項再填寫本頁) .·____ ^---------—---------------------- 經濟部智慧財產局員工消費合作社印製 480485 A7 B7 五、發明說明（少） 衰減資料。然而，即使資料係安全地保存於一個在最差狀 況下仍然不使用動態隨機存取記憶體之真實系統中’更新 仍然實施，因此，增加功率消耗，且增加動態隨機存取記 億體不實施其正常操作之期間。 藉由控制更新週期以回應不同的操作環境，製造不同 標準之動態隨機存取記憶體導致動態隨機存取記憶體之大 量生產及大量銷售之不利的效率。一種改變更新週期之傳 統技術係：感測溫度，及將因溫度所導致之最大漏電流變 動考慮進來而操作該項更新。然而，透過一個傳統之動態 隨機存取記億體程序而準確地偵測溫度係困難的，且因爲 程序之變動及電路上之問題，溫度之解析度係大爲減少， 因而幾乎無法期待有滿意的結果。 發明槪要 本發明之一個目的係提供一個用於半導體記億體元件 之更新週期自動偵測裝置，其能夠自動偵測一個更新週期 〇 本發明之另一個目的係提供一種自動自我偵測動態隨 機存取記憶體且實施更新之方法。 本發明之又另一個目的係提供一個能夠透過外部位址 而輸出更新週期至外部之更新週期輸出裝置，該更新週期 係可被一個更新週期自動偵測裝置所偵測。 本發明之其他特色及優點將於下文中提出，且一部份 由說明書觀之係明顯的，而一部份可藉由實施本發明而習 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) ϋ ϋ ϋ «II I Hi ϋ ί ϋ 一-οτ ββ ! ϋ ·ϋ ϋ ·ϋ ϋ —ϋ ϋ ·ϋ 1_1 Hi n ^1· n n ϋ n n ϋ 1_1 —ϋ _ (請先閱讀背面之注意事項再填寫本頁) 480485 A7 B7 五、發明說明（f) 得。藉由在說明書中特別指出之結構及申請專利範圍及後 附圖式，本發明之目的及其他優點將被瞭解並達成。 爲了達成這些及其他優點，且符合本發明之目的，如 同具體化及廣義的敘述，本發明提供一個用於半導體記憶 體元件之更新週期自動偵測裝置，其包括：一個開機偵測 器單元，其偵測由一個系統所施加之功率；一個控制單元 ’其產生一個用於內部資料之讀出/寫入時序控制訊號， 及至少一個控制訊號，以控制該偵測裝置之所有元件，以 回應一個該開機偵測器單元之輸出訊號；一個內部資料產 生器單元，其產生內部資料，以回應該控制訊號；一個比 較器單元，其比較該內部資料及儲存於晶胞中之內部資料 ;及一個更新電路單元，其在該兩個資料不互相對應之情 況下，藉由該控制單元之控制訊號，由該讀出/寫入時序 控制訊號之間之時間關係，決定及儲存一個更新週期。 根據本發明之另一個觀點，一種自動偵測半導體記憶 體元件之更新週期之方法，包括下列之步驟：偵測由一個 系統施加之功率；產生一個用於內部資料之讀出/寫入時 序控制訊號及至少一個控制訊號，以回應一個輸出偵測訊 號；儲存回應該控制訊號所產生之內部資料於一個晶胞之 中；將該資料由該晶胞讀出，以回應該控制訊號；比較由 該晶胞中讀出之資料及先前儲存於晶胞中之資料，以回應 該控制訊號；及假如該兩個資料不互相對應，則決定資料 讀出及寫入步驟之間之時間間隔作爲資料維持時間，且儲 存該資料維持時間作爲更新週期。 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -I— — — — — — II ^ ·11111111 I -----II--------------- 480485 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（L) 根據本發明之又另一個觀點，一個更新週期外部輸出 裝置包括：~個偵測器單元，其偵測一個測試模式，以反 應於一個由外部施加之給定位址訊號；一個更新測試控制 單元’其係被該偵測單元之一個偵測訊號所致動，且產生 複數個用於更新測試之控制訊號；一個更新電路單元，其 產生一個訊號，以回應該控制訊號之一；一個資料輸出控 制單元’其控制資料輸出，以回應該控制訊號之一；及一 個資料輸出電路單元，其產生一個訊號，以回應該資料輸 出控制單元之控制訊號之更新週期。 應瞭解的是，上述一般性敘述及下列之詳細說明係例 示性的且爲解釋之用，且意欲提供本發明之申請專利範圍 之進一步解釋。 圖式簡單說明 包括於本發明之內以提供本發明進一步瞭解且結合於 此而構成說明書之一部份的後附圖式，係說明本發明之實 施例，且結合說明書以作爲解釋該圖式之原理之用。 第1圖係一個根據本發明之半導體記憶體元件之更新 週期自動偵測裝置之方塊圖； 弟2 0係弟1圖之控制卓兀之方塊圖； 第3圖係一個根據本發明之半導體記憶體元件之更新 週期外部輸出裝置之方塊圖；及 第4圖係說明根據第1圖之資料產生單元之另一個實 施例之部份結構圖，其能改變資料之電壓準位。 (請先閱讀背面之注意事項再填寫本頁) ·____ 訂--- n I ^1 I— i i ^^1 1· i— tmmt I n I I ϋ ϋ 1··— —ϋ ·1 I— I I · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 480485 A7 B7 經濟部智慧財產局員工消費合作社印製 、發明說明（1 ) 元件符號說明 1-1 開機偵測器單元 1-2 控制單元 1-3 讀出電路單元 1-4 寫入電路單元 1-5 資料產生單元 1-6 晶胞 1-7 比較器單元 1-8 更新電路單元 2-1 自我測試控制單元 2-2 時鐘產生單元 2-3 計時器單元 2-4 除頻器單元 2-5 位址產生單元 2-6 讀出時序產生單元 2-7 寫入時序產生單元 3-1 測試模式偵測器單元 3-2 更新測試控制電路單元 3-4 資料輸出控制單元 3-5 資料輸出電路單元 3-8 更新電路單元 4-1 寫入驅動器 10 (請先閱讀背面之注意事項再填寫本頁) 訂-------- •線 — ·^^----------------------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480485 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（》） 較佳實施例之詳細說明 本發明之較佳實施例將予以詳細說明，許多例子係圖 示於後附圖式之中。 第1圖係由一個根據本發明之半導體記憶體元件之更 新週期自動偵測裝置之方塊圖。如示於第1圖，大部份包 括動態隨機存取記憶體之電子裝置之每一個，具有一個用 以感測施加至該系統之功率及初始化其內部電路之電路， 且如此之電路係稱爲開機偵測器電路。 參考數字1-1指定一個開機偵測器單元，其偵測施 加至該系統之功率。根據本發明，因爲該更新週期必須在 真正操作之前被決定，且只要功率施加至動態隨機存取記 憶體，則系統必須開始操作，所以一個開機輸出訊號係有 需要的。 參考數字1 -2指定一個控制單元，其產生複數個用 以自動地控制該更新週期之控制訊號，以回應該開機偵測 器單元1一 1之輸出訊號。 參考數字1 一3指定一個讀出電路單元，其產生一個 用以由一個晶胞1 - 6讀出資料之控制訊號，以回應S亥控制 單元1 一2之輸出訊號。 參考數字1 一4指定一個寫入電路單元，其產生一個 用以將資料寫入晶胞1-6中之控制訊號，以回應該控制單 兀1 一 2之輸出訊號。 參考數字1一5指定一個資料產生器單元，其輸出一 個用於偵測至寫入電路單元1 -4及一個比較器單元1一7 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .· .ISJ11111111 I — II ϋ — — — — —ΙΙΙΙΙΙ I H — — — — — — 480485 A7 B7 五、發明說明（1) 之更新週期之內部資料訊號，以回應該控制單元1-2之輸 出訊號。 參考數字1 -7指定一個比較器單元，其比較該資料 產生器單元1-5之輸出訊號及由晶胞1-6而來之資料訊 號，因而產生一個比較訊號。 參考數字1一8指定一個更新電路單元，其決定該更 新週期，以回應每一個控制單元1 -2及比較器單元1-7 之輸出訊號。 本發明之系統進一步包括一個時鐘產生器單元（未示 出），其操作以回應該控制單元1 一 2之輸出訊號，及一個 計時器（未示出），其操作以回應該控單元1-2之輸出訊 號。 第2圖係第1圖之控制單元之方塊圖。如示於第2圖 ，參考數字2- 1指定一個自我測試控制單元，參考數字2 -2指定一種狀態機操作時鐘產生器單元2-2，參考數字 2-3指定一個定時器，以回應該開機訊號，以偵測該更新 週期。 參考數字2—2係一個時鐘產生單元，其藉由使用一 個振盪器而形成一個給定週期之方波脈衝列。 參考數字2-4指定一個除頻器單元。此除頻器單元2 -4使用由時鐘產生器單元2 — 2而來之方波脈衝列，而產 生一個期望之頻率作爲一個時鐘訊號，且產生用於偵測該 更新週期之內部行/列位址。 參考數字2—5指定一個位址產生單元，其藉由使用 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱1 (請先閱讀背面之注意事項再填寫本頁) --------訂— 經濟部智慧財產局員工消費合作社印製 -線—Φ----------------------- 480485 A7 _ B7 五、發明說明（π) 除頻器單元2-4於一個適當時點，產生一個用於讀出/寫 入操作之內部訊號。 參考數字2-6指定一個讀出時序產生單元，其於一 個適當時點’產生一個用於讀出操作之內部訊號，以因應 該除頻器單元2 — 4及位址產生單元2— 5之輸出訊號。 參考數字2—7指定一個寫入時序產生單元，其於一 個適當時點’產生一個用於寫入操作之內部訊號，以回應 該讀出時序產生單元2-6及位址產生單元2-5之輸出訊 號。 用於本發明之半導體記憶體（第1圖）之更新週期自 動偵測系統之操作係完整地敘述於下文。 A ·首先，控制單元1 -2開始自動測試該更新週期 ，以回應該開機偵測器單元1- 1之輸出訊號，亦即開機訊 號。 B ·資料產生單元1-5產生用於更新週期偵測之內 部資料，以回應該控制單元1 -2之輸出訊號。高或低準位 之資料能夠控制其電壓，此將於另一個較佳實施例中敘述 ，且於此實施例中，其係假設高準位資料及低準位資料係 分別對應於一個電源供應之電壓及接地。 C及D，該資料產生單元1一5之資料係輸入至用於 傳統動態隨機存取記憶體之寫入電路單元1 -4，且同時儲 存於比較器單元1-7，以比較其結果。 E及F，寫入電路單元1 一4如同傳統寫入操作一樣 ，儲存由資料產生單單元1-5所施加之資料於晶胞1-6 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) _·____ 經濟部智慧財產局員工消費合作社印製
<l=eJ ϋ ϋ ϋ ϋ ϋ ϋ ϋ I I ϋ H ϋ I I I I I I I I I ϋ I I n I I 1 I ϋ I 480485 A7 -----B7 五、發明說明（|丨） 之中’以回應該控制單元1 一 2之控制訊號。寫入電路單元 I-4使用用於正常動態隨機存取記憶體操作之電路，且使 用內部產生之資料，及由控制單元1一2產生而用以偵測更 新週期之位址。 G及Η，當控制單元由計時器1 一2計時出待命（ stand-by) —段給定時間，則輸出一個控制訊號，讀出電路 單元1 -3產生該控制訊號至晶胞，且實施讀出操作 ’讀出電路單元1- 3使用一個傳統動態隨機存取記憶體。 I ·藉由讀出操作而儲存於晶胞1-6中之資料被感 測及放大，且不於正常資料輸出之下產生。此讀出之資料 係產生至比較器單元1~7。 J ·控制單元1一 2送出其控制訊號至比較器單元！一 7 ’且比較由資料產生單元1-5所施加且事先儲存之內部 產生之資料及保存於晶胞中且被讀出之資料。假如這兩個 資料係彼此對應，則控制單元1 -2控制除頻器單元2-4 及計時器單元2—3，以產生一個新的讀出/寫入訊號組， 且從步驟c開始，重覆上述步驟。 S亥新的讀出/馬入訊號組具有較先前訊號爲長之待命 時間。 假如該兩個資料彼此並不對應，則該資料維持時間係 由讀出及寫入控制訊號之間之時間關係而決定。 K ·該更新週期係在步驟：[中所決定之資料維持時間 之基礎之下，儲存於該更新控制電路，且更新係根據此値 而實施。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I --------^ ---------I I--------------------- 480485 A7 _ _B7 五、發明說明（|/) 本發明包括一個附加至該更新週期偵測控制電路之測 試模式，以由動態隨機存取記憶體之外部，通知一個偵測 適當更新週期。 有複數個組合訊號未於該輸入訊號結合於該動態隨機 存取記憶體之規格中之訊號之中使用。且部份之組合訊號 係動態隨機存取記億體之使用者所不允許使用的，不合法 之命令係一個輸出可能與一個正常結果不同之輸出之輸入 狀況，以尋找動態隨機存取記憶體之內部電路之狀態或操 作，以用於產品之發展。 假如一個更新週期被偵測出，且能夠由外部被找到， 而作爲產品測試方法之一個，則此係能夠對於設計動態隨 機存取記憶體電路及發展記憶體元件有很大的幫助。此能 夠偵測出一個較接近真實情況之結果，而不是偵測一個傳 統動態隨機存取記憶體之資料維持時間。 第3圖係一個根據本發明之半導體記憶體元件之更新 週期外部輸出裝置之方塊圖。一個同步動態隨機存取記憶 體（SDRAM)將藉由於此較佳實施例中之例子而予以說明 〇 設定一個操作模式之同步動態隨機存取記憶體之方法 具有一個模式暫存器，以儲存關於不同操作模式之資訊（ 群集長度、行位址選通延遲、位址增加方法（漸近增加及 交錯增加））等等。爲了實行上述動作，〇至第6位址之7 個位元係被使用’且使功能適合於一個動態隨機存取記憶 體製造商之目的之調整係爲其他位址而被標準化。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 · ·ϋ ϋ ϋ ϋ I ϋ ϋ^eJa n ϋ ϋ n I -線 -----I----------------- 480485 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（ο) 本發明之裝置藉由使用某一個根據調整之超過第七位 址之位址，而進入一個測試模式，且一個第3圖之測試模 式偵測器3- 1操作更新測試控制電路單元3-2,以產生 一個透過資料輸出電路單元3-5而至外部之訊號，以回應 根據儲存於更新電路單元1-8之偵測更新週期之資料輸出 控制單元3-4。 如同本發明之另一個較佳實施例，當高準位及低準位 資料係分別爲電源供應電壓及接地電壓時，使用不同的電 壓準位係可能的。 假如上述操作係藉由使用比該電源供應電壓爲低之電 壓作爲高準位資料而實施，該資料係快速地衰減，且該更 新週期能快速地被偵測出。類似地，假如在低準位之情形 下，比接地電壓爲高之電壓被使用，以使更新週期之偵測 較快。 第4圖說明一個根據第1圖之資料產生單元之另一實 施例之部份結構圖，其能夠改變資料之電壓準位。 該資料產生單元1-5包括；一個可變電阻R1，該可 變電阻R1具有一端連接至一個功率線V。。； 一個電阻R2 ，其串接於該可變電阻R1之另一端；一個可變電阻R3， 其串接於電阻R2 ; —個開關S1，其兩端點分別連接至該 可變電阻之一個端點及另一個端點；一個開關S2，其置於 電阻R2及可變電阻R3之間；一個寫入驅動器4一 1，其具 有一個端點連接於開關S1及電阻R2之一端之間，而另一 個端點係連接於該開關S2之另一端及該電阻R3之一端之 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I I I I I I I ,1^ 11111111 — — — — — — — — — — — — — — — — — — — 480485 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（、lV) 間；及一個開關S3，其具有兩個端點，分別連接至電阻 R3之一端及另一端。 在尋找該更新週期之操作期間，開關S1及S3係被該 控制單元1-2之控制訊號所導通，且在偵測該更新週期之 後，該控制單元1 -2之控制訊號係透過一個反相器II而 輸入一個反相訊號，因而使開關S2關閉。藉由改變可變電 阻R1及R3之電阻，該資料電壓準位能夠被改變成V。。’及 Vss’。此種操作現在將予敘述。 當找到該更新週期時，一個更新時間測量控制訊號被 施加，使得開關S1及S3導通且開關S2關閉，以回應該 控制單元之控制訊號。且寫入驅動器4- 1之電源供應電壓 Vcc’變成比動態隨機存取記憶體之整體電源供應電壓爲低 ，且其準位爲電阻R1及電阻R2 + R3所分配。 此外，該寫入驅動器4- 1之接地Vss’變成比動態隨機 存取記憶體之整體接地Vss’爲高，且其準位係爲電阻R3及 電阻R1 + R2所分配。 在偵測該更新週期之後，該更新週期偵測控制電路產 生一個控制訊號，使得導通開關S1及S2且關閉開關S2， 且該寫入驅動器4- 1之電源供應電壓V。。’係與動態隨機存 取記憶體之整體電源供應電壓V。。相同。類似地，該寫入 驅動器4- 1之接地電壓Vss’係與動態隨機存取記憶體之整 體接地電壓Vss相同，因此於晶胞之讀出/寫入操作期間 ，提供完整資料。 第4圖之可變電阻R1及R2藉由控制其電阻値，用以 17 ϋ n n ϋ ϋ 1 n I ϋ ϋ ϋ - i ϋ ϋ ^1 H ϋ I 一δ， — ϋ ϋ ϋ I I I I I ϋ ϋ n I H ϋ I ϋ I ϋ n I n ϋ ϋ i I I n I n , (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480485 A7 五、發明說明（\<) 準確地供應一個期望資料準位於該寫入驅動器之中，而且 能夠藉由使用一個金屬氧化半導體電晶體之主動電阻而予 以實現。個別的開關SI、S2及S3能夠由金屬氧化半導體 開關而形成。 如上所述’本發明能夠自動偵測適合於動態隨機存取 記憶體之系統環境之更新週期，而非於製造步驟中決定爲 單一値之更新週期，因此而增加由動態隨機存取記憶體讀 出資料及寫資料至動態隨機存取記憶體之時間比値，且使 得能設計更有效率的系統。 因爲更新週期變長，最少消耗之功率（當系統不作讀 出/寫入操作而持續維持保有之資料所消耗之功率）係被 減少，使得一個諸如筆記型電腦之可攜式系統能夠有增加 之電池壽命。根據本發明，因爲更新時間之最大値在動態 隨機存取記憶體真正接上時能夠被自動偵測出，且能夠透 過一個測試命令而由外部取得，設計及發展動態隨機存取 記憶體電路之人士能夠決定適合於系統種類及環境之準確 的更新週期。 對於熟習本項技藝人士而言，在不偏離本發明之精神 及範疇之下，不同的修改及改變能夠被完成係明顯的。因 此，申請人意欲本發明涵蓋由後附申請專利範圍及其均等 物之範疇內而來之修改及改變。 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -— — — — — — I— ^ ·11111111 —^wi-------— — — — —__I I I I I---
Claims (1)
- 480485 年月補无 A8 B8 C8 D8 六、申請專利範圍 ι! · 一種用於半導體記憶體元件之更新週期自動偵測 裝置，其包含： 一個開機偵測器裝置，其偵測由一個系統所施加之功 90. 8. 23 經濟部智慧財I局員工消費'合作社印製 (請先閱讀背面之注意事項再填寫本頁) 一個控制裝置，其產生一個用於內部資料之讀出/寫 入時序控制訊號，及至少一個控制訊號，以控制該偵測裝 置之所有元件，以回應一個該開機偵測裝置之輸出訊號； 一個內部資料產生器裝置，其產生內部資料，以回應 該控制訊號； 一個比較器裝置，其比較該內部資料及儲存於晶胞中 之內部資料；及 β 一個更新電路裝置，其在該兩個資料不互相對應之情 況下，藉由該控制裝置之控制訊號，由該讀出/寫入時序 控制訊號之間之時間關係，決定及儲存一個更新週期。 •線_ 2·如申請專利範圍第1項之用於半導體記憶體元件 之更新週期自動偵測裝置，其中，該控制裝置包含： 自我測試控制裝置，其用以產生控制訊號，以回應該 開機偵測裝置之輸出訊號； 時鐘產生裝置，其用以產生時鐘訊號，以回應該自動 測試控制裝置之控制訊號； -訊時器裝置及輸出該時鐘訊號，以回應 該自我測試控制裝置之控制訊號； 除蘋裝置，其用以透過該計時器裝置而將該時鐘訊號 除頻； 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480485 丨90· 8 2 3恭下 i年月g 0 ! 補充 六、申請專利範圍 位址產生裝置，其藉由調整一個該除頻裝置之輸出訊 號，而產生一個內部行/列位址，以回應該計時器裝置之 輸出訊號； 讀出時序產生裝置，其產生一個用於讀出資料之訊號 ，以回應該除頻裝置及位址產生裝置之每一個的輸出訊號 ;及 寫入時序產生裝置，其接收該除頻器裝置及位址產生 裝置之每一個的輸出訊號。 <·如申請專利範圍第1項之用於半導體記憶體元件 之更新週期自動偵測裝置，其中，該內部資料產生裝置產 生比該系統之電源供應電壓爲低之高準位資料，及產生比 該系統之電源供應電壓爲高之低準位資料。 4·如申請專利範圍第1項之用於半導體記憶體元件 之更新週期自動偵測裝置，其中，該內部資料產生裝置產 生與該系統之電源供應電壓相同之高準位資料，及與該系 統之接地電壓相同之低準位資料。 g·如申請專利範圍第3項之用於半導體記憶體元件 之更新週期自動偵測裝置，其中，該資料產生裝置包含： 濟 部 智 慧 財 產^ 局 員 工 消， 費 A8 B8 C8 D8 (請先閱讀背面之注意事項再填寫本頁) •線· 一個第一電阻器，其具有一個連接至一個電力線之端 點； 一個第二電阻器，其串接於該第一電阻器之另一端； 一個第三電阻器，其串接於該第二電阻器； 一個第一開關，其具有分別連接至該第一電阻器之兩 端之兩個端點； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I 480485 修正 痛尤I A8 B8 C8 D8 、申請專利範圍 一個第二開關，其置於該第二及第三電阻器之間； 寫入驅動裝置，其具有連接於該第一開關及該第二電 阻器之一*端之間之一個端點’且另一^個端點係連接於該第 二開關之另一端及該第三電阻器之一端之間；及 一個第三開關，其具有兩個端點，分別連接至該第三 電阻器之一端及另一端，其中，該第一及第三開關於操作 期間被該控制裝置之控制訊號所導通，以尋找該更新週期 ，且在偵測該更新週期之後，該控制裝置之控制訊號被輸 入作爲一個反相訊號，以將該第二開關關閉。 & •如申請專利範圍第5項之用於半導體記憶體元件 之更新週期自動偵測裝置，其中，該第一及第三電阻器之 每一個係可變電阻。 f · 一種更新週期外部輸出系統，其係包含： 一個偵測器裝置，其偵測一個測試模式，以回應於一 個由外部施加之給定位址訊號； 一個更新測試控制裝置，其係被該偵測裝置之一個偵 測訊號所致動，且產生複數個用於更新測試之控制訊號； 一個更新電路裝置，其產生一個訊號，以回應該控制 訊號之一； 一個資料輸出控制裝置，其控制資料輸出，以回應該 控制訊號之一；及 一個資料輸出電路，其產生一個訊號’以回應該資料 輸出控制裝置之控制訊號之更新週期。 ¥·—種自動偵測半導體記憶體裝置之更新週期之方 3 尺度適用中國國家標準（CNS)A4規格（210 X 297公餐T . I I I --- (請先閱讀背面之注意事項再填寫本頁) . 丨線' 經濟部智慧財產局員工消費合作社印製 480485 A8 B8 C8 D8 、申請專利範圍 法，該方法包含下列步驟： 偵測由一個系統施加之功率； (請先閱讀背面之注意事項再填寫本頁) 產生一個用於內部資料讀出/寫入時序控制訊號及至 少一個控制訊號，以回應一個輸出偵測訊號； 儲存回應該控制訊號所產生之內部資料於一個晶胞之 中； 將該資料由該晶胞讀出，以回應該控制訊號； 比較由該晶胞中讀出之資料及先前儲存於晶胞中之資 料，以回應該控制訊號；及 假如該兩個資料不互相對應，則決定資料讀出及寫入 步驟之間之時間間隔作爲資料維持時間，且儲存該資料維 持時間作爲更新週期。. 分·如申請專利範圍第8項之自動偵測半導體記憶體 裝置之更新週期之方法，其包含下列步驟： 丨線- 假如該兩個資料彼此對應，則儲存內部資料； 由該晶胞讀出資料；及 經濟部智慧財產局員工消費合作社印製 重覆該比較步驟，直到藉由改變一個計時器裝置之延 遲時間而該兩個資料不互相對應。 ΙνΟ ·如申請專利範圍第8項之自動偵測半導體記憶 體裝置之更新週期之方法，其中，藉由該控制訊號，該內 部資料高準位資料係被產生成比該系統之電源供應電壓爲 低’且該低準位資料係被產生成比該系統之接地電壓爲高。 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061957A KR100363108B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW480485B true TW480485B (en) | 2002-03-21 |
Family
ID=19568653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088123098A TW480485B (en) | 1998-12-30 | 1999-12-28 | Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6141280A (zh) |
| KR (1) | KR100363108B1 (zh) |
| TW (1) | TW480485B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249481B1 (en) * | 1991-10-15 | 2001-06-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| WO1999019879A1 (en) * | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Dram core refresh with reduced spike current |
| JP2001195897A (ja) * | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| DE10042383B4 (de) * | 2000-08-29 | 2005-04-28 | Infineon Technologies Ag | Halbleiteranordnung mit optimiertem Refreshzyklus |
| DE10125022A1 (de) * | 2001-05-22 | 2002-12-12 | Infineon Technologies Ag | Dynamischer Speicher und Verfahren zum Testen eines dynamischen Speichers |
| US6434048B1 (en) * | 2001-07-20 | 2002-08-13 | Hewlett-Packard Company | Pulse train writing of worm storage device |
| DE10136544B4 (de) | 2001-07-26 | 2004-02-12 | Infineon Technologies Ag | Integrierter dynamischer Speicher und Betriebsverfahren |
| US6940774B2 (en) * | 2001-07-26 | 2005-09-06 | Infineon Technologies Ag | Integrated dynamic memory and operating method |
| US6646942B2 (en) | 2001-10-09 | 2003-11-11 | Micron Technology, Inc. | Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages |
| US6687648B1 (en) * | 2001-11-02 | 2004-02-03 | Cypress Semiconductor Corporation | Method of predicting reliabilty of oxide-nitride-oxide based non-volatile memory |
| DE602004018646D1 (de) * | 2003-01-29 | 2009-02-05 | St Microelectronics Sa | Verfahren zum Auffrischen eines DRAM und dazugehörige DRAM-Vorrichtung, insbesondere in ein zellulares Mobiltelefon eingebaut |
| JP4166757B2 (ja) * | 2003-05-16 | 2008-10-15 | 富士通株式会社 | 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置 |
| KR100552655B1 (ko) * | 2004-09-17 | 2006-02-20 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 파워 업 회로 및 그 보상 방법 |
| JP2006146992A (ja) * | 2004-11-16 | 2006-06-08 | Elpida Memory Inc | 半導体メモリ装置 |
| TWI488192B (zh) * | 2011-11-10 | 2015-06-11 | Ind Tech Res Inst | 非揮發性記憶體的寫入時序控制電路和控制方法 |
| US9263158B2 (en) * | 2013-08-16 | 2016-02-16 | Seagate Technology Llc | Determining data retention time in a solid-state non-volatile memory |
| KR101596445B1 (ko) | 2014-06-23 | 2016-03-07 | 조미용 | 환봉 절곡장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542454A (en) * | 1983-03-30 | 1985-09-17 | Advanced Micro Devices, Inc. | Apparatus for controlling access to a memory |
| JPS6134793A (ja) * | 1984-07-27 | 1986-02-19 | Hitachi Ltd | ダイナミツクメモリ装置における診断及びエラ−訂正装置 |
| KR950009390B1 (ko) * | 1992-04-22 | 1995-08-21 | 삼성전자주식회사 | 반도체 메모리장치의 리프레시 어드레스 테스트회로 |
| US5566121A (en) * | 1995-08-30 | 1996-10-15 | International Business Machines Corporation | Method for PCMCIA card function using DRAM technology |
| IL121044A (en) * | 1996-07-15 | 2000-09-28 | Motorola Inc | Dynamic memory device |
-
1998
- 1998-12-30 KR KR10-1998-0061957A patent/KR100363108B1/ko not_active IP Right Cessation
-
1999
- 1999-12-28 TW TW088123098A patent/TW480485B/zh not_active IP Right Cessation
- 1999-12-29 US US09/474,128 patent/US6141280A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045399A (ko) | 2000-07-15 |
| KR100363108B1 (ko) | 2003-02-20 |
| US6141280A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW480485B (en) | Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device | |
| US5446696A (en) | Method and apparatus for implementing refresh in a synchronous DRAM system | |
| KR940009250B1 (ko) | 복수개의 동작전압에 대응하는 리프레쉬 타이머 | |
| JP3165585B2 (ja) | 情報処理装置 | |
| US6813212B2 (en) | Semiconductor memory device and refresh control circuit | |
| TW200537491A (en) | A refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory | |
| KR100414413B1 (ko) | 반도체 기억장치 | |
| KR960012013A (ko) | 동기형 반도체 기억 장치 | |
| JPH11176156A (ja) | 半導体集積回路装置 | |
| US20060164903A1 (en) | Semiconductor memory device having self refresh mode and related method of operation | |
| US6529426B1 (en) | Circuit and method for varying a period of an internal control signal during a test mode | |
| JPH04344387A (ja) | 素子温度に応じたリフレッシュ動作を実行するためのリフレッシュ要請信号発生装置を用いた半導体メモリー装置 | |
| JP2001155487A (ja) | 半導体集積回路および半導体集積回路システム | |
| JP3182122B2 (ja) | センスアンプイネーブル信号発生装置 | |
| TW201037723A (en) | Memory circuits, systems, and operating methods thereof | |
| WO1996028825A1 (fr) | Memoire a semi-conducteur | |
| JP2002025249A (ja) | 強誘電メモリ装置におけるインプリント効果を実質的に防止する回路及び方法 | |
| US6178138B1 (en) | Asynchronously addressable clocked memory device and method of operating same | |
| JPH05342873A (ja) | 半導体記憶装置 | |
| JPH0844622A (ja) | 情報処理装置 | |
| JP3933217B2 (ja) | 電圧供給回路 | |
| JP4500389B2 (ja) | ダイナミック・ランダムアクセスメモリ | |
| KR19990027320A (ko) | 동기식 랜덤 엑세스 메모리 제어장치 및 방법 | |
| JP2000222879A (ja) | 半導体記憶装置 | |
| JPH04134788A (ja) | Ｄｒａｍバッテリバックアップ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |