TW471220B - Noise reduction scheme for operational amplifiers - Google Patents

Description

471220 A7 B7 五、發明説明（ 相間申請案薈料 本申請案先於1 9 9 9年1月4日提出的美國臨時專利申 請案 60/ 1 1 4,706 ，名稱爲 NOISE REDUCTION SCHEME FOR A SINGLE-ENDED TO DIFFERENTIAL CONVERTER ，以及 1999年7月29曰提出的美國臨時專利申請案60/146,429， 名稱爲 NOISE REDUCTION SCHEME FOR OPERATIONAL AMPLIFIERS，這些臨時申請案倂入本文參考。 發明背景 本發明與在差動信號結構中所使用的運算放大器（op amps)有關。更明確地說，本發明所提供的技術，能增進產 生差動信號之運算放大器的性能。 在類比的積體電路中，電氣信號經常是以差動型式處 理，即每一個信號都是一對大小相等相位相反的相互配對 請 先 閎 讀 背 之 注 意 事 項 再 填 頁 經濟部智慧財產局員工消費合作社印奴 。使用差 抑制遠優 通的電路 大器電路 圖1 成以V + 中常見此 接。爲將 做爲輸入 相位相反 動結構的理由包括：差動結構所呈現的電源雜訊 於單端設計。在差動系統中，運算放大器是最普 組件。圖1顯示在差動設計中最常使用的運算放 顯示的電路1 0 0將進入的單端信號V 及V -表示的差動信號。在差動結構的 嵌在較大的系統中，它必與單 i η轉換 積體電路 電路，它嵌在較大的系統中，它必與單端信號介 單端轉換成差動信號，要使用第一運算放大器1 緩衝器，以及用第二運算放大器2產生與V i η 的配對信號。原相位信號（V -）與反相位信號 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 線 -4- 經濟部智慧財產局員工消費合作社印製 471220 A7 ___B7 五、發明説明（2 ) (V十）再饋入接下來的差動電路（例如運算放大器3 ) 。提供緩衝的運算放大器1提供低阻抗的信號給下游電路 。雖然這是所希望的，但不花本錢無法做到。易言之，增 加放大器的級數，將會使雜訊、失真、偏移、以及其它可 能的不利影響都跟著增加。 如圖1所示，參考運算放大器1 ，並假設本文所描述 之各圖中的每一個運算放大器，與每一個運算放大器相關 的雜訊電壓被模型化成輸入-參考雜訊電壓源V. η。某特 定運算放大器的輸入-參考雜訊電壓源以下標的參考編號 表示。易言之，運算放大器1的雜訊源以Vni表示。雜訊 値則是雜訊電壓的平方，即V η : 2。須瞭解且假設雜訊源 間不相關，計算這些雜訊電壓的加權和是平方和的平方根 。同時須瞭解，增益是由電阻器値R 2與電阻器値R 1的 比値所設定。R 3與R 4的電阻器値相等，以確保V十的 大小等於V -且相位相反。運算放大器3及電阻器R 5 -R 8是差動電路，是隨在單端到差動的轉換之後，在电不 進一步討論。吾人有興趣的關鍵參數是出現於差動電路之 等效輸入的雜訊電壓’即V d 1 f f = ( V十）一（V — )° 在V -上之雜訊電壓爲： V η2(V -) = V n i2(1 + R 2/R 1) (1) 在V +上之雜訊電壓爲.

Vn2(V + )= Vh22(1 + R4/R3) - Vni2(l+R2/Rl) (R4/R3) (2) 由於R3二R4 本紙張尺度適用中國國家標準（CNS ) A_4規格（2l〇X29?公釐） ~ (請先閱讀背面之注意事項再填寫本頁)

471220 Λ7 B7 五、發明説明（3 ) Vn:(V + ) = 2Vn22 - Vm2(l+R2/Rl) (3) 則出現在運算放大器3之輸入的雜訊可以下式表示 Vdiff 2= Vn2(V + ) - Vn2(V-) (4) =2Vn22 - Vm2(l+R2/Rl) - Vm2( 1+R2/R 1) (5) 二 2W - 2Vni2(l+R2/Rl) (6) 經濟部智慧財產局員工消費合作社印製 可看出，輸入緩衝放大器的雜訊電壓V n i2被運算放 大器1的非反相增益結構放大，並施加到差動電路的V -輸入。此同一放大器的雜訊電壓被反相，並施加於差動電 路的V+輸入。因此，νηι2被運算放大器1及運算放大 器2有效地放大。因此，要求在運算放大器1的位置必須 是雜訊特低的運算放大器，以使雜訊因子降至最小。如所 瞭解，低雜訊的運算放大器從金錢及矽晶面的角度來看都 十分昂貴。 因此，吾人需要一種技術，要能增進差動結構中運算 放大器的雜訊性能。 發明槪述 按照本發明，提供一種能大幅增進差動結構中運算放 大器性能的技術。在所描述的各實施例中，第一及第二運 算放大器被架構成產生差動信號，第一運算放大器產生差 動信號的一端，第二運算放大器產生另一端。運算放大器 被架構成可以接收單端信號，並將其轉換成差動信號。視 單端到差動的應用而定，運算放大器可以被架構成反相或 非反相結構。運算放大器也可被架構成“假”差動配置，每 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) - 訂 線_· -6- 經濟部智慧財產局員工消費合作社印製 471220 A7 B7 五、發明說明（4) 一個接收差動信號的一半，並緩衝及/或放大它以產生一 差動的輸出信號。在每一結構中，其中一個運算放大器的 反相輸入耦合到另一個的非反相輸入。易言之，將原來第 二運算放大器的非反相輸入偏壓到接地或一固定偏壓的連 接，以連結到與它配對之裝置的信號輸入取代。如特定的 實施例，配置有若干個開關，視所需的用途以不同的結構 架構兩運算放大器。 如以下的詳細描述，本結構的效果是第一運算放大器 之輸入參考雜訊的極大部分分量是以共模信號出現於差動 輸出，因此，此分量可被下游的裝置（例如其它的運算放 大器）消除，假定下游的裝置具有極佳的共模抑制。事實 上’本發明的優點不僅是改良雜訊。易言之，如所討論， 運算放大器中任何反常行爲的有害影響，可像輸入參考電 壓源般被模型化者，例如失真等，都可被本文所描述的技 術消除。 因此匕本發明提供用以產生差動信號的方法及裝置。 第一運算放大器的輸出對應於差動信號的一端。第二運算 放大器的輸出對應於差動信號的另一端。第一運算放大器 的反相輸出耦合到第二運算放大器的非反相輸入。 ¥ 參考說明書以下部分並配合附圖，將可更瞭解本發明 的特性及優點。 圖式簡單說明 圖1是將單端信號轉換成差動信號之電路的簡單槪圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 471220 附件la:第 88 1 23 1 45 號專利申請案 中文說明書修正頁 民國90年8月呈 五、發明説明（5

圖2是本發明之特定實施例的簡單槪圖； 圖3是緩衝及/或放大一差動信號之電路的簡單槪圖 4是本發明另一特定實施例的簡單槪圖；以及 5及圖5 A至5 D顯示本發明又一特定實施例的簡 圖 圖 單槪圖。 主要元件對照表 1〇〇 1 2 32 0 0 電路 第一運算放大器 算放大器 大器 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印災 3，3 045 2〇 4，5， 4〇5 0 0 2 2 第二運 運算放 電路 運算放 運算放 運算放 電路 運算放 運算放 差動放 運算放 運算放 差動放 運算放 大器 大器 大器 大器 大器 大器 大器 大器 大器 大器 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -8 - 471220 Α7 ___ Β7 五、發明說明（6 ) 504 運算放大器 (請先閱讀背面之注意事項再填寫本頁) 胃定實施例詳細說明 圖2是按照本發明特定實施例將單端信號轉換成差動 信號之電路2 0 0的簡單槪圖。圖1中運算放大器2 ’之 非反相輸入的接地，在本電路中連接到運算放大器1 ’的 反相輸入。 計算此結構的電路雜訊，得到：

Vn2(V-)二 Vn「2(l + R27R1，） ⑺ 可看出，此項與圖1之電路間並未有任何改變（見方程 式（1))。不過，

Vn2(V + )二 Vn2,2(l+R4，/R3，）-Vn[，2(l + R27R1|)(R47R3，） + Vm， 2(1+R4，/R3,) (8) 由於R3二R4 Vn2(V + ) = 2Vn2, 2-Vn 丨.2(l+R27Rl_) + 2Vni ，2 (9) Vdiff2二Vn2(V + ) - Vn2(V-) (10) = 2Vn2.2-Vni’ l(l+R27Rr) + 2Vnr2-Vnr 2(1+R27R1') (11) = 2Vn2.2-2Vni -2(l + R27Rr) + 2Vni·2 (12) 二 2Vn2,2-2Vni 2(R27Rr) (13) 經濟部智慧財產局員工消費合作社印製 可看出，電路200的Vdi f f2比電路100小一 個2 V η ^ ‘ 2項。此外，當R 2 ’ / R 1 ’的比例變小，

由於V η ^，所造成的雜訊，即運算放大器1 ’的輸入參考 雜訊也變小，事實上，在某些系統中，相較於V η 2 _可略 之不計。例如，如果V 1 η被習用的+ 1 5 V / — 1 5 V -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 471220 Α7 Β7 五、發明說明（7) 聲頻運算放大器驅動，且圖2的電路是+ 5 V的電路， R 2 ’ / R 1 ’的比就必須小，以將3 Ο V p p的大信號 (請先閱讀背面之注意事項再填寫本頁) 帶至5 V p p的限制之內。在此系統中，R 2 ’ / R 1 ’ 大約等於1 / 6 ，運算放大器1 ’對殘餘雜訊的貢獻就很 小。 當輸入參考雜訊電壓源V n i .被任何其它能像輸入參 考電壓源般模型化的反常行爲（例如偏移或失真）所取代 時’也可看出此結構的其它優點。對這些取代的反常行爲 ’上述的分析也都正確可用，且運算放大器1’中這些反 常行爲的有害影響都可消除。這給予電路設計者實質上的 便利，對運算放大器1 ’的雜訊、失真、偏移等，在使用 了本發明後都可放寬，可以使用較小、較便宜、較低功率 的運算放大器取代，不會累及整個系統的性能。另者，本 發明也可與不寬放性能要求的運算放大器1 ’ 一起使用， 以提升整體系統的性能。 經濟部智慧財產局員工消費合作社印製 以下將參閱圖3及4描述本發吸的另一實施例。圖3 顯示的電路3 0 〇是用於緩衝及/或放大現有以v i η + 及V i η -表示的差動信號。輸入信號通過運算放大器4 及運算放大器5兩獨立的放大器，分別被架構成增益爲-R1 2/R1 1及—R14/R1 3。它們的輸出一同構 成經過放大的差動信號，它們被送到差動放大器方塊 2 0 2所代表的一般差動接收電路。 在本例中，運算放大器4及5兩個放大器所帶來的雜 訊是： -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 471220 A7 B7 五、發明説明（8 )

Vn2(V-) = Va42(l + R12/Rl 1) (14)

Vn2(V + ) = Vn52(l+R14/R13) (15) (请先閱讀背面之注意事項再填寫本頁)

Vdiff2 = Vn2(V + )-Vn2(V-) = Vn52(l+R14/R13)-

Vn42(l+R12/Rl 1) (16) 如同圖1的電路1 0 0，運算放大器4及5都帶來很 大的雜訊。 圖4是按本發明另一特定實施例之現存差動信號之緩 衝及/或放大電路4 0 0的簡單槪圖。圖3中運算放大器 5 ’連接地的非反相輸入端改連接到運算放大器4 ’的反 相輸入。圖4之結構的雜訊總和成爲：

Vn2(V-) = Vn4.2(l+R12，/Rl 1，） (17) 可看出，這一項與圖3所示的電路相同（見方程式（14)) ，並未改變。不過，

Vn2(V + ) = Vn5-2(l + R147R13,) + Vn4-2(l+R13 7R14,) (18)

Vdiff2 = Vn2(V + )-Vn2(V-) (19) = Vn5,2(l+R147Rl S'HVn^U + Rn'/Rm- nv'U+im'/Rl l1) (20) 經濟部智慧財產局員工消費合作社印敗 可看出，經過重新架構後，將使得運算放大器4 ’所 造成的雜訊消失。如果V η 4 · 2與V η 5 · 2不相關連，此 結構將可使此（假）差動放大級的雜訊降低3分貝。此外 ，如上述單端到差動的轉換電路，在運算放大器1中可像 輸入-參考電壓源般被模型化的任何非理想都會消失。 圖5及圖5 Α至5 D顯示本發明之另一特定實施例的 詳細設計圖。電路5 0 0使用左側及右側的運算放大器 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） -11 - 471220 A7 B7 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 5 0 4及5 0 4，它們的架構使電路5 0 0可做3種模式 的操作。這3種模式是：（1 )假—差動放大；（2 )非 反相單端到差動轉換；以及（3 )反相單端到差動轉換。 在正常模式，MU T E輸入ί阜是在邏輯—〇 ， CAL —ΟΝΒ輸入墙是在邏輯-1。“compress__in”輸入痺與本 發明不相干，且應假設是在0伏。標示爲“spltmux2_esd%3 電路單元是c m 〇 s傳輸閘。對小信號分析而言，它們的 V、G及S端點可予忽略，且當邏輯一 1時，它們的“ e n t 1 ”輸入致使埠“ t 1 ”與“ t 〇 ”間導通，當邏輯-〇 時，埠“ t 1 ”與“ t 0 ”間的路徑開路。V C Μ是共模偏壓 ，在本例中是2 . 4伏。I Ν Ρ是每一個運算放大器的非 反相輸入，I ΝΜ是每一個運算放大器的反相輸入， 經濟部智慧財產局員工消費合作社印製 〇 U Τ Ρ是每一個運算放大器的輸出端。對小信號分析而 言，運算放大器上的其它端點都可略之。兩個運算放大器 都具有2段，但並非本發明的重點。標示爲“fb_resbank”的 電路單元是1 2個回饋電阻器排，範圍從1 0 . 6 2 k到 2 ◦ k，所得到的增益控制選擇爲每級〇 . 5分貝。在此 所使用的特定回饋電阻器結構並非本發明的重點，但按照 本發明的特定實施例，兩個運算放大器的回饋電阻器保持 相等。須注意，圖中某些連接是經由標籤建立，例如 I Ν Μ 1與I Ν Μ 2在許多點間“跳接”。 電路的操作如表1所示。 12 本紙法尺度適用中周國家標準（CNS ) Α4規格（210Χ29：?公ft 471220 A7 B7 五、發明說明（10) 經濟部智慧財產局員工消費合作社印製 e n_P 正輸入 控芾ij e η_Μ 負輸入 控制 ΙΝΡ 正輸入 ΙΝΜ 負輸入 功能/ 註釋 雜訊消除 邏輯-1 邏輯-1 正輸入 負輸入 假-差 右側運算放大器的 動操作 正輸入是由左側運 算放大器的負輸入 饋入；左側運算放大 器的雜訊被消除 邏輯-1 邏輯-0 正輸入 忽略 非反相 右側運算放大器的 單端到 正輸入是由左側運 差動轉 算放大器的負輸入 換 饋入；左側運算放大 器的雜訊被消除 邏輯-0 邏輯-1 忽略 負輸入 反相單 左側運算放大器的 端到差 正輸入是由右側運 動轉換 算放大器的負輸入 饋入；右側運算放大 器的雜訊被消除 邏輯-0 邏輯-0 忽略 忽略 不被允 不被允許 許 表 雖然本發明是參考特定實施例加以顯示及描述，但熟 悉此方面技術的人士應瞭解，所揭示之實施例的結構及細 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- (請先閱讀背面之注意事項再填寫本頁) 471220 ΰ A7«

B7I 五、發明説明（11) ……」 節可做修改，不會偏離本發明的精神與範圍。例如，本發 明的各實施例可以使用各自獨立的組件，也可以使用習知 施術 實技 路的 電用 體適 積何 的任 術用 技使 造以 製可 體路 導電 半體 外如 此例 積此 的。 明術 發技 本 S 施〇 實 Μ 連此 線因 硬 。 的接 rE 性連 久式 永程 是可 以的 可 示 接所 連D 的 5 間至 器 A 大 5 放圖 算及J1 運 5 圍 之圖範 明如的 發是明 本或發 ，， 本 外接 ’ 定 決 圍 範 利 專 請 甲 附 所 由 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 -

Claims (1)

1. 7 4 1220 A8 R8 C8 D8 申請專利範圍 1 · 一種用以產生差動信號的電路，包括： 第一運算放大器’第一運算放大器的輸出對應於差動 信號的一端；以及 第二運算放大器，第二運算放大器的輸出對應於差動 信號的另一端； 其中’第一與第二運算放大器其中之一的反相輸入親 合到第一與第二運算放大器另一個的非反相輸入。 2 ·如申請專利範圍第1項的電路，其中第一與第二運 算放大器被架構成接收一單端輸入信號，並產生差動信號。 3 ·如申請專利範圍第2項的電路，其中第一與第二 運算放大器被架構成反相電路。 4 ·如申請專利範圍第2項的電路，其中第一與第二 運算放大器被架構成非反相電路。 5 ·如申請專利範圍第1項的電路，其中第一與第二 運算放大器被架構成接收一差動輸入信號，並產生差動信 號。 一 6 .如申請專利範圍第1項的電路，進一步包括複數 個開關用以將第一與第二運算放大器架構成複數類結構。 7 ·如申請專利範圍第6項的電路，其中複數類結構 包括第一與第二運算放大器被架構成接收單端輸入信號並 產生差動信號的第一類結構。 8 ·如申請專利範圍第7項的電路，其中第一與第二 運算放大器在第一類結構中被架構成反相電路。 9 ·如申請專利範圍第7項的電路，其中第一與第二 f請先閱讀背面之注意事項再填寫本頁) # i!i —訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 471220 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 08 六、申請專利範圍 運算放大器在第一類結構中被架構成非反相電路。 1 〇 .如申請專利範圍第6項的電路，其中複數類結 f冓包括第一與第二運算放大器被架構成接收差動輸入信號 並產生差動信號的第一類結構。 1 1 如申請專利範圍第6項的電路，其中複數個開 關由親合到第一及第二邏輯輸入的開關控制邏輯電路所控 制。 (請先閱讀背面之注意事項再填寫本頁) 0 訂---------線 1 2 ·如申請專利範圍第1 1項的電路，其中的開關 控制邏輯電路對應於真値表，真値表如下： 第一邏 輯輸入 第二邏 輯輸入 運算放大器連接 1 1 第二運算放大器的非反相輸入耦合到第一 運算放大器的反相輸入；第一及第二運算 放大器被架構成接收一差動輸入信號並產 生差動信號 1 0 第二運算放大器的非反相輸入耦合到第一 運算放大器的反相輸入；第一及第二運算 放大器被架構成接收一單端信號並產生它 的非反相差動型 0 1 第一運算放大器的非反相輸入耦合到第二 運算放大器的反相輸入；第一及第二運算 放大器被架構成接收一單端信號並產生它 的反相差動型 0 0 不被允許 以:\ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16 - 471220 經濟部智慧財產局員工消費合作社印製 λ\8 R8 C8 D8 _______ 力、申請專利範圍 1 3 .如申請專利範圍第i項的電路，其中的電路是以 各自獨立的組件實施。 1 4 .如申請專利範圍第1項的電路’其中的電路是積 體電路。 1 5 . —種用以產生差動輸出信號的電路，包括： 第一運算放大器，具有一輸出對應於差動輸出信號的 一端； 第二運算放大器，具有一輸出對應於差動輸出信號的 另~端； 複數個開關耦合到第一與第二運算放大器； 其中，在第一模式中，複數個開關架構第一與第二運 算放大器接收一單端輸入信號並產生差動輸出信號，以及 在第二模式中，複數個開關架構第一與第二運算放大器接 收一差動輸入信號並產生差動輸出信號，以及在第一與第 二模式每一個中，第一與第二，寧算放大器其中之一的反相 輸入耦合到第一與第二運算放大器另一個的非反相輸入。 1 6 · —種電子裝置，包括一用以產生差動信號的電 路，該電路包括： 第一運算放大器，第一運算放大器的輸出對應於差動 信號的一端；以及 第二運算放大器，第二運算放大器的輸出對應於差動 信號的另一端； 其中第一運算放大器的反相輸入稱合到第二運算放大 ------------#--------^---------線一 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 17 471220 A8 B8 C8 D8 六、申請專利範圍器的非反相輸入。1 7 . —種用以產生差動信號的電路，包括： ^ - 輸的 ㈣號 哿 ^lli口 信i 一差 有於 具應 ’對 器 出 大輸 放的 算器 運大 1 放 第算 運 第 入 輸 壓 偏 及 以 具應 ’對 器 出 大輸 放的 算器 運大 二放. 第算 8 a二 第 入 輸 壓 偏1 及 入 輸 號 信- 有 端I 另 的 號 信 差 於 大 放 算 U彐二 遲 二 第 到 合 禺 入 輸 號 信 的 器 大 放 算 運。 一 入 第輸 中壓 其偏 的 器 (請先閱讀背面之注意事項再填寫本頁) .·--------訂---------線-_丨！ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -18-