TW471000B - Substrate containing compound semiconductor, method for manufacturing the same and its semiconductor device - Google Patents

Substrate containing compound semiconductor, method for manufacturing the same and its semiconductor device Download PDF

Info

Publication number
TW471000B
TW471000B TW088112516A TW88112516A TW471000B TW 471000 B TW471000 B TW 471000B TW 088112516 A TW088112516 A TW 088112516A TW 88112516 A TW88112516 A TW 88112516A TW 471000 B TW471000 B TW 471000B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
substrate
layer
compound semiconductor
semiconductor
Prior art date
Application number
TW088112516A
Other languages
English (en)
Inventor
Kenji Orita
Masahiro Ishida
Shinji Nakamura
Masaaki Yuri
Nobuyuki Kamimura
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of TW471000B publication Critical patent/TW471000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

471000 Α7 Η7 五、發明說明（I ) 〔技術範疇〕 本發明係有關於含有化合物半導體層之基板及其製造 方法以及使用該蕋板之半導體裝置。 〔先前技藝〕 近年來，使用以通式GaxAlyInzN(〇SxSl，， (Kzd ’ x + y + z=l)代表的IU族氮化物化合物半導體之半導 體裝置，例如藍色發光元件或高溫下能高速動作之電晶體 相當受到注目。由於要得出ΙΠ族氮化物系化合物半導體所 構成的單晶基板有困難，在製造上述半導體裝置時，係在 藍寶石基板或碳化矽(SiC)基板上進行III族氮化物系化合 物半導體的結晶成長。 又，近年來，已有形成於矽（Si)基板上的III族氮化物 系化合物半導體及其成長方法提案出(例如日本特開平5 -343741號公報及特開平9 - 92882號公報）。矽基板所具有 的特徵，係價廉且能夠大口徑化，具有導電性及劈開性， 相較於藍寶石等熱傳導性高，在基板上形成發光元件時放 熱性優異。 經濟部智慧財產局員工消費合作社印製 有關使用矽蕋板所製造出之以往的III族氮化物系化 合物半導體，其一例顯示於圖13中。如圖13所示般，以 往的ΠΙ族氮化物系化合物半導體係具備：矽基板1，層合 於矽基板1上之緩衝層2，III族氮化物化合物半導體構成 之磊晶層3。緩衝層2，例如可使用通式GiAktN(其中， 09<1)所代表之111族氮化物化合物半導體、或非晶矽、多 晶矽等。 本紙張尺度過用中阀阀家標唯（〔:NSM1规丨;兌） 471000 Λ7 Π7 五、發明說明（i) 參照圖14，針對圖13所示之以往的ΠΙ族氮化物化合 物半導體的製造方法作說明。首先，如圖14(a)所示般，在 矽基板1上形成緩衝層2，之後，如圖13(b)所示般，在緩 衝層2上令磊晶層3結晶成長。 〔發明所耍解決的課題〕 然而，在使用以往的緩衝層2時，並無法充分的緩和 _板1與磊晶層3的晶格不匹配’而有磊晶層3的結晶性 不足的問題二父’緩衝層2係使用非晶矽或多晶矽時，會 卜------------- ......
有磊晶層的表面平坦性差的問題。又，大多的情形由於III 族氮化物化合物半導體的硬度比基板的硬度來得大，若磊 晶層3有變形產生，將會有磊晶層3上易產生龜裂的問題 〇 爲了解決上述問題，本發明的目的係提供一具備良好 的表面平坦性及結晶性之III族氮化物系化合物半導體的含 有化合物半導體層之基板及其製造方法，以及使用該基板 之半導體裝置。 〔用以解決課題之手段〕 經濟部智慧財產局員工消費合作社印製 爲了解決上述課題，本發明之含有化合物半導體層之 基板，其特徵在於：係具備基板、形成於前述基板上之第 1半導體層、形成於前述第1半導體層上之第2半導體層 ;前述第1半導體層具有複數個細孔，前述第2半導體層 係由1U族氮化物系化合物半導體(III-V族化合物半導體 ，所含的V族元素主要是氮之化合物半導體。V族元素中 氮的比例、例如爲90原子％以上。）構成。上述含有化合 4 本紙張K度適丨丨丨屮B阀家標辱（CNS〉A丨規恪/¾ ) 471000 經濟部智慧財產局員工消費合作社印製 Λ7 1^7 五、發明說明（>)) 物半導體層之越板，1:1:丨於在基板上形成具有複數個細孔之 奉1生曼體胤，因板和IΠ族氮化物系化合物半導體間之 晶格不匹配所致之變形、和因熱膨脹係數差所致之變形將 被第1半導體層吸收。因此，依據上述含有化合物半導體 層之基板，即可得出具備表面平坦性及結晶性良好的ΙΠ族 氮化物系化合物半導體之含有化合物半導體層之基板。特 別是，上述本發明的化合物半導體基板，由於能抑制第2 半導體層中變形的產生，因ΙΠ族氮化物系化合物半導體之 硬度大所致之龜裂的產生將被抑制住。 上述本發明之含有化合物半導體層之基板中，較佳爲 ，前述第1半導體層爲緩衝層，前述第2半導體層爲磊晶 層。 又，上述本發明之含有化合物半導體層之基板中，較 佳爲，前述基板爲矽單晶基板，前述第1半導體層爲具有 複數個細孔之矽單晶構成。藉由‘上述構成，形成於其上方 之m族氮化物系化合物半導體的結晶方位將會一致。又， 一一…....... ............ ...... 由於矽的放熱性優異，藉由上述構成，將能得出放熱性優 異的含有化合物半導體層之基板。又1藉由上述構成，由 於能抑制磊晶層中變形的產生，即使在III族氮化物系化合 ........... 物半導體比矽的硬度大的情形，也能減少磊晶層中裂痕的 a . .… · 數目。
上述本發明的含W化合物半導體層之基板中，較佳爲 ，前述基板爲矽單晶構成；前述第1半導體層係具備：具 有複數個細孔之矽單晶層，及形成於前述矽單晶層上之III 本紙張尺度適州屮阀國家標节（CNSM丨規) ‘ -------裝--------訂------：----線 (請先閱讀背面之注咅〗事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 471000 Λ7 _____ B7 _ 五、發明說明（十） 族氮化物系化合物半導體層。依據上述構成，由於具備具 有複數個細孔之矽單晶層及1Π族氮化物系化合物半導體層 之第1半導體層係作爲緩衝層來作用’磊晶層之ΠΙ族氮化 物系化合物半群體的結晶方位將更加一致。又，來自具有 複數個細孔的矽之蕋板表面的凹凸，將能藉III族氮化物系 化合物半導體來緩和。 上述本發明的含有化合物半導體層之基板中，較佳爲 前述第1半導體層係由III族氮化物系化合物半導體構成。 依據上述構成，即可得出結晶性更良好的含有化合物半導 體層之基板。 上述本發明的含有化合物半導體層之基板中，較佳爲 ，前述第1半導體層係含有摻質。依據上述構成，即可得 出容易形成複數個細孔之含有化合物半導體層之基板。 上述本發明的含有化合物半導體層之基板中，較佳爲 前述細孔的平均直徑爲3nm以上10nm以下。藉由使細孔 的平均直徑形成3nm以上，即可有效的緩和基板和第2半 導體層間之晶格不匹配。又，藉由使細孔的平均直徑形成 10nm以下，因細孔所致之第2半導體層表面形態的惡化將 被抑制住。 又，本發明的含有化合物半導體層之基板之製造方法 ，其特徵在於係具備：形成基板之第1步驟，該基板上形 成有具有複數個細孔的半導體層；以及藉由在前述半導體 層上令ΠΙ族氮化物系化合物半導體磊晶成長以形成族 氮化物系化合物半導體層的第2步驟。上述製造方法中’ ----------:-裝--------訂----------線 (請先間讀背面之注急事項再填寫本頁) 6 471000 經濟部智慧財產局員工消費合作社印製 Λ7 Π7 五、發明說明（$ ) 具有複數個細孔之半導體層係作爲緩衝層來作用，而能聶 晶成長出結晶性良好的III族氮化物系化合物半導體。因此 ’依據上述製造方法，即可製造出具備表面平坦性及結晶 性良好的III族氮化物系化合物半導體之含有化合物半導體 層之基板。特別是，III族氮化物系化合物半導體層中所產 生的變形將被抑制住。 上述本發明的製造方法中，較佳爲，前述基板爲矽單 晶基板’前述半導體層係包含具有複數個細孔之矽單晶層 ，前述第i步驟係包含將矽單晶陽極氧化的步驟。藉由使 用矽單晶基板來作爲基板，由於能在基板的裏面形成電極 ，將能製造出適於半導體裝置之含有化合物半導體層之基 板。又’藉由使第1步驟中含有將矽單晶陽極氧化的步驟 ，將能容易的製造出具有複數個細孔之矽單晶層。 上述本發明的製造方法中，較佳爲，前述半導體層進 一步包含形成於前具有複數個細孔的矽單晶層上之III族氮 化物系化合物半導體構成的緩衝層；前述第1步驟係包含 :在前述陽極氧化後之前述具有複數個細孔之矽單晶層上 形成前述緩衝層的步驟。依據上述構成，由於能緩和因細 孔所生成的凹凸，將能磊晶成長出表面平坦性及結晶性更 良好的ΠΙ族氮化物系化合物半導體。 上述本發明的製造方法中，較佳爲，前述半導體層係 由ΙΠ族氮化物系化合物半導體構成。依據上述構成，將能 磊晶成長出結品性特別良好的I π族氮化物系化合物半導體 〇 7 ^ I----I I I I--I I · ----- - --- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適州中阀1¾¾標平（C:NSMI叱❽（:?丨(h 1)7公㉟) 471000 Α7 Η7 五、發明說明（b ) 上述本發明的製造方法中，較佳爲1前述第1步驟係 包含：在前述基板上形成由ΙΠ族氮化物系化合物半導體構 成.的半導體膜後，藉山將前述半導體膜在摄性或鹼性的水'> </:ί|液中蝕务^在前述半導體膜上形成複數個顏？Γέ步驟。 依據上述構成，將能容易的形成出具有複數個細孔的半導 體層。 上述本發明的製造方法中，較佳爲，前述半導體膜含 有摻質，在前述第I步驟中蝕刻前述半導體膜時，係對前 述半導體膜施加電壓。依據上述構成，將能更容易的形成 出具有複數個細孔的半導體層。 上述本發明的製造方法中，較佳爲，進一步包含第3 步驟’以在前述第2步驟後，藉由除去前述基板和前述半 導體層以形成由ΙΠ族氮化物系化合物半導體構成的基板。 依據上述構成，將能形成ΙΠ族氮化物系化合物半導體構成 的基板。 又’本發明的第I半導體裝置，其特徵爲含有上述本 發明的含有化合物平導體層之基板。 又’本發明的第2半導體裝置，其特徵爲含有上述本 發明的含有化合物半導體層之基板的製造方法所製造出之 含有化合物半導體層之基板0 〔發明之實施形態〕 以下’邊參照圖丽邊說明本發明的實施形態。 (實施形態Π 實施形態1係說明本發明的含有化合物半導體層的基 8 (請先閱讀背面之.;i意事項再填寫本頁) -V5 丁 經濟部智慧財產局員工消費合作社印製 471000 經濟部智慧財產局員工消費合作社印製 Λ7 137 五、發明說明（，Ί ) 板之一例。 圖1係顯示實施形態1的含有化合物半導體層的基板 1〇之截面圖。參照圖1 ’實施形態1的含有化合物半導體 層的基板10係具備：雄板11 ’形成於基板11上的半導體 層(第1半導體層）12，形成於半導體層12上之III族氮化 物系化合物半導體（1Π - v族化合物半導體’其中之v族元 素主要是含氮的化合物半導體。v族元素中氮的比例例如 爲90原子％以上。）所構成的半導體層(第2半導體層。以 下稱磊晶層）Π 〇 基板11可使用各種基板。例如，基板Π可使用 Si(lll)基板、Sic(0001)基板或GaAs(lll)基板等半導體基 板，藍寶石（〇〇〇1)基板或尖晶石基板等絕緣性基板。基板 11是使用半導體基板的情形，半導體基板含有摻質亦可。 半導體層12係由半導體構成，其具有複數個細孔14 。形成於半導體層I2之複數個細孔14，平均直徑宜爲 3nm以上10nm以下。藉由使細孔14的平均直徑形成3nm 以上，即可提昇磊晶層13的結晶性。又，藉由使細孔14 的平均直徑形成l〇nm以下，即可抑制磊晶層13表面形態 的惡化。又，半導體層12的膜厚宜爲0」μ m以上10//m 以下。又，半導體層12，其多孔度（多孔度=細孔14的體 積/半導體層12的全體積)爲例如0以上0.7以下。 半導體層12所使用的半導體係能緩和基板11和磊晶 層13的晶格常數差和熱膨脹係數差者。例如，半導體層 12可使用矽或Π1族氮化物系化合物半導體。基板11使用 9 本紙張尺度適川中阀丨翌家標苹（CNS)Al况恪OUx ) --------------^------ί — ------- 〈請先閱讀背面之;i杳〕事項再填寫本頁) 471000 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 矽單晶的情形，藉凼將基板陽極氧化，即可容易的形成稱 作多孔矽之矽所構成的半導體層12。半導體層12所用之 III族氮化物系化合物半導體，例如可使用通式 GaxAlyInzNClKxSl，（KySl，OSzSl，x + y + zH)代表的 III 族 氮化物化合物半導體。在製造含有化合物半導體之基板 時，半導體層12係具備緩衝層的機能。又，半導體層12 只要是至少一部分具有複數個細孔14者即可。 磊晶層π係由m族氮化物系化合物半導體結晶構成 ，作爲磊晶層13之m族氮化物系化合物半導體，例如可 使用通式 C^Alyln/NKOSxSl ’ OSySl，OSzSl，x+y+z=l)代 表的III族氮化物化合物半導體。又，磊晶層〖3也可以具 備複數層的m族氮化物系化合物半導體構成的半導體層。 上述實施形態1的含有化合物半導體層之基板ίο中， III族氮化物系化合物半導體構成之磊晶層13，係形成於 具有複數個細孔的半導體層12上。因此，依據實施形態1 的含有化合物半導體層之基板，由於能緩和基板11與磊晶 層13間的晶格不匹配，故可得出具備結晶性及表面平坦性 佳的ΠΙ族氮化物系化合物半導體之含有化合物半導體層之 基板。 又，上述實施形態1的含有化合物半導體層之基板10 中，半導體層12也可以包含複數個半導體層。有關這種情 形的含有化合物半導體1之基板19,圖2(a)係顯示其一例 之含有化合物半導體層之基板l〇a，圖2(b)係顯示其另一 例之含有化合物半導體層之基板l〇b。 10 -----7----"訂---------- (請先間讀背面之注意事項再填寫本頁) 本紙張尺度〗S/丨丨 tras家標準（CNS)Al WKV (210x297公兌） 471000 經濟部智楚財產局員工消費合作社印製 Λ7 H7 五、發明說明（q) 參照圖2(a)，含有化合物半導體層之基板l〇a係具備 基板1 1、半導體層12a、磊晶層13。半導體層lh從基板 11側起係具備半導體層15和半導體層16。半導體層15具 有複數個細孔14。含有化合物半導體層之基板10a中，例 如，基板11係使用矽單晶，半導體層I5係使用具有複數 個細孔之矽單晶(例如稱作多孔矽之矽），半導體層16係使 用ΠΙ族氮化物系化合物半導體。 又，含有化合物半導體層之基板係具備基板11、 半導體層12b、磊晶層13。半導體層12b從基板11側起係 具備半導體層16和半導體層！5。半導體層15具有複數個 細孔14。含有化合物半導體層之基板l〇b中，例如，半導 體層15及16係使用III族氮化物系化合物半導體。這情 形下，藉由使半導體層15成爲p型或η型，並不對半導體 層16施加摻雜，即可容易的僅在半導體層15上形成細孔 〇 (實施形態2) 實施形態2係說明實施形態1所說明的含有化合物半 導體層之基板10的製造方法之一例。又，有關實施形態1 中已說明的部分，係省略重複的說明。 本發明的含有化合物半導體層之基板之製造方法係包 含：形成其上形成有具複數個細孔的半導體層之基板的第 1步驟，藉由在半導體層上令ΠΙ族氮化物系化合物半導體 磊晶成長以形成m族氮化物系化合物半導體層之第2步驟 。又，本發明的含苻化合物半導體層之基板之製造方法， , ! 裝-----：----訂----------線 (请先間讀背面之注意事項再填寫本頁) 本紙張尺度適川屮四®家標$ (CNS)Al叹化〉 471000 經濟部智M財1局員工消費合作社印製 H7 五、發明說明（0 ) 也包含僅由IM族氮化物系化合物半導體構成的含有化合物 半導體層之蕋板之製造方法。 實施形態2，係針對本發明的含有化合物半導體層之 基板之製造方法中，特別是基板Π爲矽單晶基板、半導體 層12爲具有複數個細孔14之矽單晶（以下稱多孔矽)構成 的層，上述第1步驟包含將矽單晶陽離氧化的步驟的情形 作說明。 實施形態2的製造方法中’首先如圖3 (a)所不般’準 備好矽單晶構成的基板31以將基板31陽極氧化。陽極氧 化的方法在圖4中作模式的顯示。陽極氧化，係將基板31 浸漬於溶液41後，對基板3 1和電極42施加電壓以流通直 流電流，藉此以進行之。這時，係以基板31成爲陽極、電 極42成爲陰極的方式施加電壓。陽極氧化中，藉由氧化矽 單晶表面所形成之Si02會在氫氟酸中洗提出，以形成複數 個細孔14。此時所形成的細孔14的平均直徑例如爲 ._ -.. ...- . 3nm〜1 Onm 〇 · 溶液41係例如使用含有氫氟酸和乙醇之水溶液。溶液 41的溫度例如5〜70°C。電極42係例如使用白金電極。又 ，流通基板3 1的電流，係例如5mA/cm2〜300A/cm2。又， 陽極氧化時，不形成細孔14的部分宜以保護膜43包覆。 藉此以僅在所要的部分形成細孔14。 由於藉上述陽極氧化被陽極氧化的部分係成爲多孔矽 構成的半導體層12，如圖3(b)所示般，能得出矽單晶構成 的基板11及半導體層12。 本紙張尺度適川十阀阀家沾αΊϋχ3)7 ) -------------策----------------- (請先閱讀背面之注咅)事項再填寫本頁) 471000 經濟部智慧財產局員工消費合作社印製 A7 Π7 五、發明說明（Λ) 之後，如圖3(〇所示般，藉由在半導體層12上令ill 族氮化物系化合物半導體磊晶成長，以形成Π〖族氮化物系 化合物半導體構成的磊晶層13。形成磊晶層13時，半導 體層^係作爲緩衝層來作用。令ΠΙ族氮化物系化合物半 導體磊晶成長的方法，例如可使用M0CVD(金屬有機化學 氣相沉積)法和HVIMV氮化物氣相磊晶）法。磊晶層13，例 如以65〇t〜M50t的結晶成長溫度形成出。 如此般，即可製造出具備ΙΠ族氮化物系化合物半導 體構成的磊晶層13之含有化合物半導體層之基板10。 又，邊參照圖5邊說明圖2所示之含有化合物半導體 層之基板l〇a的製造方法之一例。 這時，首先，係以圖4所說明之同樣的方法進行陽極 氧化，如圖5(a)所示般，以形成矽單晶構成的基板11和形 成於基板Π上的多孔矽構成的半導體層15。 之後，如圖5(b)所示般，在半導體層15上形成III族 氮化物系化合物半導體構成的半導體層16。半導體層I6 係例如以MOCVD法形成出。半導體層16係作爲緩衝層來 作用，較佳爲以400〜900°C的基板溫度形成出。在400〜900 t形成半導體層16的情形，當形成磊晶層13時，半導體 層16的III族氮化物系化合物半導體會單結晶化，而得出 結晶方位特別一致的磊晶層13。 之後，如圖5(c)所示般，在半導體層16上令III族氮 化物系化合物半導體構成的磊晶層Π結晶成長。形成磊晶 層13的方法，由於和丨剔4(c)所說明的方法相同’故省略重 本紙張尺度適用屮网國家標準（c_ns)A (2]ϋ X 297公兌〉 ---------- --裝---------訂；--------線 {請先間讀背面之;1意事項再填寫本頁) 471000 濟 部 智 慧 財 產 消 費 合 作 社 印 製 A7 ______137 _ 五、發明說明（、> ) 覆的說明。 上述實施形態2的製造方法，係在具有複數個細孔之 半導體層上令Π1族氮化物系化合物半導體磊晶成長。 因此，依據實施形態2之含有化合物半導體層之基板的製 造方法，藉半導體層12能緩合基板11和磊晶層Π的晶格 不匹配，而得出具備結晶性及平坦性佳的III族氮化物系化 合物半導體之含有化合物半導體層之基板。 特別是，實施形態2的製造方法中，由於基板11是使 用矽單晶基板，能得出適於半導體裝置的含有化合物半導 體層之基板。例如，使用藍寶石基板般的絕緣性基板以形 成半導體雷射器等半導體裝置的情形，必須將p側電極和 η側電極形成於半導體層側，而有製程變得複雜的問題。 又，由於藍寶石基板的熱傳導性差，而有裝置產生的熱不 易通過基板來放熱的問題。又，由於藍寶石基板缺乏劈開 性，會有製造半導體裝置時良品率低的問題。相對於此， 使用矽單晶基板時由於沒有上述的問題，依據實施形態2 的製造方法即可得出適於半導體裝置之含有化合物半導體 層之基板。又，由於矽單晶基板價廉且可大口徑化，依據 實施形態2的製造方法，即可低成本的製造出含有化合物 半導體層之基板。 又，實施形態2的製造方法中，半導體層12係使用藉 將矽單晶基板陽極氧化所形成的多孔矽。因此，不同於緩 衝層係使用多晶矽或非晶矽之以往的方法，而能形成結晶 性及表面平坦性特佳的磊晶層13。 14 本紙張尺度適川巾國國家標节（CNS)A丨丨見1¾ (210 X π)7公兌〉 - ----裝---------訂----^------線 (請先閱讀背面之';!意事項再填寫本頁) 471000
五、發明說明（A ) 又’以上述實施形態2製造含有化合物半導體層之基 板10後，藉由除去基板11和半導體層12，以製造出僅由 111‘族氮化物系化合物半導體構成的含有化合物半導體層之 基板亦可(以下的實施形態中也是同樣的）。基板11及半導 體層I2，係例如用機械硏磨法或蝕刻法來除去。 (實施形態3) 實施形態3係說明本發明的含有化合物半導體層之基 板的製造方法之另一例。實施形態3，係針對本發明的含 有化合物半導體層之基板的製造方法中，特別是半導體層 12由具有複數個細孔U之III族氮化物系化合物半導體所 構成的層的情形作說明。又，關於和上述實施形態同樣的 部分，係省略重複的說明。. 參照圖6(a)，實施形態3的製造方法中，首先，在基 板11上形成III族氮化物系化合物半導體構成的半導體膜 61。半導體膜61可使用例如以通式GaxAlyInzN(0^«i， OSySl，，x+y+z=l)代表的ΠΙ族氮化物化合物半導
Hftti 體。 之後，如圖6(b)所示般，藉由在半導體膜61上形成複 數個細孔，以形成半導體層12。 之後，如圖6(c)所示般，在半導體層12 ·藉由令III族 氮化物系化合物半導體晶晶成長’以形成in族氮化物系化 合物半導體構成的嘉晶層13。形成晶晶層13時，半導體 層12係作爲緩衝層來作用。如此般即可製造出含有化合物 半導體層之基板10。 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
I · n n n n n n 一 δ、4 i n n n n I 經濟部智慧財產局員工消費合作社印製 471000 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 圖6(b)的步驟中在半導體膜61上形成複數個細孔14 的步驟，係藉由將形成有半導體膜61的基板11在酸性或 鹼性的水溶液中蝕刻來進行。這時的水溶液，例如可使用 .氫氧化鉀、硫酸、磷酸、特別是含濃磷酸的水溶液。這時 ，和圖4所說明的陽極氧化同樣的，較佳爲以半導體膜61 成爲陽極的方式施加電壓。 圖7係顯示施加電壓的步驟之一例。參照圖7，細孔 14的形成，係將形成有半導體膜61的基板Π浸漬於溶液 71中，對半導體膜61和電極72施加電壓以使電流流通， 藉此以進行之。此處，溶液71例如可使用氫氧化鉀水溶液 。又，電極72可使用白金。又，對半導體膜61施加電壓 時，因應必要可在基板11或半導體膜61上形成電極。又 ，不形成細孔14的部分，宜形成保護膜73。藉上述步驟 能在半導體膜61上容易的形成複數個細孔14。 經濟部智慧財產局員工消費合作社印製 又，半導體膜61可以是將沒有導電性的半導體膜和有 導電性的半導體膜層合者。這時，藉由對有導電性的半導 體膜施加電壓後蝕刻，即可僅在有導電性的半導體膜上形 成複數個細孔。藉此，即可容易的製造出圖2(b)所示之含 有化合物半導體層之基板l〇b。 又，如上述實施形態2所說明般，上述圖6(c)的步驟 後，將基板11和半導體層12除去亦可。藉此即可製造出 僅由ΠΙ族氮化物系化合物半導體構成的含有化合物半導體 層之基板。 上述實施形態3的製造方法，由於藉半導體層12以 本紙張尺度適用中國國家標準（CNS〉A4規格（) f 7 " . 471000 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 緩和基板u和磊晶層13的晶格不匹配，故可得出具備結 晶性及平坦性佳的III族氮化物系化合物半導體之含有化合 物半導體層之基板。特別是，實施形態3的製造方法中， .由於緩衝層係使用III族氮化物系化合物半導體構成之具備 .複數個細孔的半導體層12，相較於緩衝層係使用通常的 III族氮化物系化合物半導體之以往的製造方法，能形成結 晶性特優的嘉晶層13。 (實施形態4) 實施形態4係說明本發明的半導體裝置之一例。 本發明的半導體裝置，係包含上述實施形態所說明的 本發明之含有化合物半導體層之基板，或本發明的含有化 合物半導體層之基板之製造方法所製造出之含有化合物半 導體層之基板。 本發明的半導體裝置，只要是含有III族氮化物系化 合物半導體所構成的半導體層之任一半導體裝置皆可。作 爲本發明的半導體裝置，可列舉半導體雷射器或發光二極 體等發光元件，場效電晶體(FET)等電晶體，或受光元件等 爲例。 圖8係顯示作爲本發明的半導體裝置之發光元件的一 例。實施形態4.的發光元件係具備：基板11，層合於基板 11上之半導體層Π ’磊晶層13，ρ型半導體層81，發光 、層82，ru型半導體層83，分別形成於基板11及η型半導 體層83之ρ側電極84及η側電極85。亦即，實施形態4 的發光.元件所包含的含有化合物半導體層之基板10係具備 表紙張尺>交適用中國國家榡準（C^S ) Α4規格（210X29V公釐） ' (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消费合作社印製 471000 A7 _______B7 五、發明説明（） .基板11、半導體層I2及磊晶層13。又，p型半導體層81 、發光層82及η型半導體層83，係由在磊晶層13上磊晶 成長出的ΠΙ族氮化物系化合物半導體構成。 實施形態4的半導體裝置所用之含有化合物半導體層 之基板10，能以上述實施形態2或3所說明的方法製造出 。Ρ型半導體層81、發光層82及η型半導體層83，能藉 MOCVD法或HVPE法形成出。ρ.側電極84和^側電極85 ，能藉蒸鑛法或濺鍍法形成出。 又’圖8所示的一例，係基板u、半導體層12及磊 晶層13爲ρ型半導體的情形。當這些爲η型半導體的情形 ’在含有化合物半導體層之基板10上係依η型半導體層、 發光層及Ρ型半導體層的順序層合出半導體層。又，發光 元件爲發光二極體的情形，η側電極85係僅形成於η型半 導體83的一部分。又，基板U爲絕緣物構成的情形，ρ 側電極84必須從半導體層側取出。 本發明的含有化合物半導體層之基板及藉本發明的製 造方法所製造出之含有化合物半導體層之基板，III族氮化 ‘物系化合物半導體構成的磊晶層之表面平坦性及結晶性良 好。因此，本發明的半導體裝置爲半導體雷射器或發光二 極體時，能將短波長域的光發光以得出特性佳的發光元件 。又，本發明的半導體裝置爲FET時，能得出特性佳的 FET。 、 〔實施例〕 以下，使用實施例以更詳細的說明本發明。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 29+各釐） / * ------------------訂------岐 (請先閲讀背面之注意事項再填寫本頁} 471000 A7 ___ B7_ 五、發明説明（） (實施例1) 實施例1係說明本發明的含有化合物半導體層之基板 及其製造方法之一實施例。 實施例1之含有化合物半導體層之基板係具備：矽單 晶構成的基板11，形成有複數個細孔14之矽構成的半導 體層12(厚3//m)，無摻雜的氮化鎵(GaN)構成的磊晶層13( 厚 1 μ m)。 上述構成中，由於在矽單晶（基板11)上形成作爲緩衝 層來作用的多孔矽(半導體層12)，氮化鎵構成的磊晶層13 的結晶方向將會一致，同時基板11和磊晶層13間因晶格 不匹配或熱膨脹係數差所致之變形將被半導體層12所吸收 。其結果，磊晶層13的結晶性將比以往提昇，磊晶層13 的表面係形成比以往更爲均一且平坦。 以下係說明將上述實施例1的含有化合物半導體層之 基板用實施形態2所說明的製造方法製造出的一例。 實施例1的製造方法中，首先，藉由將矽單晶基板(基 板31)陽極氧化，以形成矽單晶構成的基板11、和形成於 基板11上之多孔矽構成的半導體層12(參照圖3(b))。陽極 氧化係以圖4所說明的方法進行。這時，溶液41係使用含 有20wt%氫氟酸和2.0wt%乙醇之水溶液。又，於室溫下， 藉由使20mA/cm2,的電流流通矽單晶基板5分鐘以進行陽 極氧牝。如此般，以形成多孔矽構成的半導體層12。 之後，將基板11移到MOCVD裝置，藉MOCVD法 ，於半導體層12上結晶成桌出厚l//m之無摻雜的氮化鎵 ^紙張尺度適用中國國家標準（CNS ). A4規格（21〇><?9砂>楚) » / · (請先閱讀背面之注意事項再填寫本頁) ,ιτ 經濟部智慧財產局員工消費合作社印製 471000 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（J) 構成之磊晶層π(參照圖3(c))。這時，磊晶層13是在結晶 成長溫度下結晶成長。又，反應氣體係使用三甲基 鎵((CH3)3Ga)和氨(NH3)。 上述製造方法中，由於形成於矽單晶基板上的多孔砂 是作爲緩衝層來作用，氮化鎵磊晶層的結晶方位將會一致 ，而能促進磊晶層的2維成長。又，由於多孔矽具有複數 個細孔，將能緩和砂單晶和III族氮化物系化合物半導體的 晶格不匹配，而能磊晶成長出結晶性佳的III族氮化物系化 合物半導體。其結果，相較於以往的製造方法，將能得出 結晶性及表面平坦性良好的氮化鎵磊晶層。 又，上述製造方法中，在形成多孔矽時，由於使用陽 極氧化法，不致造成矽單晶基板的損傷即可簡單的形成多 孔矽。因此，依據上述製造方法，即可低成本且高良率的 製造出包含氮化鎵磊晶層之基板。 ..... . .. 針對實施例1製造出的氮化鎵磊晶層和以往的製造方 法製造出之氮化鎵磊晶層，測定77K下的光致發光 (photoiuminescence)強度（以下稱PL強度）。又，以往的製 造方法，係在矽基板上形成不具細孔的氮化鋁緩衝層後， 在氮化鋁緩衝層上結晶成長出氮化鎵磊晶層。 實施例1的製造方法所形成的氮化鎵層之PL強度顯 示於圖9，以往的製造方法所形成的氮化鎵之PL強度顯示 於圖15。如圖9所示般，實施例1的製造方法所形成的氮 化鎵層所得的結果是，其以波長550nm爲中心之稱作來自 深位準的發光之寬帶發光（以下稱深發光）弱，位於波長 20 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） ------------ 裝--------訂-------I -繞 (請先閱讀背面之注意事項再填寫本頁) 471000 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（) 354nm的頻帶端發光強。另一方面，以往的製造方法所形 成之氮化鎵層，如圖15所示般，深發光強而頻帶端發光弱 。有關頻帶端發光的強度’實施例1的氮化鎵層是以往者 的5倍。 一般，有關半導體之PL強度的評價中，頻帶端發光 強度及頻帶端發光和深發光的強度比關係著半導體結晶性 的優劣，已知頻帶端發光的強度越大，且頻帶端發光相對 深發光的強度比越大，結晶性越好。因此可知，實施例1 的氮化鎵層相較於以往者結晶性來得良好。 又，若以顯微鏡進行表面觀察可知，實施例1的氮化 鎵層的表面爲均一且平坦。另一方面，以往的製造方法所 製造出的氮化鎵層的表面爲嚴重的凹凸且不均一。基於此 可想成，相對於以往的ΙΠ族氮化物系化合物半導體的製造 方法因發生3維成長而使表面形態惡化，本發明的III族氮 化物系化合物半導體之製造方法則是發生2維成長而能得 出良好的表面形態。發生2維成長的理由可考慮如下，令 ΙΠ族氮化物系化合物半導體在半導體層12上結晶成長時 的成長初期過程中，能縮小氮原子和III族原子之基板表面 的擴散長，藉此III族氮化物系化合物半導體的成長核能多 數個形成於基板的表面。 (實施例2) 實施例2係說明本發明的含有化合物半導體層之基板 及其製造方法之另一實施例。 實施例2的含有化合物半導體層之基板，係圖2(a)所 1 ....... — — -_ 2】 _____ — ___ ’ — 本紙張尺度適用中國國家標準（CNS〉A4規格（2丨0X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 471000 A7 B7 五、發明説明（ 經濟部智慧財產局員工消費合作社印製 說明的含有化合物半導體層之基板l〇a之一例。實施例2 的含有化合物半導體層之基板係具備：矽單晶構成的基板（ 基板U)，多孔矽構成的半導體層15(厚3//m)，氮化鋁 (A1N)構成的半導體層16(厚50//m)，無摻雜氮化鎵構成的 磊晶層13(厚1/zm)。 上述構成中，由於在多孔矽（半導體層15)上形成作爲 緩衝層來作用的氮化鋁（半導體層16)，將能使氮化鎵構成 的磊晶層13的結晶方位一致，.同時基板11和磊晶層13間 因晶格不匹配或熱膨脹係數差所致的變形能被半導體層 12(半導覺層1S、I6)吸收。其結果，磊晶層I3的結晶性比 起以往更爲提昇，磊晶層13的表面比起以往更爲均一且平 坦。 Λ 以下係說明藉圖5所說明的製造方法製造上述實施例 2的含有化合物半導體層之基板的一例。 實施例2的製造方法中，首先，藉由將矽單晶基板陽 極氧化，以形成矽單晶基板(基板11)、和形成於矽單晶基 板上之多孔矽層（半導體層15)(參照圖5(a))。陽極氧化係 以實施例1所說明的條件來進行。 之後，在多孔矽層上’藉MOCVD法來形成氮化鋁構 成的緩衝層(半導體層16)(參照圖5(b))。這時，係於基板 溫度800t形成氮化鋁層。又，作爲反應氣體係使用三甲 、基銘和氣氣。 之後，將基板11移到結，晶成長爐，藉MOCVD法以 在氮化鋁緩衝層(半導體層16)上令無摻雜氮化鎵構成的磊 f詩先閱讀背面之注意事項再填寫本頁〕 本紙張尺度適用中國國家標隼（CNS ) A4規格（210Χ2ϋ釐） 471000 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（，\ ) 晶層1 3結晶成長成I " m厚（參照圖5(c))。适時’晶晶層 13是以和實施例丨同樣的方法來結晶成長。 依據上述製程，即可在多孔矽層上均一的形成氮化鋁 構成的緩衝層。所形成的氮化鋁緩衝層，在氮化鎵磊晶層 結晶成長時的昇溫過程中，將被單結晶化。因此，依據上 述製造方法，相較於實施例1，將能得出表面的均一性、 平坦性更高，結晶方向更一致的氮化鎵磊晶層。 針對實施例2.的製造方法所形成的氮化鎵磊晶層，測 定其77K的PL強度。測定結果顯示於圖10。從圖10可 朋顯的看出，實施例2的氮化鎵晶晶層中，幾乎看不到深 發光，且可觀測到強的頻帶端發光，相較於實施例1的情 形頻帶端發光的強度約爲2倍。基於此可知，實施例2所 得的氮化鎵晶晶層，相較於實施例1所得的氮化鎵晶晶層 ，其結晶性更佳。 (實施例3) 實施例3係說明本發明的含有化合物半導體層之基板 及其製造方法之另一例。 實施例3的含有化合物半導體層之基板，係圖1所說 明的含有化合物半導體層之基板10之一例。實施例3的含 有化合物半導體層之基板係具備：p型矽單晶構成的基板 11，具有複數個細孔I4之P型氮化鎵構成的半導體層12( 厚50nm)，氮化鎵構成的磊晶層13(厚2//m)。此處，半導 體層12係含有摻質鎂，鎂的添加量爲l〇18cnr3〜l〇21cnr3 ，較佳爲l〇2i)cnr3左右。又，細孔14的平均直徑爲3nm 23 (請先閉讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公楚） 471000 Α7 Β7 五、發明說明（〆） 左右，面密度爲lO'nV2左右。 依據上述構成，具有複數個細孔14之半導體層12係 作爲緩衝層來作用。因此，在半導體層21上形成磊晶層 Π時，p型矽構成的基板11和III族氮化物系化合物半導 體間因晶格不匹配所致之變形能藉半導體層12來緩和，而 能顯著的減少磊晶層Π之缺陷。又，由於細孔14的直徑 小到3nm左右，因細孔14所致之磊晶層13表面形態的惡 化將被抑制住。 其次，說明以圖6所說明的方法製造實施例3的含有 化合物半導體層之基板之一例。最初，將洗淨後的p型矽 單晶基板(基板U)配置於MOVPE(金屬有機氣相磊晶)裝置 內。 接著，用壓力7〇T(mt的氫充滿MOVPE裝置內，在氫 周圍氣氛中邊流通氨氣邊將p型矽單晶基板加熱至l〇9〇°C ’藉此來除去附著於p型矽單晶基板表面之吸附氣體、氧 化物、水分子等。 之後’將p型矽單晶基板的溫度降至550t，以三甲 基鎵、氨及雙環戊二烯合鎂(Cp2Mg)爲原料，在p型矽單晶 基板上形成p型氮化鎵構成的半導體膜61(厚50nm)(參照 圖6(a))。這時較佳爲，以半導體膜61中鎂的添加量成爲 1018cnT3〜l〇2lcn：r3，較佳爲1〇2〇cnr3左右的方式供給 Cp2Mg。 半導體膜61形成後，從MOVPE裝置取出基板。又， 在p型矽單晶基板之半導體膜61形成側的另一側之面上形 24 f靖先閱璜背面之注意事項再填寫本頁}
· -^1 n n II^0,- · n n I 經濟部智慧財產局員工消費合作社印製 本紙張尺度過用τ ®囵象標準（CNS)A4規格（21〇 χ 297公釐〉 471000 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（勺） 成蝕刻用電極。 之後，如圖7所示般，將形成有半導體膜61的基板 11浸漬於溶液71中，以半導體膜61爲陽極、電極72爲 陰極的方式流通電流。這時，溶液71係使用濃度O.lmol/ 升之鹽酸水溶液。又，電極72係使用白金。如此般，以在 氮化鎵構成的半導體膜61上形成複數個細孔14，而得出 形成有半導體層12之基板U(參照圖6(b))。這時，會因半 導體膜61的膜厚和鎂的添加量、電流大小及電流之電通時 間，而改變細孔14的大小和個數。半導體膜61的膜厚爲 5〇nm、鎂添加量爲109ΛιτΓ3的情形，藉由將100mA左右 的電流流通2小時左右，即可形成平均直徑3nm左右、面 密度10i()Cnr2左右的細孔。 之後，將形成有氮化鎵構成的半導體層12之基板11 再度配置於MOVPE裝置內。接著，用壓力7〇T〇rr的氫充 滿MOVPE裝置內，在氫周圍氣氛中邊流通氣氣邊將基板 11加熱至1050°C，藉此來除去附著於半導體層21表面之 吸附氣體、氧化物、水分子等。 之後，將基板11的溫度調爲l〇3〇°C ’以三甲基鎵、 氨爲原料，在半導體層12上形成氮化鎵構成的磊晶層13( 厚2μπι)(參照圖6(c))。如此般，以製造出含有化合物半導 體層之基板。 上述製造方法中，藉由以基板11側作爲陽極來流通電 流，即可在半導體膜61上以高效率來形成細孔14。 將上述製造方法所形成之氮化鎵磊晶層的截面用穿透 25 本紙張尺度適用中國國家標準(CNS>Ai規格（2】0 X 297公芨) 一~ — ------------ --------訂---------唆 (請先閱讀背面之注意事項再填寫本頁)- 471000 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（钩） 性電子顯微鏡來觀察時可知，氮化鎵磊晶層中的缺陷密度 爲108cm~左右’相較於以往的製造方法，其磊晶層的缺 陷密度係形成百分之一左右。 又’ ’ht上述製is方法所製造出的氮化鎵晶晶層的表面 用光學顯微鏡觀察時可知，係平坦且幾乎沒有發生任何的 龜裂。 又’上述實施例中’取代P型矽基板而使用p型碳化 矽基板、P型砷化鎵基板等p型半導體基板也能得出同樣 的效果。 (實施例4) 實施例4係說明本發明的含有化合物半導體層之基板 及其製造方法之另一例。 實施例4的含有化合物半導體層之基板，係圖2(b)所 說明的含有化合物半導體層之基板l〇b之一例。實施例4 的含有化合物半導體層之基板係具備：藍寶石構成的基板 11 ’無摻雜氮化鎵構成的半導體層16(厚50nm)，p型氮化 鎵構成的半導體層15(厚0.5//m)，無摻雜氮化鎵構成的磊 晶層13(厚2/zm)。此處，半導體層15係含有摻質鎂，並 具備複數個細孔14。半導體層15中鎂的添加量爲1018cnT 3〜1021cm_3，較佳爲l〇2t}cnr3左右。又，細孔14的平均直 徑爲3nm左右，面密度爲i〇iQcnT2左右。 依據上述構成，由於具有複數個細孔14之半導體層 I5係作爲緩衝層來作用，將能緩和氮化鎵構成的磊晶層13 和藍寶石構成的基板11間因晶格不匹配所致之變形。因此 26 I HI Is flu ^^9 1^1 1« . I · ^^1 tt ^^1 ^^1 n n n 一«Jt f^i n n 1^1 n I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用'中國國家標準（CNS)A4規格（210 X 297公釐） 7 4 0( ο 經濟部智慧財產局員工消費合作社印製 A7 _____B7__ 五、發明說明（β ) ，依據上述構成，能顯著的減少磊晶層13中之缺陷數。又 ，由於細孔1 4的直徑小到3nm左右，因細孔14所致之磊 晶層13表面形態的惡化將被抑制住。 其次，說明以實施形態3所說明的方法製造實施例4 的含有化合物半導體層之基板之一例。 最初，將洗淨後的藍寶石基板11配置於MOVPE裝置 內。 接著，用壓力7〇Torr的氫充滿MOVPE裝置內，在氫 周圍氣氛中邊流通氨氣邊將基板11加熱至1090°C，藉此 來除去附著於基板11表面之吸附氣體、氧化物、水分子等 〇 之後，將藍寶石基板11的溫度降至550°c，以三甲基 鎵、氨爲原料，在基板上形成無摻雜氮化鎵構成的半導體 層 16(厚 50nm)。 之後，將基板11的溫度調爲l〇30°C，以三甲基鎵、 氨及Cp2Mg爲原料，在半導體層16上形成p型氮化鎵構 成的半導體層(厚〇.5/zm)。如此般，以形成具備無摻雜氮 化鎵構成的半導體層和P型氮化鎵構成的半導體層之半導 體膜61(參照圖6(a))。又，p型氮化鎵構成的半導體層形 成時較佳爲，以鎂的添加量成爲l〇l8cm_3〜1021cm_3、較佳 爲102()cnr3左右的方式供給Cp2Mg。 P型氮化鎵構成的半導體層形成後，從MOVPE裝置 取出基板11。又，在P型氮化鎵構成之半導體層的表面形 成電極。 27 本紙張叉度適用中國國家標準（CNS)A4規格（210 X 297公髮了 ------------ 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本貝) 經濟部智¾財產局員工消費合作社印製 B7 _ - - _丨— 五、發明說明（> ) 之後，如圖7所示般’將形成有半導體膜61的基板 Η浸清於溶液7 1中’以半導體膜61爲陽極、電極7 2爲 陰輸的方式流通電流。适時的條件是和實施例3的情形相 同。藉由上述過程’以僅在半導體膜61中具有導電性之Ρ 型氮化鎵層上形成複數個細孔，而形成具有複數個細孔14 之半導體層丨5(參照圖2(b))。這時，會因Ρ型氮化鎵層的 層厚和鎂的添加量、電流大小及電流之電通時間’而改變 細孔14的大小和個數。P型氮化鎵層的層厚爲0.5 、鎂 添加量爲l〇2Qcn，3的情形’藉由將l〇〇mA左右的電流流通 2小時左右，即可形成平均直徑3nm左右、面密度 1左右的細孔。 之後，將基板11再度配置於MOVPE裝置內。接著， 用壓力70Τοιτ的氫充滿MOVPE裝置內，在氫周圍氣氛中 邊流通氨氣邊將基板11加熱至1Q50°C，藉此來除去附著 於P型氮化鎵層表面之吸附氣體、氧化物、水分子等。 之後，將基板11的溫度調爲l〇3〇°C，以三甲基鎵、 氨爲原料，在P型氮化鎵層(半導體層15)令氮化鎵構成的 磊晶層I3結晶成長。如此般，以製造出含有化合物半導體 層之基板l〇b。 上述製造方法中，藉由以ρ型氮化鎵作爲陽極來流通 電流’即可在ρ型氮化鎵層上以高效率來形成細孔14。 將上述製造方法所形成之氮化鎵磊晶層的截面用穿透 性電子顯微鏡來觀察時可知，氮化鎵磊晶層中的缺陷密度 爲108cnT2左右，相較於以往的製造方法，其磊晶層的缺 _28 本紙張尺度適用中國國家標導(CNS)Ai規格（210 X 297公餐) ----------- · ---I----^ , I----- ^ (請先閲讀背面之注意事項再填寫本頁) 471000 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（71 ) 陷密度係形成百分之一左右。 乂’將上製造方法所製造出的氮化鎵嘉晶層的表面 用光學顯微鏡觀察時可知，係平坦且幾乎沒有發生任何的 龜裂。 又，上述實施例4係顯示使用藍寶石構成的基板的情 形，取代藍寶石基板而使用尖晶石基板等絕緣性基板，n 型碳化矽基板、η型矽基έ ' η型砷化鎵基板等η型半導體 基板，Ρ型碳化矽基板、ρ型矽基板、ρ型砷化鎵基板等ρ 型半導體基板也能得出同樣的效果。 (實施例5) 實施例5係說明本發明的含有化合物半導體層之基板 及其製造方法之另一例。 實施例5的含有化合物半導體層之基板，係由厚ι5〇 //m的無摻雜氮化鎵結晶構成。實施例5的含有化合物半 導體層之基板，係以實施形態2或3所說明的方法形成含 有化合物半導體層之基板10、10a或10b後，藉除去磊晶 層13以外的部分來形成出。 邊參照圖11邊說明實施例5的含有化合物半導體層之 基板之一製造例。 首先，如圖11(a)所示般，在藍寶石構成的基板11上 ，形成無摻雜氮化鎵構成的半導體層16(厚50nm)、和ρ型 氮化鎵構成的半導體層15(厚0.5 ym)。如此般，以形成半 導體層16及15所構成的半導體層12b。由於這時的步驟 和實施例4所說明的步驟相同，故省略詳細的說明。 29 ------------'裂---------訂-------！吟 (請先間讀背面之注意事項再填寫本頁) ‘ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ο ο 1 7 4 經濟部智慧財產局員工消費合作社印製 A7 ___B7______ 五、發明說明（4) 之後，將基板Η配置於MOVPE裝置內，用壓力 70Τ〇〖τ的氫充滿HVPE裝置內，在氫周圍氣氛中邊流通氨 氣邊將基板加熱至105(TC，藉此來除去附著於半導體層I5 表面之吸附氣體、氧化物、水分子等。 之後，如圖l】（b)所示般，藉HVPE法在半導體層12b 上形成磊晶層13。具體而言，係將基板11的溫度調爲 l〇3〇t，以氯化鎵(GaCl3)、氨爲原料，在半導體層12b上 形成無摻雜氮化鎵構成的磊晶層13(厚如此般， 以製造出含有化合物半導體層之基板i〇b。 之後，從HVPE裝置將基板11取出，接著，藉由硏 磨來除去基板Π及半導體層12b，以得出圖11(c)所示之 無摻雜氮化鎵結晶構成的基板。 上述製造方法中，由於如實施例4所說明般能減少磊 晶層13的缺陷，故能得出缺陷少且具有良好的結晶性之無 摻雜氮化鎵結晶構成的半導體基板。 將上述製造方法所製造出之無摻雜氮化鎵基板的截面 用穿透性電子顯微鏡來觀察時可知，無掺雜氮化鎵基板中 的缺陷密度爲左右，相較於以往的製造方法所製 造出的氮化鎵基板，其缺陷密度係形成百分之一左右。 ‘又，將上述製造方法所製造出的無摻雜氮化鎵基板的 表面用光學顯微鏡觀察時可知，係平坦且幾乎沒有發生任 何的龜裂。 又，上述實施例5係顯示使用藍寶石基板構成基板11 的情形，取代藍寶石基板而使用尖晶石基板等絕緣性基板 30 本紙張尺度適用中國國^標準(CNS〉A4 $格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) I --------ή^τ· I I______ 471000 經濟部智慧財產局員工消費合作社印製 -------B7__ * —---_ 五、發明說明（4 ) ’ η型碳化砂基板、n型矽基板、n型神化鎵基板等^型半 導體基板’ Ρ麵⑽撕、Ρ _難、ρ _化鎵基板 等Ρ型半導體基板也能得出向樣的效果。 (實施例6) 實施例6係說明本發明的半導體裝置之一例。實施例 6的半導體裝置係一製造半導體雷射器的例子。 篸丨2，貫施例6的半導體雷射器係具備：ρ型矽 單晶構成的基板11，依序層合於基板u上之多孔矽構成 的半導體層12、p型氮化鎵構成的磊晶層13、ρ型 ΑΙο.Αα^Ν構成的ρ型包覆層131 ' ρ型氮化鎵構成的p型 導引層Π2、InGaN構成的活性層^型氮化鎵構成的 η型導引層134、η型AlojGaoN構成的^型包覆層135、 —氧化砂構成的電流狹窄層136、η型AluGa^N構成的η 型包覆層Π7、η型氮化鎵構成的η型接觸層14〇，以及形 成於半導體裝置兩端之ρ側電極139及η側電極140。此 處’晶晶層13係作爲接觸層來作用。又，活性層133係由 InowGao.uN構成的井層(厚3腿)和InQ.G5GaQ.95N構成的障 壁層(厚5nm)所構成，且是由3層井層和4層的障壁層交 互地層合出者。 實施例6的半導體雷射器所含的含有化合物半導體層 之基板1〇，係具備基板U、半導體層12、磊晶層13。 其次，說明實施例6的半導體雷射器之製造方法。 首先，用和實施例1所說明的方法相同的方法製造出 含有化合物半導體層之基板1〇。然而’實施例6的情形， 本紙張尺度適用中國國家標準（CNS)A4規恪（210 X 297公釐） -----------^ --------^--------» ^ . (請先閲讀背面之注意事項再填寫本頁) 471000 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（π ) 在磊晶層Π形成時，係藉由添加鎂以形成p型的氮化鎵磊 晶層。 之後，從P型包覆層Π1直到η型包覆層135係藉由 MOVCD法來形成。 之後’形成二氧化矽構成的電流狹窄層136。電流狹 窄層130，是在η型包覆層Π5的表面形成二氧化矽層後 ，形成光阻罩，藉由蝕刻掉不要的部分來形成出。 之後，將η型包覆層137和η型接觸層Π8藉 MOCVD法來形成出。 最後，在Ρ型矽單晶構成的基板11及η型氮化鎵接觸 層138的表面，藉蒸鍍法來形成ρ側電極139及η側電極 140。如此般，形成出實施例6的半導體雷射。 以下，係舉例來說明本發明的實施形態，但本發明不 限於上述實施形態，當然也能適用於根據本發明的技術思 想之其他實施形態。 例如，上述實施形態所說明的本發明之半導體裝置只 是一例，本發明當然也能適用於其他各式各樣的半導體裝 置。 〔發明效果〕 如以上所述般，本發明的含有化合物半導體層之基板 中，ΠΙ族氮化物系化合物半導體構成的半導體層，係形成 於具有複數個細孔之半導體層上。因此，依據本發明的含 有化合物半導體層之基板，由於能緩和基板和III族氮化物 系化合物半導體間的晶格不匹配，故能得出具備結晶性及 32 (請先閱讀背面之注意事項再填寫本頁) ---- 訂-------——線 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） 471000 經濟部智慧財產局員工消費合作社印製 A7 一_____B7________ 五、發明說明（M ) 平坦性佳的ΙΠ族氮化物系化合物半導體之含有化合物半導 體層之基板。 又，本發明的含有化合物半導體層之基板之製造方法 ，係在具有梭數個細孔Z半導體層上令ΠI族氮化物系化合 物半導體磊晶成長。因此，依據本發明的含有化合物半導 體層之基板之製造方法，將能緩和基板和III族氮化物系化 合物半導體間的晶格不匹配，故能製造出具備結晶性及平 坦性佳的III族氮化物系化合物半導體之含有化合物半導體 層之基板。 又，本發明的半導體裝置，係包含本發明的含有化合 物半導體層之基板，或包含藉本發明的含有化合物半導體 層之基板之製造方法所製造出之含有化合物半導體層之基 板。因此’依據本發明的半導體裝置，將能獲得性能優異 的半導體裝置。 〔圖式之簡單說明〕 圖1係顯示本發明的含有化合物半導體層之基板之一 例的截面圖。 圖2係顯示本發明的含有化合物半導體層之基板之另 一例的截面圖。 圖3係顯示本發明的含有化合物半導體層之基板的製 造方法之一例的製程圖。 圖4係顯示本發明的含有化合物半導體層之基板的製 造方法中一步驟的一例之模式圖。 圖5係顯示本發明的含有化合物半導體層之基板的製 33 參紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ------------- --------訂---------^ (請先閱讀背面之注意事項再填寫本頁) ‘ 471000 經濟部智慧財產局員工消費合作社印製 ---- A7 B7 五、發明說明（π ) 造方法之另一例的製程圖。 圖6係顯示本發明的含有化合物半導體層之基板的製 造方法之一例的製程圖。 圖7係顯示本發明的含有化合物半導體層之基板的製 造方法中一步驟的一例之模式圖。 圖8係顯示本發明的半導體裝置之一例的截面圖。 圖9係顯示本發明的含有化合物半導體層之基板之PL 強度測定結果的一例。 圖10係顯示本發明的含有化合物半導體層之基板之 PL強度測定結果的另一例。 圖Π係顯示本發明的含有化合物半導體層之基板的製 造方法之另一例的製程圖。 圖12係顯示本發明的半導體裝置之另一例的截面圖。 圖ί3係顯示以往的含有化合物半導體層之基板之一例 的截面圖。 圖14係顯示以往的含有化合物半導體層之基板的製造 方法之一例的製程圖。 圖15係顯示以往的含有化合物半導體層之基板之PL 強度的測定結果之一例。 〔符號說明〕 10、 10a、l〇b…含有化合物半導體層之基板 11、 31···基板 12、 12a、12b…半導體層(第1半導體層） 13…嘉晶層(2第2半導體層） 34 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------------ --------訂·--------線 (請先M讀背面之注意事項再填寫本頁> 471000 A7 B7五、發明說明（〇 ) 14…細孔 15、16…半導體層 ^ 41、7卜··溶液 42、72…電極 61…半導體膜 ----------- --------訂---------峻 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 471000 經濟部智慧財A局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 '一種含有化合物半導體層之基板，其特徵在於：係 具備基板、形成於前述基板上之第1半導體層、形成於前 述第1半導體層上之第2半導體層， 前述第1半導體層具有複數個細孔， 前述第2半導體層係由III族氮化物系化合物半導體 構成。 2、 如申請專利範圍第1項之含有化合物半導體層之基 板’其中前述第1半導體層爲緩衝層，前述第2半導體層 爲晶晶層。 3、 如申請專利範圍第2項之含有化合物半導體層之基 板，其中前述基板爲矽單晶基板，前述第1半導體層爲具 有複數個細孔之矽單晶構成。 4、 如申請專利範圍第2項之含有化合物半導體層之基 板，其中前述基板爲矽單晶構成， 前述第1半導體層係具備：具有複數個細孔之矽單晶 層，及形成於前述矽單晶層上之ΠΙ族氮化物系化合物半導 體層。 5、 如申請專利範圍第2項之含有化合物半導體層之基 板，其中前述第1半導體層係由ΠΙ族氮化物系化合物半導 體構成。 6、 如申請專利範圍第5項之含有化合物半導體層之基 板，其中前述第1半導體層係含有摻質。 7、 .如申請專利範圍第2項之含有化合物半導體層之基 板，其中前述細孔的平均直徑爲3nm以上10nm以下。 1 -------------裝------—訂·------Μ (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（21〇><297公着） 471000 A8 B8 C8 D8 六、申請專利範圍 8、 一種含有化合物半導體層之基板之製造方法，其特 徵在於：係具備 〕-----------裝-- {請先閱讀背面之注意事項再填寫本頁) 形成基板之第1步驟，該基板上形成有具有複數個細 孔的半導體層；以及 藉由在即述半導體層上令III族氮化物系化合物半導 體磊晶成長以形成III族氮化物系化合物半導體層的第2步 驟。 y 9、 如申請專利範圍第8項之含有化合物半導體層之基： 板之製造方法’其中前述基板爲砂單晶基板，前述半導鹘 層係包含具有複數個細孔之矽單晶層，前述第i步驟係包 含將矽單晶陽極氧化的步驟。 10、 如申請專利範圍第9項之含有化合物半導體層之 基板之製造方法，其中前述半導體層進一步包含形成於前 具有複數個細孔的矽單晶層上之III族氮化物系化合物半導 體構成的緩衝層， 前述第1步驟係包含：在前述陽極氧化後之前述具有 複數個細孔之矽單晶層上形成前述緩衝層的步驟。 經濟部智慧財產局員工消費合作社印製 π、如申請專利範圍第8項之含有化合物半導體層之 基板之製造方法，其中前述半導體層係由III族氮化物系化 合物半導體構成。 !2、如申請專利範圍第11項之含有化合物半導體層 之基板之製造方法，其中前述第1步驟係包含：在前述基 板上形成由III族氮化物系化合物半導體構成的半導體膜後 ，藉由將前述半導體膜在酸性或鹼性的水溶液中蝕刻以在 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 471000 經濟部智慧財產局員工消費合作社印製 ' Αδ Β8 C8 __ D8 六、申請專利範圍 前述半導體膜上形成複數個細孔之步驟。 13、 如申請專利範圍第12項之含有化合物半導體層 之基板之製造方法，其中前述半導體膜含有摻質， 在前述第1步驟中蝕刻前述半導體膜時，係對前述半 導體膜施加電壓。 14、 如申請專利範圍第8項之含有化合物半導體層之 基板之製造方法，其中進一步包含第3步驟，以在前述第 2步驟後，藉由除去前述基板和前述半導體層以形成由m 族氮化物系化合物半導體構成的基板。 15、 一種發光元件，係具備基板、形成於基板上之第 1半導體層、第1半導體層上所磊晶成長出之複數個半導 體層，其特徵在於： 前述第1半導體層具有複數個細孔； 前述複數個半導體層係由III族氮化物系化合物半導 體所構成； 前述複數個半導體層包含p型半導體層、發光層和n 型半導體層。 16、 一種發光元件之製造方法，該發光元件係具備基 板、形成於基板上之第1半導體層、第1半導體層上所磊 晶成長出之複數個半導體層，其特徵爲含有： 第1步驟，在前述基板上形成具有複數個細孔之前述 第1半導體層；以及 第.2步驟，在前述第1半導體層上讓111族氮化物系 化合物半導體進行磊晶成長，以形成前述複數個半導體層 3 本紙張尺度適中國國家標準（CNS ) Α4規格（210X297公董3 ~~ ^ (請先閱讀背面之注意事項再填寫本頁) ,1 % 訂 471000 ABCD 六、申請專利範圍 j (請先閱讀背面之注意事項再填寫本頁) 前述複數個半導體層包含p型半導體層、發光層和η 型半導體層。 17、 一種發光元件之製造方法，該發光元件係具備半 導體基板和形成於半導體基板上之複數個半導體層；該製 造方法含有： 第1步驟，在基板上形成具有複數個細孔之第1半導 體層； 第2步驟，在前述第1半導體層上，讓III族氮化物 系化合物半導體進行磊晶成長； 第3步驟，藉由除去前述基板和第1半導體層，以形 成由III族氮化物系化合物半導體所構成之前述半導體基板 ;以及 第4步驟，在前述半導體基板上形成前述複數個半導 體層； f 前述複數個半導體層包含Ρ型半導體層、發光層和η 型半導體層。 18、 一種場效電晶體’該場效電晶體係具備基板、形 經濟部智慧財產局員工消費合作社印製 成於基板上之第1半導體層、在第1半導體層上所磊晶成 長出之第2半導體層；其特徵在於： . 前述第1半導體層具有複數個細孔， 前述第2半導體層係由III族氮化物系化合物半導體 所構成。 19、 一種場效電晶體之製造方法，該場效電晶體係具 4 本紙张尺度逋用中國國家襟準（CNS ) A4規格（210 X 297公釐） 471000 A8 B8 C8 DB 六、申請專利範圍 備基板、形成於基板上之第1半導體層、在第1半導體層 上所磊晶成長出之第2半導體層；其特徵爲含有： 第1步驟，在前述基板上形成具有複數個細孔之前述 第1半導體層；以及 第2步驟，在前述第1半導體層上讓III族氮化物系 化合物半導體進行磊晶成長，以形成前述第2半導體層。 20、一種場效電晶體之製造方法，該場效電晶體係具 備半導體基板，該製造方法含有： 第1步驟，在基板上形成具有複數個細孔之第1半導 體層； 第2步驟，在前述第1半導體層上讓III族氮化物系 化合物半導體進行磊晶成長；以及 第3步驟，藉除去前述基板和第1半導體層，以形成 III族氮化物系化合物半導體所構成之前述半導體基板。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公ΪΤ
TW088112516A 1998-07-28 1999-07-23 Substrate containing compound semiconductor, method for manufacturing the same and its semiconductor device TW471000B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21215798 1998-07-28

Publications (1)

Publication Number Publication Date
TW471000B true TW471000B (en) 2002-01-01

Family

ID=16617850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088112516A TW471000B (en) 1998-07-28 1999-07-23 Substrate containing compound semiconductor, method for manufacturing the same and its semiconductor device

Country Status (3)

Country Link
US (1) US6344375B1 (zh)
KR (1) KR100359435B1 (zh)
TW (1) TW471000B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552385B (zh) * 2015-09-04 2016-10-01 錼創科技股份有限公司 發光元件
US10170455B2 (en) 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
US6867459B2 (en) 2001-07-05 2005-03-15 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
US7119400B2 (en) 2001-07-05 2006-10-10 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
US6653658B2 (en) * 2001-07-05 2003-11-25 Isonics Corporation Semiconductor wafers with integrated heat spreading layer
EP1349204A3 (en) * 2002-02-28 2007-05-02 Interuniversitair Microelektronica Centrum ( Imec) A method for producing a device having a semiconductor layer on a lattice mismatched substrate
EP1341222A1 (en) * 2002-02-28 2003-09-03 Interuniversitair Micro-Elektronica Centrum A method for producing a device having a semiconductor layer on a lattice mismatched substrate
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
EP1602125B1 (en) * 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
EP1548807B1 (en) * 2003-12-22 2018-08-22 IMEC vzw Method for depositing a group III-nitride material on a silicon substrate and device thereof
EP1583139A1 (en) * 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
DE102004059651A1 (de) * 2004-12-10 2006-06-14 Robert Bosch Gmbh Verfahren zur Bildung einer kristallinen Schicht auf einem Silizium-Substrat
JP4872450B2 (ja) * 2006-05-12 2012-02-08 日立電線株式会社 窒化物半導体発光素子
US20090272975A1 (en) * 2008-05-05 2009-11-05 Ding-Yuan Chen Poly-Crystalline Layer Structure for Light-Emitting Diodes
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
WO2020195355A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH0521361A (ja) 1991-07-16 1993-01-29 Sumitomo Electric Ind Ltd 化合物半導体結晶の成長方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5272355A (en) 1992-05-20 1993-12-21 Spire Corporation Optoelectronic switching and display device with porous silicon
JP3061973B2 (ja) * 1993-03-16 2000-07-10 シャープ株式会社 シリコン基板の多孔質化法及び多孔質シリコン層の形成方法
JP3156897B2 (ja) * 1994-03-10 2001-04-16 キヤノン株式会社 半導体基板及び半導体基板の作製方法
US5814533A (en) * 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
KR0163740B1 (ko) * 1994-12-09 1998-12-01 정선종 3-5족 화합물 반도체의 이차원 박막성장방법
JPH0983017A (ja) * 1995-09-08 1997-03-28 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
JPH0992882A (ja) 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6143629A (en) * 1998-09-04 2000-11-07 Canon Kabushiki Kaisha Process for producing semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552385B (zh) * 2015-09-04 2016-10-01 錼創科技股份有限公司 發光元件
US10170455B2 (en) 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads

Also Published As

Publication number Publication date
US6344375B1 (en) 2002-02-05
KR20000012001A (ko) 2000-02-25
KR100359435B1 (ko) 2002-11-04

Similar Documents

Publication Publication Date Title
TW471000B (en) Substrate containing compound semiconductor, method for manufacturing the same and its semiconductor device
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
US7001791B2 (en) GaN growth on Si using ZnO buffer layer
TW427039B (en) Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
US8829651B2 (en) Nitride-based semiconductor substrate and semiconductor device
JP2007294518A (ja) 窒化物系半導体基板及びその製造方法並びに窒化物系半導体発光デバイス用エピタキシャル基板
JP2006156958A (ja) 半導体素子及び半導素子の製造方法
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP3147316B2 (ja) 半導体発光素子の作製方法
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
CN106229397B (zh) 一种发光二极管外延片的生长方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
Chuang et al. Thin film GaN LEDs using a patterned oxide sacrificial layer by chemical lift-off process
JP2001291703A (ja) 半導体装置の製造方法
CN212323022U (zh) AlGaN基深紫外LED外延片
JP3780832B2 (ja) 半導体結晶の製造方法
JP2000106348A (ja) 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置
TW443016B (en) Semiconductor laser, semiconductor device and their manufacturing methods
Li et al. High-efficiency and crack-free InGaN-based LEDs on a 6-inch Si (111) substrate with a composite buffer layer structure and quaternary superlattices electron-blocking layers
Horng et al. Chemical lift‐off process for nitride LEDs from an Eco‐GaN template using an AlN/strip‐patterned‐SiO2 sacrificial layer
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP3546634B2 (ja) 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法
JP2002367909A (ja) 窒化物半導体膜およびその製造方法
JP2007189028A (ja) ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法
JP2001057463A (ja) 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees