TW463269B - Method for manufacturing LDMOS device having high breakdown voltage - Google Patents

Description

4 6 32 6 9 五、發明說明（l) 發明領域： 本發明與一種半導體高壓元件有關，特別是一種藉著 疏解過度密集的電場，以有效提高崩潰電壓之LM〇s元件 製作方法。 發明背景： 在半導體工業中’金屬氧化半導體電晶體（Metal_

Oxide-Semiconductor Transistor; MOS)可算是應用最廣 泛的元件了。因此’對新一代的超大型積體電路 吕，其中M0S元件的設計與製作，往往會決定此積體電路 的性能與效率。並且，由於各種M〇s元件的結構、物理特 性、與操作原理皆不盡相同，是以可隨著應用領域的不 同’而選擇適當類型的M0S元件。例如，當應用於高操作 電壓的工作環境時’可使用側向擴散M〇s(Lateral

Diffuse MOS; LDM0S)元件’來作為驅動裝置或放大器使 用。 凊參照第一圖，此圖即為目前廣泛使用的側向擴散 M0S元件10。其中，區域氧化層12形成於半導體底材14 上，並曝露出部份半導體底材14上表面，以作為定義元件 的主動區域使用。一閘極結構丨6由區域氧化層丨2上方，朝 著主動區域沿伸’而覆蓋住部份區域氧化層1 2與半導體底

第5頁 463269 五'發明說明（2) -- 村1 4。其中’在此閘極結構1 6的下方’並事先形成—閉極 氧化層18，以便使閘極結構16與半導體底材14產生所需的 絕緣效果。在製作完閘極結構1 6後，可再藉著使用離子接 雜程序，以閘極結構丨6與區域氧化層丨2作為罩冪，而形成 汲極區域2 0與源極區域2 2於主動區域中。然後，可形成介 電層24於半導體底材14上方’以覆蓋住閘極結構16、區域 氧化層12 ’且曝露出上述源極區域22與汲極區域2〇。 要特別指出的，在製作區域氧化層1 2時，於區域氧化 層1 2的兩側，往往會由於氧化矽的橫向擴張，而產生鳥嘴 效應（Bird’s Beak)。亦即，區域氧化層12的邊緣，會向 兩旁凸出而形成圖中所示的尖端部份26。因此，在後續製 作間極結構1 6時，閘極結構1 6亦會沿著尖端部份26沿伸至 區域氧化層12的上方。如此一來，當此LDMOS元件10在進 行操作時，於尖端部份26下方的半導體底材14中，將會產 生極為密集、且分佈不均的電場，而造成整個LDMOS元件 所能承受的崩潰電壓（Breakdown Voltage)大幅下降。 接者’請參照第二A圖及第二B圊，此部份圊示顯現了 上述LDM0S元件1〇中電壓等位線的分佈情形。在第二a圖 中’所製作區域氧化層之寬度S約等於2/zm。並且，在此 區域氧化層的邊緣亦會發生上述鳥嘴效應，而向兩侧延伸 出約0·5//ιπ的尖端。如此一來，由於通過區域氧化層的電 位線’往往具有沿著區域氧化層形狀分佈的趨勢。因此，

463269 五、發明說明（3) — 在LDMOS元件中的電位線，會沿著鳥嘴尖端而貫入其下的 半導體底材中，而使得區域氧化層與半導體底材接面 的，位線過度密集且分佈不肖。同樣的，參照第二b圖， 此區域氧化層之寬度s增加至，以便進一步提昇此 LDM0S元件的操作電壓。此時，由區域氧化層其尖端貫入 半導體底材的電位線將更趨密集，而使得此元 壓大幅下降。 明，貝1： 發明目的及概述： 本發明之目的在提供一種製作LDM〇s元件的方法， 以製作具有高崩潰電壓之LDMOS元件。 本發明之再一目的在提供—種使用TE〇s氧化層來提言 LDMOS元件其崩潰電壓之方法β ^ 在本發明中揭露了一種製作LDMOS元件之方法、首 先’可形成區域氧化層於半導體底材上，以曝露出部份半 導體底材而定義主動區域的位置。接著，可先在溫度高於 800 C的環境中，形成犧牲氧化層於區域氧化層與半導體 底材之表面。並且在6〇〇至800 °C的環境中，沉積氧化 層於此犧牲氧化層上表面。然後’進行姓刻程序以定義圖 案於TEOS氧化層上’其中TE0S氧化層會沿著區域氧化層的 邊緣向外延伸’而覆蓋住部份半導體底材上表面。再使用

第7頁 4 632 6 9 五、發明說明（4) 氫敗酸溶液移除未被TE〇S氧化層遮覆的犧牲氧化層。隨 後，，成閘極氧化層於半導體底材上，且形成多晶矽層於 閘極氧化層上。接著再進行蝕刻程序以定義閘極結構。I =閘極結構可由TE0S氧化層上方，向外沿伸而覆蓋住^ 份半導體底材表面。隨後，使用閘極結構、TE〇s氧化層、 與區域氧化層作為罩幂，對半導體底材進行離子佈植，以 形成源極、没極區域於區域氧化層兩側之半導體底材中。 發明詳細說明： 本發明提供一種製作LDMOS元件之方法。其中藉著形 成一 TEOS氧化層於區域氧化層上方，將可遮蔽住區域氧化 層側邊的烏嘴尖端’而使通過此處的電位線分佈的更均 勻。如此將可有效的疏解、分散半導體底材中聚集的電 場’而有效提高LDMOS元件之崩潰電壓。有關本發明之詳 細說明如下所述。 請參照第三圖’根據本發明所揭露製作侧向擴散 元件（LDMOS)之方法’首先提供一半導體底材5〇。一般而 言，可使用具<1 〇〇>晶向的P型單晶矽，來作為半導體底材 50。至於其它種類的半導體材料，諸如神化鎵（gaHium arsenide)、鍺（germanium)或是位於絕緣層上之矽底材 (silicon on insulator，SOI)亦可作為此處的半導體底 材50使用。另外’由於半導體底材表面的特性對本發明而

463269 、發明說明（5^ ~~' *—-

:，並不會造成特別的影晌，是以其晶向亦可選擇<11〇> 或<π 1>。接著，可使用較高電壓來進行離子佈植程序’ 在半導體底材50中定義出高電壓N型井。並使用較低 電壓進打離子佈植程序，而定義低電壓？型井於上述N 隨後，形成彼此間隔的區域氧化層（L〇c〇s)52、54、 56於半導體底材5〇上，並曝露出部份半導體底材μ上表 面，以作為後續定義元件的主動區域（Active Area)。其 :L位於區域氧化層52與54間的主動區域58 ’正好曝露出 部份P型井的上表面。至於，位於區域氧化層54與56間的 主動區域60 ’則曝露出部份n型井的上表面。 一般而言’在製作區域氧化層時，可先形成一墊氧化 層（Pad Oxide)於半導體底材50上表面，再形成一氮化矽 層於此塾氧化層上方《然後’使用熟知的微影蝕刻製程移 除部份氮化矽層’以便定義出區域氧化層的位置。亦即， 在疋義氮化石夕層的圖案後，僅有上述主動區域的上方，會 有殘留的氤化矽層存在。接著’將半導體底材放置於氧 化爐管中’在含有水氣的環境中進行熱氧化程序，而形成 上述區域氧化層52、54與56。同時’對主動區域而言，由 於其為殘留的氮化石夕所遮蓋’因此在這些位置上，將不會 开> 成區域氧化層。與上述相同的，在進行製程時，這些區 域氧化層52〜56的邊緣，亦會向水平方向擴散，而形成圖

第9頁 463269 五、發明說明（6) 中的鳥嘴（bird’ s beak)外觀。在製作完區域氧化層52~56 後’可以熱磷酸去除殘餘之氮化矽層’再以稀釋的S氫氟酸 (50: 1)溶液去除上述墊氡化層’而形成圖中所示的區域氧 化層5 2〜5 6。 隨後，請參照第四圖’形成TEOS氧化層62，以覆蓋上 述區域氧化層54。其中，此TEOS氧化層62可沿著區域氧化 層54的邊緣向外延伸，而覆蓋住部份半導體底材上表 面。在本發明所舉的實施例中，此TE〇s氧化層62會由區域 氧化層54沿伸至P型井上表面，而遮蓋住部份半導體底材 5〇。一般而言，可在溫度約600至8〇〇它且壓力約〇. ι至 lj)torr的環境中，使用正矽酸乙酯（TE〇s)材料，進行化學 氣相沈積程序（CVD)，而形成所需的TE〇s氧化層62。如此 一來，由於製作TEOS氧化層62的溫度較高，是以兑材質合 具有較佳的緻密性，且其階梯覆蓋能力亦會較佳，而^ 勻的塗佈於區域氧化層54與P型井之表面。 在較佳的實施例中，製作上述TE〇s氧化層62時，可 使用TEOS材料沉積一氧化層，以均勻 ?上方1著’再形成光阻層於此氧化層上表 微影製程疋義光阻層的圖案。然後 刻罩冪，對湖氧化層進行乾丄；用：$阻層作為姓 中的應氧化層62。另外，在較佳的實施例中， 程序後的TEOS氧化層62，會由卩碗，ν & 、蝕d ^ 會由&域巩化層54的邊緣，向外 463269 五 '發明說明（7) 延伸約0,3 ~ 〇.8vm的距離，而覆蓋住部份p型井之上表 面。 要特別說明的，在製作TEOS氧化層62前，往往會先進 行 道彳示準的清潔程序（standard clean)，以便移除半導 體底材50上方的聚合物、或污染微粒。另外，在完成上述 清潔程序後，會再形成一犧牲氧化層（SAC 〇xide)於半導 體底材50表面’旋即移除此犧牲氧化層，以進一步清除半 導體底材50表面的缺陷或污染雜質。但值得注意的是，由 於犧牲氧化層往往是在溫度高於8〇〇它的環境中製作，因 此其材料的緻密程度，會比TEOS氧化層更佳。是以，對本 發明中的TEOS氧化層62而言，可以選擇性的保留部份SAC 氧化層於其下方’而藉著SAC氧化層高溫製作的材質緻密 特性’進一步提昇TEOS氧化層62與半導體底材50接面間的 材料特性。換言之，在製作SAC氧化層後，可進行上述製 作TEOS氧化層62的步驟。並在定義出TEOS氧化層62的圖案 後，以50:1的HF水溶液將未被遮蓋的SAC氧化層移除。如 此’可在TEOS氧化層62的下表面，保留部份SAC氧化層。 接著’可形成閘極氧化層64於半導體底材50上《其 中，此閘極氧化層64覆蓋於TEOS氧化層62上方，並且沿著 TEOS氧化層62的邊緣向外延伸，而覆蓋住部份p型井之上 表面。一般而言，此閘極氧化層64可以合適的氧化物化學 組合及程序來製作。例如，可以在溫度約8 〇 〇至1丨〇 〇充氧

46326 9

的蒸氣環境中，形成所需的氧化矽β或者，可使用化學氣 相沈積法來形成上述的閘極氧化層。 然後，製作閘極結構66於閘極氧化層64的上表面。在 較佳實施例中，可使用低壓化學氣相沈積法（LpcvD)，在 «•度約在600至650 C、且壓力約0.3至0.6托耳的環境中， 將矽曱烷（s i 1 ane ; S i Η4 )加熱並解離，以沉積所需的多晶 石夕層再使用被影製程對多晶石夕層進行钱刻，以便定義閘 極結構66。 請參照第五圖’隨後可使用閘極結構66、TE〇s氧化層 62、與區域氧化層52〜56作為罩幂，對半導體底材50進行 離子佈植程序，以分別在區域氧化層54兩側的半導體底材 50中，形成源極區域68與汲極區域70，如此可定義出 LDNMOS元件100於半導體底材5〇上。其中，源極區域68是 形成於P型井的上表面，而汲極區域T0則是形成於N型井的 上表面。接著，可形成一介電層72以覆蓋於半導體底材50 上方’以作為層間介電層使用。其中，此介電層72會覆蓋 住區域氧化層52〜56、閘極結構66與TE0S氧化層62，且曝 露出源極區域68與汲極區域70。 值得注意的，由於區域氧化層54上方，具有TE0S氧化 層62，因此在整個LDNMOS元件1 00進行操作程序時，電位 線的分佈將會沿著整個氧化物結構（包括TE0S氧化層62與

第12頁 463269 五、發明說明（9) 區域氧化層54)的形狀’貫入其下的半導體底材5〇。如 此’將可使電位線的分佈，具有較為垂直的趨勢，而使分 佈於TEOS氧化層62下方的雷揚承氙： 幻电場更為均勻。從而有效的提昇 整個LDNMOS元件100的崩潰電壓β 請參照第六Α圖與第六Β圖’《中顯示使用本發明方法 製作LDNMOS元件100，所造成電壓等位線的分佈情形。在 第六A圖中，所製作區域氧化層之寬度s約為。並且， 以圖中的點A作為參考點時，此區域氧化層約分佈在座標6 // m至8 a m間。同樣的，此區域氧化層的邊緣亦會發生鳥 嘴效應，而向兩側延伸出約〇. 5 y m的尖端，是以就X此個區 域氧化層來s尤’其兩側的鳥嘴尖端會分別凸出至座標&. 5 V in與8. 5以m的位置。但是，由於在此結構中，使用了 TEOS氧化層來覆蓋區域氧化層，因此通過整個氧化物（包 括區域氧化層與TEOS氧化層）的電位線，在沿伸至其下的 半導體底材中，會具有較均勻且緩和的分佈。同樣的，參 照第六B圖’此區域氧化層之寬度s增加至6 v m，且分佈位 置約在座標6 " m至1 2 μ m間（以點A作為參考點）。此時，因 為源極區域與汲極區域的間隔較大，是以所製作的LDNM〇s 元件將具有較大的操作電壓。如圖中所示，電壓等位線雖 然較為密集’但由於分佈得很平均，是以可有效的提昇 LDNMOS元件的崩潰電壓。 请參照第七A圖與第七B圖，此部份附圖顯示當區域氧

第13頁 4 6 326 9 五、發明說明（10) 化層寬度s = 2eni時，傳統方法製作的LDNM0S元件’與使用 本發明方法製作的LDNMOS元件（加入了TE0S氧化層），其電 流/電壓曲線圖之比較。第七A圊顯示了没極電流（I d)相對 於汲極電壓（Vd)之情形。顯然，在使用本發明方法所製作 的元件，其汲極電流I d (庙線11 〇 )在進入飽和區後，會略 高於傳統元件的汲極電流I d (曲線1 1 5 )。特別是對高壓 LDMOS元件來說，其主要的應用往往作為驅動元件或放大 元件使用。換言之，在飽和區中的操作特性，往往會決定 所製作高壓LDM0S元件的好壞。因此，使用本發明所揭露 的LDMOS元件，將可在飽和區中提供較佳的操作特性q 至於’在第七B圖中’則顯示在閘極接地 上升造成汲極至源極穿透（punch through)的情形下，所 製作LDM0S元件其崩潰電壓的變化。其中，曲線 統瞻元件，在没極偏壓持續上昇時，其丄流;d丁的傳 變化情形。其中，當汲極偏壓上昇至約85伏特時，LM〇s 兀件將無法承受而崩潰。是以此時的汲極電流id將急速的 士昇相對的，參照曲線1 2 0 (本發明所提供的LD_元 汲極偏壓持續上昇至約1〇0伏特時’此[別⑽元 :才：：近崩潰點…’使用本發明方法製作剛3元 件，的確可以有效的提高其崩潰電壓值。 再請參照第八A圖與第八b圖

4 6 3269

發明說明（π) 壓曲線圖比較。第八A圖中，使用本發明方法所製作 件’其汲極電流Id(曲線130)在進入飽和區後，仍會言於 傳統元件的汲極電流Id(曲線135)，而可提供[⑽的元"件較 佳的操作特性。至於，在第八3圓中，對傳統的L刪s元件 而舌’當沒極逆電壓持續上昇至約】5〇伏特時便會發生崩 潰，而使汲極電流Id(曲線145)急速上升。但對本^明方 法所製作的LDMOS元件而言，當汲極逆偏壓上升至大約18〇 伏特時才會發生崩潰，並使汲極電流1(1(曲線14〇)各速上 升。顯然，藉著運用TE0S氧化層’確實可以有效的提高元 件的崩潰電壓。 _ 參照第九圖，此圖顯示根據本發明的方法，形成T £ 〇 s 氧化層時，其延伸長度所造成的影響。其中，當以高電壓 ，行離子佈植的N型井，具有雜質濃度為3· 5E12，且區域 氧化層的寬度S為6 時’如果TEOS氧化層的側壁位置（進 行蚀刻程序的位置）在座標4 · 8至4 2 # m間，則元件的崩潰 電壓可提高至1 8 0伏特左右。要特別強調的，此處的側壁 位置，是使用第六B圖中的點A作為基準點所進行的量測。 亦即’當區域氧化層位於座標時，可使TEOS 氧化層的側壁位置’位於座標4, 2至4. 8 β Π1之間，而有效 的提升元件崩潰電壓。另外，當TE〇s氧化層的侧壁座標為 5·2以m時’元件的崩潰電壓僅上升至158伏特左右。顯 然’當TE0S氧化層凸出於區域氧化層邊緣的長度愈短時’ 其提升崩潰電壓的效果愈差。另外，在此圖表中並顯示在

第15頁 463269 五、發明說明（12) 未使用T E 0 S氧化層的情況下，此L D Μ 0 S元件將祇有約1 5 5伏 特的崩潰電壓。是以在使用TEOS氧化層來疏解密集的電場 後’確實可有效的提昇崩潰電壓約16%。 同樣的，當以高電壓進行離子佈植的Ν型井具有雜質 濃度為4Ε12 ’且區域氧化層的寬度s為6 /ζιη時，如果不使 用TEOS氧化層’則所製作的LDMOS元件將僅有約11〇伏特的 崩潰電壓。但是，當使用了 TEOS氧化層，且令其側壁位置 位於座標4. 8以m時，則元件的崩潰電壓將立刻增加至丨4 j 伏特左右，而有效的提昇崩潰電壓約30%。 本發明雖以一較佳實例闡明如上，然其並非用以限定 本發明精神與發明實體，僅止於此一實施例爾^特別是 上述實施例中，僅利用LDNMOS的製作來作為說明。{曰g $ 悉此領域技藝者’當可輕易了解本發明所提供之方法，& 可同時應用於半導體底材上的LDPMOS元件。是w' ^ Λ 在不脫 離本發明之精神與範圍内所作之修改’均應包含在下述之 申請專利範圍内。

第16頁 463269 圖式簡單說明 ------ 藉由以下詳細之描述結合所附圖示，將可輕 上述内容及此項發明之諸多優點，其中： 的了解 第一圖為半導體底材戴面圖 LDMOS元件其相關結構； 顯示以傳統方 法製作的 顯示傳統LDMOS元 第二A、B圖為半導體底材截面圖 件其電位線的分佈情形； 第三圖為半導體底材截面圖’顯示根據本發明， 成區域氧化層於半導體底材上之步驟； x ’形 第四圖為半導體底材截面圖，顯示根據本發明形 T E 0 S氧化層、閘極氧化層與問極結構之步驟； 第五圖為半導體底材截面圖，顯示根據本發明 極、没極區域於半導體底材上之步驟； "、 第六Α、β圖為半導體底材截面圖，顯示本發明 LDMOS元件其電位線的分佈情形； 第七A、B圖為電流曲線圖’分別顯示當區域氧化層的 寬度為2 a m時，其汲極電流Id相對於汲極電壓盥逆 ^ 情形； 八 义 第八A、Β圖為電流曲線圖，分別顯示當區域氧化層的 寬度為6 # m時，其汲極電流丨d相對於汲極電壓盥逆偏壓 情形；及 < 第九圖為實驗數據圖，顯示隨著TE0S氧化層凸出於區 域氧化層邊緣的距離改變，所造成元件崩潰電壓的變化 形。 ^

第17頁

Claims (1)

1. 463269 六、申請專利範圍 1. 一種製作側向擴散MOS元件（LDMOS)之方法，該方 法至少包括下列步驟： 形成區域氧化層於半導體底材上； 沉積乳化層以覆蓋該區域氧化層，其中該氧化層沿著 該區域氧化層的邊緣向外延伸，而覆蓋住部份該半導體底 材上表面； 形成閘極氧化層於該半導體底材上，其中該閘極氧化 層並覆蓋該氧化層’且沿著該氧化層之邊緣向外延伸，而 覆蓋住部份該半導體底材表面； 製作閘極結構於該閘極氧化層上；且 使用該閘極結構、該氧化層、與該區域氧化層作為罩 冪，對該半導體底材進行離子佈植，以形成源極、汲極區 域於該區域氧化層兩側之該半導體底材中。 2. 如申請專利範圍第1項之方法，其中上述之氧化層 是由TEOS氧化層所構成。 —3 ·如申請專利範圍第1項之方法，其中上述氧化層沿 著該區域氧化層的邊緣向外延伸約〇. 3 至〇. 8 。曰 /·如申請專利範圍第1項之方法，其中上述氧化層可 覆蓋住該區域氧化層之烏嘴尖端。

   第18頁 463269 六、申請專利範圍 — 層之程序’更包括下列步驟： 形成一犧牲氧化層（SAC Oxide)以覆蓋該半導體底材 沉積一TE0S氧化層於該犧牲氧化層上表面； 定義該TE0S氧化層之圖案；且 移除未被該TE0S氧化層遮蔽之該犧牲氧化層。 6·如申請專利範圍第1項之方法，其t上述之氧化層 包括位於上方的TE0S氧化層，以及位於下方的犧牲氧化 層，其中該TE0S氧化層是在溫度約6〇〇至8〇〇。〇的環境中形 成’而該犧牲氧化層則是在溫度高於8〇〇 t以上的環境中 形成。 其中上述製作閘極 8.如申請專利範圍第1項之方法 結構之程序更包括下列步驟： 形成多晶矽層於該閘極氧化層上；且 姓刻該多晶矽層以定義出閘極結構。 9. 一種製作侧向擴散M0S元件（LDM0S)之方法，該方 法至少包括下列步驟： ^ 形成區域氧化層於半導體底材上； ’儿積TE0S氧化層以覆蓋住該區域氧化層與該半導體底

   第19頁 463269 六、申請專利範圍 材表面； 進行蝕刻程序以定義圖案於該TEOS氧化層上，其中該 TEOS氧化層會沿著該區域氧化層的邊緣向外延伸，而覆蓋 住部份該半導體底材上表面； 形成問極氧化層於該半導體底材上； 形成多晶矽層於該閘極氧化層上； 進行蝕刻程序以定義閘極結構，其中該閘極結構可由 該TEOS氧化層上方，向外沿伸而覆蓋住部份該半導體底材 表面；且 使用該閘極結構、該TEOS氧化層、與該區域氧化層作 為罩幂，對該半導體底材進行離子佈植，以形成源極、汲 極區域於該區域氧化層兩侧之該半導體底材中。 10·如申請專利範圍第9項之方法，其中上述TEOS氧 化層是在溫度約600至800 °C的環境中形成。 11 ‘如申請專利範圍第9項之方法，其中上述TEOS氧 化層沿著該區域氧化層的邊緣，向外延伸約〇 · 3仁m至〇 · 8 β ID 0 12.如申請專利範圍第9項之方法，其中上述TEOS氧 化層可覆蓋住該區域氧化層之鳥嘴尖端。 1 3 _如申請專利範圍第9項之方法，其中在沉積上述 463269 六、申請專利範圍 TEOS氧化層之前，更 覆蓋該半導體底材。 包括形 成犧牲氧化層（SAC Oxide)以 1 4.如申請專利範圍第1 3項之方法，其中在蝕刻該 TE0S氧化層後，可使用氣氟酸溶液將曝露的犧牲氡化層移 除。 15，如申請專利範圍第13項之方法，其中上述犧牲氧 化層是在溫度高於800 °C以上的環境中形成。