TW462214B - A method and structure of four layer circuit board improving circuit performance and avoiding electromagnetic interference - Google Patents
A method and structure of four layer circuit board improving circuit performance and avoiding electromagnetic interference Download PDFInfo
- Publication number
- TW462214B TW462214B TW88111934A TW88111934A TW462214B TW 462214 B TW462214 B TW 462214B TW 88111934 A TW88111934 A TW 88111934A TW 88111934 A TW88111934 A TW 88111934A TW 462214 B TW462214 B TW 462214B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit board
- performance
- circuit
- electromagnetic interference
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
462214 A7 —_______ ----------67_____ 五、發明说明(1 ) 本發明係有關於一種改良電路性能及避免電磁干擾 之四層電路板之方法及結構,特別是指一種藉由改變各 層板間絕緣層之厚度之壓合方式俾提高信號品質及有效 抑制電磁干擾。 5 按,—般傳統之四層電路板,其各層之排列方式係 奸浐部中呔ir1¥-i;Jl-只-τ消"合竹^-印欠 —II ί,.^ί ^^^1- n nn ^ dn In m* n^i leJ (諳先閲讀背面之注意事項再禎巧本頁) * 如第一圖所示’該電路板之第一、四層為信號層S1、S2, 第 >層為接地層GND及第三層為電源層power,且第一層 Si A第四層S2面向空氣介質之一面係可供阻-設元件1 〇 ; 其中’該第二層GND與第三層power之間係壓合有一 36mil ίο厚之第一絕緣層11 ’該第二層GND與第一層S1及第三層 POWER與第四層S2之間分別壓合有一 8mil厚之第二絕緣 層12、13 ’而且’該第二絕緣層12與第三絕緣層13之 材質係為一聚酯膠片(PP·),該第一絕緣層11之材質 係為一紙質、玻璃纖維之類的基材(core);而如上所述, 15各層板間的壓合方式會使得第一層si對第二層GND之阻 抗值1^1 =第四層32對第三層?0贴1"之阻抗值1^4与71.3 歐姆’且由於該第一絕緣層11之厚度為36mil,以致當 一高速訊號在此一電路板中傳輸時,該高速訊號從如第 一廣Si因走線之關係而必須穿層至該第四層δ2時,會 20導敫該高速訊號之訊號反射,並造成訊號傳輸品質不良, 立造成整個信號迴路變大,而造成過高之電磁波干擾β 再者’一般而言,信號層愈接近接地層磁通抵消愈 佳’但傳統電路板中位於第四層之信號層S2因無法靠近 接地層GND,故磁通抵消效果較差,且信號層S2相較於 __ 苐4頁 本紙張尺度述家標车(cNS ) Α4規格< 21〇Χ297公釐) "" ' -- 4 6 22 1 4 A7 B7 五、發明说明(2 ) 信號層S1離接地層較遠,故信號迴路較大’而使訊 號反射較多因而影響訊號品質。 另外,此種電路板在走高速訊號時’其傳輸線路之 P且抗值設計,亦就是層與層之間之阻抗值,依照Intel 5設定之規格理論值最妤應在±10%最好,也就是最好 在49. 5 Ω〜60. 5 Ω之間(或至少鄰近此範圍)’但由傳統 電路板所算出之外層阻抗值Rsl(Rs2)=73. 1Ω ’皆遠超出 了此一範圍,實不適於走高速訊號’故若使電路板之之 第一、四層為訊號走線層SI、S2的相對阻抗值Rsl、Rs2 ίο在此範圍或接近此範圍將更適用於高速線路’進而提高 產品在產業之利用價值。 有鑑於此,是以’本發明人累積多年從事該行業之 經驗,積極從事研究,終有本創作『改良電路性能及避 免電磁干擾之四層電路板之方法及結構』之產生。 15 本發明之主要目的,係提供一種改良電路性能及避 免電磁干擾之四層電路板之方法及結構1特別是指一種 藉由改變各層板間絕緣層之厚度及其壓合方式俾提高信 號品質及有效抑制電磁干擾。 而,本發明之主要特徵,係為改變壓合之步驟’將 20原本位於第四層之信號層壓合至第三層’並將原本位於 第三層之電源層改變壓合至第四層,並改變各該絕緣層 間之厚度;進而達到降低高速訊號之反射及電磁波干擾 ’俾可提高訊號品質並適用於高速訊號之走線。 爰是,為達到上述之目的,本發明係提供一種改良 ____第5頁 本紙張尺度適州中1¾國家榇準(CNS ) A4規格(210X297公釐) {請先閲讀背面之注意事項再填巧本頁) 訂 462214 A7 B7 五、發明説明(3 ) 電路性能及避免電磁干擾之四層電路板之方法及結構, 係包括一位於該電路板之第二及第三層之間的第一絕緣 層、兩分別位於該電路板之第一及第二層之間的第二絕 緣層及兩分別位於該電路板之第三及四層之間的第三絕 5 緣層,其特徵在於:該電路板之第三層係為一第一信號層 ,第二層係為接地層,第三層係為一第二信號層,而第 四層則為一電源層。 有關本發明為達上述目的、特徵所採用的技術手段 及其功效,茲例舉較佳實施例並配合圖式說明如下: 10 第一圖係習知四層電路板之示意圖 第二圖係本發明較佳實施例之結構示意圖 第三圖係本發明較佳實施例計算第一信號層之阻值( 即内層之信號層)之示意圖。 第四圖係本發明較佳實施例計算第二信號層之阻值( 15 即外層之信號層)之示意圖。 圖號對照表: GND 接地層 Power電源層 20第一絕緣層 S1 第一信號層 21第二絕緣層 S2 第二信號層 2〇 22第三絕緣層 請參考第二圖所示,本較佳實施例係為一四層電路 板,其中,吾人先設該第二層為接地層GND,在本實施例 中,係用一整片銅箔當作接地層GND ’並以一材質為一紙 質、玻璃纖維之類的棊材為第一絕緣層20和一第一信號 第6頁 本紙張尺度速用中囤國家標率(CNS ) A4規格(210X297公釐) m--·_- ^^^1 ί ml 一 1 tm n^— Inf ^^^1 ί -6I (誚先閲讀背面之注意事項再填巧本頁) 462214 A7 B7 五、發明説明(4 10 15 20 層S1相壓合’在本較佳實施例中,該用以走線用之第一 信號層S1即為該電路板之第三層,在該第一信號層S1 中’僅有走線部分以銅箔作傳輸訊號,而其餘部分則蝕 刻掉;下一步,吾人在已壓合之兩層電路板其接地層GND 未與第一絕緣層20壓合之表面以一材質為聚酯膠片之第 二絕緣層21與一第二信號層S2相壓合,而在本較佳實 施例中,此第二信號層S2即為此電路板之第一層;下一 步再將已壓合之三層電路板其中該第三層之第一信號層 S1未與第一絕緣層20壓合之表面以材質為聚酯膠片之第 三絕緣層22與位於第四層之電源層power壓合,在本較 佳實施例中,該電源層power為一整片的鋼箔。 因此’在本較佳實施例中,該電路板第二層GND及第三 層S1之間係為第一絕緣層20,位於該電路板第一、第二層 S2、GND間係為第二絕緣層21而位於該電路板第三、第四層 SI、POWER間則為第三絕緣層22,而該電路板之第三層係為 一第一信號層S1,第二層係為接地層GND,第一層係為一第 二信號層S2,而第四層則為一電源層POWER。 藉由上述構造,吾人將該等信號層SI、S2壓合於第三 及第一層,使S1及S2最接近接地層GND,磁通抵消最佳,而 和習知之電路板比較,請比較第一及第二圖,將一信號層 由第四層移至第三層之做法,也使該訊號在穿層走線時(务 第一層S2穿層至第三層S1),信號迴路(走線之距離)大幅 縮短,可大幅提高信號品質,而將信號層移至第三層後, 受到接地層GND (第二層)及電源層POWER (第四層)形成 第7頁 先 閱 讀 背 ίι 之 注 意 事 項 再 η 本 頁 訂 本紙张尺犮適用中國國家標準(CNS〉A4规格(210x 297公釐) 462214 A7 __________ B7 五、發明説明(5 ) 三明治方式之夾制方式,造成遮蔽效應,俾能更有效抑制 電磁干擾β 而如前述所提及,電路板之各該訊號走線層S1、S2 之相對阻抗值最好相近,且最好在於Intel規定之高速 5 線路理論阻抗值49. 5〜59. 5歐姆或鄰近此範圍,本發明 人發現更可藉由改變各絕緣層之厚度而使各該訊號走線 層SI、S2之相對阻抗值隨之改變,進而達到各層阻抗匹 配之目的’故藉由下列之公式來大致說明其-研發之過程 10 首先,請參考第三圖,在本實施例中,該電路板的 第三層’即該第一信號層S1相對於接地層GND與電源層 Power之相對阻抗R1 ’可利用下列公式1求出阻抗值r1: 其中:ER=介電值係數=4. 5
* 60 in. 48 s}ER 0.67 抓 0,8+ \ W
Tl =第一信號層之厚度=1. 4mil=l〇z 15 (誚先閱讀背面之注意事項再填荇本頁) "° W =線寬=6mil 又’如第四圖所示’該電路板外層之相對阻抗值, 即第二信號層S2對於接地層GND之阻抗值R2可先設定 第二絕緣層之適當厚度H2再利用下列公式1求出阻抗值 R2: 20 其中: 87 \ER +1.41 5.9ZH2 I ,0.8^ + 72] 第8頁 本紙張尺度適扣中闽國家標準(CNS ) A4規格{ 210X 297公釐) 4622 1 4 A7 _______ B7 五、發明説明(6 ) ER =介電係數=4. 5 H2 =第二絕緣層之厚度 W =線寬=6mil T2 =該第二信號層S2的厚度=0. 7mil=0. 5oz 5 本發明人利用上列之方式經多次反複嘗試再經測試 ,求出第一絕緣層的厚度H1在6. 175-6. 825mil範圍内, 在此以Hl=6. 5mil為佳、第二絕緣層厚度H2在4. 75-5.25mil範圍内,以Η2=5πιΠ為佳,及第三絕^緣層厚度H3 於48-50mil範圍内,第一信號層S2相對於接地層GND ίο 與電源層Power之相對阻抗R2=58. 7歐姆,而經過測試 後,該第二信號層S1之阻抗值Rl=57, 7歐姆,並符合intel 所制定之規格標準。 綜上所述,本發明有下列之優點: 1. 縮短高速訊號之迴路:因相較於習知之電路板,穿層時 15 整體迴路大大縮短,更適於高速 訊號行走。 2. 磁通抵消佳:因高速訊號不會反射,故亦不會產生駐波 ,且由於信號走線層SI、S2接近接地層 GND,使其磁通抵消作用極佳,符合現今 2〇 業界要求EMI之標準。
3. 降低電磁波干擾:由於該第一信號層位於接地層GND 及該電源層POWER之間,形成三明 治方式,因遮蔽效應可有效抑制電 磁干擾,進而使高速訊號行走不會 第9頁 本紙張尺度適用中國囤家標準(CNS ) A4说格(2i〇x297公釐) {"先閱讀背面之注意事項再"寫本頁) *-e 4 6 2 2 1 4 A7 __ B7 五、發明説明(7 ) 產生問題,符合現今製造業往高速 訊號發展的趨勢,使產品的利用價 值及競爭力可提高。 綜上所述,本發明之『改良電路性能及避免電磁干擾 5 之四層電路板之方法及結構』,確能藉上述所揭露之構造、 裝置,達到預期之目的與功效,且申請前未見於刊物亦未 公開使用,符合發明專利之新穎、進步等要件" 惟,上述所揭之圖式及說明,僅為本發明之實施例而 已,非為限定本發明之實施;大凡熟悉該項技藝之人仕, 10 其所依本發明之特徵範疇,所作之其他等效變化或修飾, 皆應涵蓋在以下本案之申請專利範圍内。 第10頁 (請先閱讀背面之注意事項再"寫本頁}
本紙張尺度適用中阄國家標卑(CNS ) Λ4规格(210X297公釐)
Claims (1)
- 崎I量 462214 A8 B8 C8 D8 ’、、申外]專利範驛。八八九三四號專财請專利範祕正本(修正 曰斯:90.6.18) 種改良電路性能及避免電磁干擾之四層電路板之結 構’係包括-位於該電路板第二及第三層之間之第一^ ίο 2 15 20 一位於該電路板第―、第二層間之第二絕入s 在:於該電路板第三、第四層間之第三絕緣層,其特| 面 該電路板之第三層係為一 &5 接地層,第三層係為: °::了係為| 屆.一, 罘一乜唬層,而第四層則為一钉| η、:俾s使該第二信號層位於該接地層及該電源』 間:極通抵消變佳’並可有效抑制電磁干擾。 ::: :範圍第1項所述之改良電路性能及避免電磁係嶋^範_構’其中该第一絕緣層之厚度.如申請專利範圍第1項 干擾之四層電路板之社構路性能及避免電磁 於5nul±5%之範圍内。,、中5亥第二絕緣層之厚度係.如申請專利範圍第1項 干擾之四層電路板之結良電:路性能及避免電磁 於48-50mil範圍内。 /、中戎弟三絕緣層之厚度係*如申請專利範圍第1項 干擾之四層電路板之結構?其性能及,免電f 材(core)。 ’、 αΛ弟一絕緣層係可為基.如申請專利範圍第1項 干擾之四層電路板之結構处=改良電〃路性能及避免電士 為聚酯膠片(prepreg)。其中该第二、三絕緣層係 緣層 ίΙΓίϊ 裝 訂 線 本紙張尺度通用中阁國家標準(CNS ) Λ4现格 (:10;A62214 8 8 8 8 ABCD ^"#^^:1||^0 工 41?".泎---1.^¾ 六、申請專利範園0八八---九三四號卑利申諳專利範s修王本〈修正a期切.6.18) 7·—種改良電路性能及避免電磁干擾之四層電路板之結 構,係包括有: 一第一信號層’係位於電路板之第三層; 一接地層,係位於電路板之第二層’且與該第 5 三層間組設有一厚度為6. 5mil±5%之第一絕緣層; 一第二信號層,係位於電路板之第一層,且與 該第二層間組設有一厚度為5mii±5%之第二絕緣層; 及 一電源層,係位於電路板之第四層,且與該第 10 第三層間組設有一厚度為48-50mil之第三絕緣層。 8 .如申请專利圍第7項所述之改良電路性能及避免電磁 干擾之四層電路板之結構,其中該第一絕緣層係可為 基材(core)。 9 .如f 4專利*第7項所述之改良電路性能及避免電磁 15 干擾之四層電路板之結構,其中該第二、三絕緣層係 可為聚酷膠片(prepreg)。 10·如㈣專利制第7項所述之改良電路性能及避免電 磁干擾之四層電路板之結構,其中該第—絕緣層之厚 度係以6_ 5mi 1為最佳。 2〇 U·如申請專利範圍第7項所述之改良電路性能及避免電 磁干擾之四層電路板之結構,其中該第二絕緣層之厚 度係以5mi 1為最佳。 12·如申,專利範圍第7項所述之改良電路性能及避免電 磁干之四層電路板之結構,其中該第三絕緣層之厚 _ 第12页 本紙张尺度適用中國國家標华(——一. --------裝 FT *—. 訂 I:...:」.~~. V. (請先閱讀背面之注意事項再填ΐ馬本頁)、申請專利範闺 Λ Α8 ΒΚ cs D8 Q八八一一一 九三四號專利申請專利範圍;冬正本(修正日 期:90.6.18) 13 度係以48mi 1為最佳 10 經濟.部智/A.J57 :u:x.'/]^^^ri'[J.^ 一種改良電路性能及避免電磁干擾之四層電路板之 壓^合方法,係包括有: a.該電路板位於第二層之接地層係以第一絕緣層與位 於第三層之第一信號層壓合; b•步驟a中已壓合之該電路板接地層未與第一絕緣層 壓合之表面係以第二絕緣層與位於第一層之第二信 號層壓合;及 ° 步驟b中已整合之該電路板第三層之第一信號層未盘 第-絕緣層壓合之表面係以第三絕緣層與位於第四層 之電源層壓合。 •如申請專利範㈣13項所述之以電路性能及避免電 磁干擾之四層電路板之墨合方法,其中該第一絕緣層 之厚度係於6. 5mi 1 ± 5°4範圍内。 •如申請專利範圍印項所叙改良電路性能及避免市 ,干擾之四層電路板之壓合方法,其中該第二絕緣層之 厚度係於5 mil ±5%之範圍内。 I如申請專利範圍第13項所述之改良電路性能及避免電 :干擾之四層電路板之壓合方法,其中該第三絕緣層之 尽度係於48-50niiI範圍内。 1[如中請專利範㈣13或14項所述之改良電路性能及避 免電磁干擾之四層電路板之厣八 α ^ 双D方法,其中該第一絕緣 層係可為基材(core )。 18 .如申請專利範圍第13或15或丨6 項所述之改良電路性能 第υ页 14 15 15 20 請 A 聞 讀 背 1¾ 之 注 意 事 項 再 本 頁 裴 訂 線 t、纸张尺度過用中國國家標孪(CNS ΓΐΚ) κ 297公;¢- 申叫專利範固〇八八---九三四號專利申請專利範齡正本(修正 4 6 2 2 1 A Λ 8 Β8 α 08 曰期:90.6.18) 及避免電磁干擾之四層電路板之壓合方法,其中該第 二、三絕緣層係可為聚酯膠片(prepreg )。 ...iff A :ι 丨h L) r vl t ^ 14H ---------裝------、-------i (請先閱讀背面之注意事項再填寫本頁) 本纸张尺度適用中國國家標华(CNS ) Λ·4現格(210/2V7公浼)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88111934A TW462214B (en) | 1999-07-14 | 1999-07-14 | A method and structure of four layer circuit board improving circuit performance and avoiding electromagnetic interference |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88111934A TW462214B (en) | 1999-07-14 | 1999-07-14 | A method and structure of four layer circuit board improving circuit performance and avoiding electromagnetic interference |
Publications (1)
Publication Number | Publication Date |
---|---|
TW462214B true TW462214B (en) | 2001-11-01 |
Family
ID=21641502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88111934A TW462214B (en) | 1999-07-14 | 1999-07-14 | A method and structure of four layer circuit board improving circuit performance and avoiding electromagnetic interference |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW462214B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7739624B2 (en) | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
US7943436B2 (en) | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US8692297B2 (en) | 2002-04-25 | 2014-04-08 | Synopsys, Inc. | Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device |
CN112467982A (zh) * | 2020-11-06 | 2021-03-09 | 广州小鹏汽车科技有限公司 | 电源电路、电路板和开关电源 |
-
1999
- 1999-07-14 TW TW88111934A patent/TW462214B/zh not_active IP Right Cessation
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8692297B2 (en) | 2002-04-25 | 2014-04-08 | Synopsys, Inc. | Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device |
US8122412B2 (en) | 2002-07-29 | 2012-02-21 | Synopsys, Inc. | Shelding mesh design for an integrated circuit device |
US8074197B2 (en) | 2002-07-29 | 2011-12-06 | Synopsys, Inc. | Shielding mesh design for an integrated circuit device |
US7739624B2 (en) | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
US8161442B2 (en) | 2002-07-29 | 2012-04-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US8166434B2 (en) | 2002-07-29 | 2012-04-24 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US8171441B2 (en) | 2002-07-29 | 2012-05-01 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US8286118B2 (en) | 2002-07-29 | 2012-10-09 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US8386979B2 (en) | 2002-07-29 | 2013-02-26 | Synopsys, Inc. | Method and apparatus to design an interconnection device in a multi-layer shielding mesh |
US7943436B2 (en) | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
US8701068B2 (en) | 2002-07-29 | 2014-04-15 | Synopsys, Inc. | Interconnection device in a multi-layer shielding mesh |
US8881086B2 (en) | 2002-07-29 | 2014-11-04 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
CN112467982A (zh) * | 2020-11-06 | 2021-03-09 | 广州小鹏汽车科技有限公司 | 电源电路、电路板和开关电源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI409985B (zh) | 排線 | |
TW200842905A (en) | Flat cable | |
TWM601500U (zh) | 柔性電路板 | |
TW201834513A (zh) | 減少損耗的印刷電路板傳輸線 | |
TW462214B (en) | A method and structure of four layer circuit board improving circuit performance and avoiding electromagnetic interference | |
TWI573498B (zh) | The flattened cladding structure of soft circuit board | |
CN207958216U (zh) | 一种醋酸纤维导电胶带 | |
US6489570B2 (en) | Multi-layer circuit board | |
TWI362909B (en) | Multilayer printed circuit board | |
US6417460B1 (en) | Multi-layer circuit board having signal, ground and power layers | |
TW448707B (en) | Pressing method of eight-layer circuit board and its manufactured product | |
TW462213B (en) | Pressing method and product of six-layer circuit board ideal for high speed signal | |
JP2001084849A (ja) | フラット電線 | |
TW554650B (en) | Lamination method of eight-layered circuit board and the product thereof | |
CN104284529B (zh) | 软硬结合电路板及其制作方法 | |
CN106612591A (zh) | 挠性印刷线路板的制作方法 | |
TW448710B (en) | Structure and press molding method of eight-layered print circuit board | |
CN207354701U (zh) | 一种柔性线路板叠层结构 | |
CN206977794U (zh) | 多层阻抗电路板 | |
CN113871993B (zh) | 透明音箱及其内部线路的连接方法 | |
TW535470B (en) | Pressing method of eight-layered circuit board and the structure thereof | |
TW202131785A (zh) | 具有高電磁屏蔽功能的高頻覆蓋膜及其製備方法 | |
CN205546177U (zh) | 一种阻抗板 | |
CN212786019U (zh) | 一种多层印刷电路板 | |
TWI737328B (zh) | 柔性電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |