TW461185B - Circuit of generating cycle for semiconductor test apparatus - Google Patents
Circuit of generating cycle for semiconductor test apparatus Download PDFInfo
- Publication number
- TW461185B TW461185B TW085105211A TW85105211A TW461185B TW 461185 B TW461185 B TW 461185B TW 085105211 A TW085105211 A TW 085105211A TW 85105211 A TW85105211 A TW 85105211A TW 461185 B TW461185 B TW 461185B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- timing
- pulse
- waveform
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Description
4 經濟部中央標準局員工消費合作社印裂 6 Η 8 5 Α7 Β7五、發明説明(1 ) [發明之頜域] 本發明係關於半導體試驗裝置之周期產生罨路•係不 使構成電路之装置做為特別高速之裝置*而係用Μ周期產 生高速化。 [發明之背景] 第4圖為表示先前之周期產生電路。該罨路|係如下 所構成。 模式產生器12,係將試驗模式周期数據加Μ記憶,並 在糸统時鐘齦衡Μ同步之寫入時鐘脈衡,將其周期數撺做 為定時指定數據(WPT)寫入於暫時記憶装置18加以動作。 暫時記憧装置18,係將試驗棋式周期數域加Μ暫時記 憶。 定時產生器11,係在糸统時鐘脈衝以同步之_出時鐘 脈衝*將測試模式周期數據做為定時指定數據(RDT)由暫 時記億装置18加以謓出,而對於各周期粗的定時係做為波 形輸出定時脈衝加Μ脈衝輸出,而细的定時係做為波形輸 出定時數據加以數據輸出,並將定時脈街及定時數據加Μ 送出到波形產生器1 3。 坡形產生器13*係將波彤輸出定時脈衝做為基準,並 將波形輸出定時数據變換為時間而加以加算,用Μ產生試 驗横式信號。 如Κ上所構成。 該周期產生電路中,在模式產生器12之定時指定數據 (WDT)輪出及定時產生器11之定時指定數據(RDT)輸入之間 .^^^1 1— I —l·—— ^^^1 1 一 m> 一WJ (請先閱讀背面之注意ί項再填寫本頁) 本紙浪尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 461185 經濟部中央標率局員工消費合作社印製 A7 B7 五、發明説明(2 ) 設有暫時記億裝置18用Μ暫時記憶定時指定數據。缌之, 在該暫時記憶裝置18之輸入端子由横式產生器12設定所輸 出定時指定數據(WDT),而在寫入端子由横式產生器12設 定系統時鐘脈衝及同步之寫入時鐘脈衝,並在暫時記憶装 置18進行定時指定數據之寫入。 另外,暫時記憶裝置18之時指定數據(RDT)輸出端子 ,係連接於定時產生器11之输入端子*並在由定時產生器 11輸出之糸统時鐘脈衝Μ同步之謓出時鐘脈衝,將定時指 定數據_入於定時產生器11。 V第5圖表示定時画。由模式產生器12所輸出寫入時鐘 脈衝121,係將定時指定數據(WDT)l 2 2寫人於:暫時記憶装 置18並設定為定時所產生。 藉由如此加以設定,在暫時記憶装置18之輸入端子設 定定時指定數據(WDT)122之數據AA狀態下· K所輸出寫入 時鐘脈衝之①,使定時指定數據AA寫入於暫時記憶裝置18 Ο 寫入於暫時記憶裝置18之定時指定数據的最初數據AA *係在每謓出時鐘脈衝將暫時記憶裝置18之内部加Μ移位 ,並移送到定時指定數據(SDT)輸岀側。暫時記憶裝置18 之移位段數譬如Μ 2段時,則讀出時鐘脈衝係②③及2個 所輸出時,做為暫時記憶裝置18之定時指定數據(RDT)181 使最初之數據AA輸出,並使該數據AA輸入於定時產生器11 Ο 定時產生器11,係將定時指定數據取入,則僅對於粗 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) (諳先閱讀背面之注意事項再填寫本頁) 訂 4 經濟部中央標準局員工消費合作社印策 6 118 5 A7 _B7_五、發明説明(3 ) 的定時加以脈衝化,並做為波形輪出定時脈衡而將脈衡信 號移送到波形產生器13。對於细的定時,係做為數字數據 之原樣,波形輸出定時數據而轉送到波形產生器U。 细的定時,係做為數據加在下次之定時指定數據上* 位數上昇時•則僅對於其粗的定時加Μ脈衝化*並做為波 形输出定時臁衝而將脈衝信號移送到波形產生器13。又、 對於剩下之细的定時•係做為數字數據之原樣,波形输出 定時數據用Μ轉送到波形產生器13。 波形產生器13,係在所脈衝化之各波形輸出定時脲衝 ,將數字數據之波肜輸出定時數撺加以麥換並加在時間, 並使產生試驗模式信號A、B、C_ _‘,而將記憶於模式產 生器12之試驗模式周期數據用K產生脈衝化。 在先前之周期產生電路中•係由模式產生器12寫人周 期時間到暫時記憶装置18,由暫時記憶装置18讀出周期時 間到定時產生器11 |但由於使用於電路之裝置的最高頻率 所限制,通常,係M 125MHZ、8ns周期程度做為界限。 本發明*係使用與先前同等霄平之装置,用以實琨高 速之周期產生電路為目的。 [發明之概要] 本發明之周期產生電路中*其構成如下。 總之*使試驗模式周期數據加以記憶*並在系統時鐘 脈衝以同步之寫入時鐘脈衝,而將該周期數據以多數η個 並聯做為定時指定數撺(WDT)並設有模式產生器2 2用Μ動 作寫入在暫時記憶裝置28。 ^^1 I - - II— —^1 ^^1 . ^|水.^^1 ^^1 I -- -- - - ^^1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X297公嫠) 4 經濟部中央標準局負工消費合作社印製 6 Η B 5 Α7 . ____Β7_____五、發明説明(4 ) 而且·將試驗模式周期數據Μ多數η個並聯並設有暫 時記憶裝置28用Κ暫時記憶。 而且,定時產生器21,係如下加以動作做為構成。 首先,在糸統時鐘脈衝Μ同步之謓出時鐘脈衝,將多 數η個並聯之試驗模式周期數據做為定時指定數據(RDT)由 暫時記憶装置2 8加Κ讀出,並將多數η個並聯之定時指定 數據全部加算•更且,使前一個之周期加算後之细的數據 加以加算,而對於其粗的數據係成為基本並做為第1個之 波形輸出定時脈衝加Κ脈衝輸出,而對於其细的數據係成 為基本並做為第1個之波形_出定時數據加以數據輸出。 其次,第2傾之波形输出定時脈衝,係將第1個之波 形輸出定時脈衝做為起點•並僅將第1個之定時指定數據 之粗的數據時間遲延之波形輸出定時脈衝加以脈衝輸出· 而對於其细的數據,係將第1個之前一個周期加算後之细 的數據及第1個之定時指定數據之细的數據加Κ加算並做 為第2個之波形輸出定時數據用Μ輪出數據。 接著,第3個之波形輸出定時脈衝,係將第2個之波 形輸出定時脈衡做為起點*並僅將第2個之定時指定數據 之粗的數據時間遲延之坡彤輸盅定時脈衝加Μ脈衢输出, 而對於其细的數據·係將第2涸之波形輸出定時數據及第 2個之定時指定數據之细的數據加以加篝並做為第3個之 波形輸出定時数據用Μ數據輸出。 其次*第η個之波形輸出定時脈衝,係將第η〜ι個之波 形輸出定時脈衝做為起點,並僅將第η-1個之定時指定數 -----------装-- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨Ο X 297公釐) 461185 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(5 ) 據之粗的數據時間遲延之波形輸出定時脈衝加K脈衝輪出 ,而對於其细的數據*係將第n-l®之波形輸出定時數據 及第η-1個之定時指定數據之细的數據加Μ加算並做為第π 個之波形輪出定時數據用Μ數據輸出。 設置如上之定時產生器21。 而且*將多數η個之波形輸出定時脈衝做為基準*並 分別將對應之多數η個波形輸出定時數據變換為時間而加 Κ加算,將取得多數η涸之脈衝加Μ埋輯和並設置波形產 生器23用Μ產生試驗横式信號。 * 如Μ上*將本發明之周期產生電路加Κ構成。 如上述所構成之周期產生電路中,係使用與先前同等 電平之装置,可以用Μ實現高速之周期產生電路。 譬如,將4個之試驗模式周期數據加以並聯輸出時, 則各並聯周期數據之發生頻率*係與先前同樣*即使做為 12 5MHz,8ns周期,但在1周期中為了可以用產生4個之 脈衝,所以结果,具有作用用以賁現5Q0MHz> 2 ns之周期 產生電路。 [圖式之簡軍說明] 第1為圖本發明之電路方塊圖; 第2為圖本發明中,將4涸之周期數據加Μ並聯輸出 時之電路方塊圖; 第3圖為本發明中,將4涸之周期數據加Κ並聯輸出 時之計時圖; 第4画為先前之周期產生電路之方塊圖; m In tt rr^ m HI .*- m —Bl· n^i 一eJ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8 - 經濟部中央標準局員工消費合作社印製 6 118 5 A7 B7五、發明説明(6 ) 第5圖為先前之周期產生電路之計時困。 [發明之實施例] 將本發明第1實施例參考圖加Μ說明。 第1圖為表示本發明第1實施例。該電路係如下所構 成。 4式產生器22,係將試驗模式周期数據加以記憶,在 糸統時鐘脈衝Μ同步之寫入時鐘脈衝,並將其周期数據Κ 多數η個並聯做為定時指定數據(WDT!)用Μ動作寫入暫時記 憶裝置28。 暫時記憶裝置28·係將試驗横式周期數據以多數η個 並聯用Μ暫時記憶。 計時產生器21·係構成如下。 首先*在糸統時鐘脈衝Κ同步之謓出時鑌脈衡,並將 多數η涸並聯之試驗周期數據做為定時指定數據(RDT)並由 一時記憶裝置28加Κ讀出•而將多數並聪之定時指定 數據全部加算,更且|將前一個之周期加算後细的數據加 Κ加算,而對於其粗的數據係成為基本並做為第1個之波 形輪出定時脈衝加Μ脈衝輸出,對於其细的數據成為基本 並做為第1個之被彩輸岀定蒔數據加以數據輪出。 其次|第2個之波形輸出定時脈衡*係將第1個之波 形輸出定時脈衡做為起點•並僅將第1個之定時指定數據 粗的數據時間遲延之波形輸出定時脈衝加Μ脈衝輸出*而 對於其细的數據,係將第1個之前一個周期加算後细的数 據及第1個之定時指定數據细的數據加Μ加算並做為第2 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) Α4規格(21〇x297公釐) 6 Η 8 5 Α7 Β7 一 — 五、發明説明(7 ) 個之波形輸出定時數據加Μ數據輸出。 其次 > 第3涸之波形輸出定時脈衝,係將第2個之波 形輸出定時脈衝做為起點*並僅將第2個之定時指定數據 粗的數據時間遲延之波肜输出定時脈衝加以脈衝輸出,而 對於其细的數據,係將第2個之波形輸出定時數據及第2 個之定時指定數據细的數據加以加算而做為第3個之波瑕 輸出定時數據加Κ數據輸出。 其次*第η個之波肜輸出定時脈衝,係將第η-1涸之波 形输出定時脈銜做為起點•並僅將第η-1個之定時指定數 據粗的數據時間遲延之波形輸出定時脈衝加以脈衝輸出, 而對於其细的數據,係將第η-1個之波形輸出定時數據及 第η-1個之定時指定數據细的數據加以加算並做為第η涸之 波形輸出定時數據加以數據輸出。 如以上,係將定時產生器21加Μ構成。 波形產生器23·係將多數η個之波形輪出定時脈衝做 為基準,並將分別對應之多數η個波形輸出定時數據變換 為時間並加Κ加算*而將取得多數η個之脈衝加Μ埋輯和 並用Κ產生試驗棋式信號。 經濟部中央搮準局員工消費合作社印製 I^i ^^^1 ^^^1 - - 11 n m . m T J. - 分 、言 (#先閏讀背面之注意事項再填寫本頁) 如Μ上*係構成本發明第1簧施例。 將本發明第2實施例參考圖加Μ說明 因為Μ多數η個要進行說明係有所困難,所ΚΜ圖2 所示轚路方塊画將4涸之試驗模式周期數據加以並聯輸出 時之一例進行說明。 該電路*係本發明之主要部份,係表示暫時記憶装置 本紙張尺度適用中國國家標準(CNS } A4規格(21 〇 X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(8 ) 38之輸出部及定時產生器31及波形產生器33。 暫時記億裝置38之输出部,係藉由從定時產生器31輸 出之讀出時鏡齦衝,將4涸之定時指定數據(RDT)之TA、 TB、TC、TD加Μ並聯輸出並使用寄存器群所構成。 定時産生器31,係、如下所構成。 即*定時指定數據加算器41,係將4個之定時指定數 據(RDT)之ΤΑ、TB、TC、TD加以加算•並用Κ輸出加算Κ 费速42之结果。 遲延42·係將前一個之周期细的數據之波形輸出定時 數據PDA輸出於加算器Β46,並將上述PDA及定時指定數據 加算器41之輸出加以加箅,而對於其粗的數揮係成為基本 並做為第1個之波形輸出定時脈衝P A而加以脈衝輸出,而 對於其细的數據係成為基本並做為第1個之波形輸出定時 數據DA加以數據輸出,並將成為基本之第1個波形輸出定 時脈衝PA及同步之系統時鐘脈衝及鱭出時鐘脈衝加以輸出 Ο 遲延B43·係將第1個波形輸出定時脈衝p A做為起點 ,並僅將第1涸之定時指定數據(RDT)T A粗的數據之時間 遲延的波彤输岀定時脈衝PB加以脈衝輸出。 遲延C44,係將第2個之波形輸出定時脈衝PB做為起 點•並僅將第2個之定時指定數據(RDT)TB粗的數據之時 間遲延的波形輸出脈衝PC加Μ脈衡输出。 遲延D45,係將第3個之波形输出定時脈衝PC做為起 點•並僅將第3個之定時指定數據(RDT)TC粗的數據時間 n- ^^^1 ml m _ I 1^1 . HI m nf 11 ' 一aJ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公嫠) 經濟部中央標準局—工消費合作社印衆 6彳丨8 5 A7 _____ B7五、發明説明(9 ) 遲延之波形輸出定時脈衝PD加以脈衝輸出。 加算器B4 6*係將前1個之周期细的數據之波形輸出 定時數據PDA*及、第1個之定時指定數據(RDT)TA细的數 據加Μ加算*並用Μ輸出第2個之波形输出定時數據DB。 加算器C47,係將第2個之波形輸出定時數據DB,及 、第2個之定時指定數據(RDT)TB细的數據加以加算,並 用以輸出第3個之波形輸出定時數揮DC。 加算器D48·係將第3個之波形輸出定時數據DC,及 、第3個之定時指定數據(RDT)TC细的數據加以加箅,並 用K輸出第4個之波形輸出定時數據DD。 如Μ上,係構成著定時產生器3 1。 波形產生器33*係將4個之波形輸出定時賑衝PA、ΡΒ 、PC及PD估為基準,並將分別對應之4個波形輸出定時數 據DA、DB、DC、及DD變換為時間將加算後之脈癣用Μ產生 時鐘赈衡A、時鐘脈衝Β、時鐘脈衝C及時鐘脈衝D·及、埋 輯電路,將取得之4個脈衝加K埵輯和用以產生試驗模式 信號所構成著。 第3圖表示*將定時指定數據(RDT)之内容做為AA = 2.2ns,BB=2.8.ns* CC=3.0iis,D0=2.6ns,而 2 次重複 時之試驗模式信號產生的定時圖。 此時,粗的數據係做為ins位數以上,而细的數據係 做為0.1ns位數Μ下。 首先*係將第1個之波形輪出定時脈衝ΡΑ做為基本* 使系统時鐘脈衡311及讀出時鐘脈衝312同步加Κ產生。 - m - - I I - nn -- In 、^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) -12 - 467185 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(10 ) 讀出時鐘脈衡312,係由暫時記憶装置38*將4個之 定時指定數據(RDT)AA、BB、CC及DDM並聪謓出在定時產 生器31。該4涸之定時指定數據,係使用定時指定數據加 算器41所加算,並用以输入於遲延42。遲延42,係用Μ加 算上述加算结果及前一涸之循環加算结果之细的數據。 在第3圖中,4®之定時指定數據之合計為10. 6ns, 因為前1個之周期加算结果细的數撺為0ns,所Μ合計成 為l〇.6ns。該结果,成為基本之第1個的波形輸出定時脈 衝PA,係在粗的數據IGns後用Μ產生下次之脈衝。 其次之脈衝ΡΑ,係4個之定時指定數據合計為10. 6 ns *因為前一涸之周期加算结果细的數據為0.6 ns,所以合 計成為11.2ns *並在粗的數據lliis後用Μ產生脈衝。 波形輸出定時脈衝ΡΒ·係將第1個之波形輸出定時脈 衝ΡΑ做為起點,並僅將第1個之定時指定數據(RDT)TA粗 的數據時間遲延之脈衝加从產生。。在第3圖中,係因為 第1個之定時指定數據(8DT)TA粗的數據之時間為2ns,所 以由脈衝PA在2ns後用Μ產生脈衝PB。 同樣,波形输出定時脈衝PC·係由脈衝ΡΒ在2 ns後加 以產生,而波彤输出定時脈衝PD*係由脈衝PC在3ns後加 Μ產生。 第1個之波形輸出定時數據DA,係將4個之定時指定 數據以定時指定數據加算器41加以加算,並輸人於遲延42 *而與前一個之周期加算结果细的數據加以加算,取得做 為其合計细的數據。在第3圖中,係定時指定數據加算器 (請先閱讀背面之注意事項再填寫本頁) 衮. 本紙張尺度適用令國國家標準(CNS ) Λ4規格(21〇x 297公釐) 4 S彳丨8 5 A7 B7 經濟部中央標率局員工消費合作社印製
五、發明説明(11 ) 41之輸出為10.6ns,因為前1個之周期加算结果细的數據 為〇ns,所合計成為10.6ns,而最初之第1個波形輸出定 時數據DA,係成為细的數據0 . 6ns。 其次周期之第1個波形輸出定時數據DA,係定時指定 數據加算器41之輸出為10.6ns,因為前一個之周期加算结 果细的數據為0.6ns,所Μ合計成為ll.2ns,结果成為0.2 ns ° 第2個之波形輸出定時數據DB,係將前一個之周期细 的數據之波形输出定時數據PDA,及、第1涸之定時指定 數據UDT)TA之细的數據使用加算器B46加Μ加算所取得。 在第3圃中,PD Α為Q ns,因為Τ Α之细的數撺為0.2 ns,所 做為DB取得0.2ns。 其次周期之DB,係PDA為0.6ns,因為ΤΑ之细的數據為 0. 2ns,所Μ合計取得0.8ns。 第3個之波形輪出定時數據DC,係將第2個之波形輸 出定時數據DB,及、第2涸之定時指定數據(RDT)TB之细 的數據使用加算器C4 7加K加算所取得。在第3圖中,DB 為0.2ns,因為TB之细的數據為〇.8ns,所Μ做為DC取得 1, 0ns 〇 其次周期之DC,係DB為Q.8ns,因為TB之细得數據為 0.8ns,所以取得合計1.6ns〇 第4個之波形输出定時數捶DD·係將第3個之波形輸 出定時數據DC,及、第3溷之定時指定數據(RDT)TC之细 的數據使用加算器D48加K加算所取得。在第3圖中* DC ί _ n I . 装I I f I I 訂 (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) -14 - A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(12 ) 為l.Gns,因為TC之细的數據為O.dns,所Μ做為DD取得做 為DD取得1. Qns。 其次周期之DD,係DC為1.6ns,因為TC细的數據為0.0 ns*所以取得合計1.6ns。 波形產生器33,係將4個之波形輸出定時脤衝PA、PB 、PC及PD做為基準,並將分別對應之4個波形輸出定時數 據DA、DB、DC及DD變換為時間而加算後用K產生脈衝之時 鐘脈衝A、時鐘脈B、時鏟脈衝C及時鐘脈衡D,及、理輯電 路•將取得之4個脈衝加Μ埋輯和用Μ產生試驗模式信號 所構成著。 因此,在第β圃中,係在各波形輸出定時脈衝,將各 波形輸出定時數據變換為時間並加Κ加算,而可Κ獲得將 取得之脈衝加Μ邏輯和之試驗模式信號。 依據本發明之各實施例•係構成如以上說明,所Κ可 Μ達成Μ下所記載之效果。 總之,使用與先前同等電平之装置*可Μ用以實現高 速之周期產生電路。 譬如,將4個試驗模式周期數捶加Μ並聯输出時,各 並聯周期數據之產生頻率,與先荊商樣•郎使在125MHz、 8ns周期•但在1周期中因為可Μ用Κ產生4個賑衝,结 果,用以實現500MHz、2ns之周期產生電路效果。 (請先閱讀背面之注意事項再填寫本頁) 装· 訂 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨〇'乂2?7公釐) -15 - 五、發明説明(13 ) A7 B7 元件標號對照 11,21,31——計時產生器 12·...模式產生器 1 3 , 23 , 3 3 ----波彤產生器 18,28,38 ----暫時記憶裝置 22… 41.. . 42… 43… 44 ... 45.. .
.模式產生器 .計時指定數據加算器 .遅延 •遲延B .遲延C •遅延D 46 . 46 . 47 . 48. 181 121 122 311 312 .加算器 .加算器B .加算器C .加算器D ..計時指定數據(RDT) ..寫入時鐘脈衝 ..計時指定數據(WDT) • •系綷時鐘脈衝 ..讀出時鐘脈衝 --I Kn ^^^1 t : - - -1 -J-. - I—....... \^々 n n k^ilr - - - - 一ffJ - p (讀先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 16
Claims (1)
- 經濟部中央標準局男工消費合作社印製 六、申請專利範圍 1.一種半導體試驗裝置之周期產生電路,其特徵在於: 設有模式產生器(22),將試驗楔式周期數撺加Μ 記憶,在系統時鐘脈衝Κ同步之寫入時鐘脈衡,將其 周期數據Μ多數η個並聯而做為定時指定數據(WDT)並 用Μ動作寫入於暫時記憶裝置(28); 設有暫時記憶裝置(28),將試驗横式周期數據以 多數η個並聯用Κ暫時記置; 設有定時產生器(21),在系統時鏟脈銜Μ同步之 讀出時鐘脈衝,將多數η個並聪之試驗模式周期數據做 為定時指定數據UDT)由暫時記憶装置(28)加Μ讀出 ,並將多數η個並聪之定時指定數撺全部加Κ加算, 更且|將前一個之周期加算後细的數據加Μ加算,而 對於其粗的數據係成為基本並做為第1個之波形輸出 定時脈衝加Μ脈衝輸出·而對於其细的数據係成為基 本並做為第1個之波形輸出定時數據加以數據輸出; 而第2個之波形輸出定時脈衝,係將第1個之波 形输出定時脈衝做為起點,並僅將第1個之定時指定 數逋粗的數撺之時間遲延的波形輸出定時脈衝加Κ脈 衝輸出,而對於世其细的數據,係將第1個之前一個 周期加算後细的數據及第1個之定時指定數據细的數 據加Μ加算並做為第2個之波形輸出定時數據加以數 捶輸出; 而第3個之波彤輸出定時脈衝,係將第2個之波 形輸出定時脈衝做為起點,並僅將第2個之定時指定 {请先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) -17 - 4 6丨彳8 5 經濟部中央標準局貝工消費合作社印策 A8 Βδ C8 D8々、申請專利範園 數據粗的數據之時間遅延的波形輪出定時脈衝加Μ脈 衝輸出|而對於其细的數據,係將第2個之波彤輪出 定時數據及第2個之定時指定數據细的數據加Κ加算 並做為第3個之波形輸出定時數據加以數據輸出; 而第η之波形輸出定時脈衝,係將第n-l個之波形 輸出定時脈衝做為起點,並僅將第n-1個之定時指定 數據粗的數據之時間遲延的波形输出定時脈衡加以脈 衡輸出,而對於其细的數據•係將第n-1個之波形輪 出定時數據及第n-1個之定時指定數據细的數據加Μ 加算並做為第η個之波形輸出定時數據加Μ數據輸出 設有波彤產生器(23) *將多數η個之波形輸出定 時脈衝做為基準,並分別對應之多數η個波形輸出定 時數據變換為時間並加Μ加算|而將取得多數π個之 脈衢加以邏輯和並用Μ產生試驗棋式信號。 2.如申請專利範圍第1項所記載之半導體試驗装置之周 期產生電路,其特徵在於: 設有定時指定數據加算器(41)·定時產生器,係 將4価之定蒔指定數據(RBT)之ΤΑ、ΤΒ、TC、TD加Μ 加算,並用Μ輸出加算於遲延U2)之结果; 設有遲延(42) ·將前一個周期细的數據之波形输 出定時數據PDA輸出於加算器Β(46),並將上述PDA及 定時指定數據加算器(41)之輸出加Μ加算,而對於其 粗的數據係成為基本並做為第1涸之波形輸出定時脈 ^^1 n H ^ϋ· m ri ml HI I In } .* . . 穿 、T (請先閱讀背面之注意事項再填寫本頁) 本紙伕尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -18 - 461185 經濟部中央標準局貝工消f合作社印裝 A8 BS C8 D8々、申請專利範園 衝PA加以脈衝輸出,而對於其细的數據係成為基本並 做為第1個之波形輸出定時數據DA加Μ數據輸出,並 用Κ輸出成為基本之第1個波形輸出定時脈衝Ρ Α及同 步之系统時鐘脈衝及讀出時鐘脈衝; 設有遲延B(43) *將第1個之波形輸出定時脈衝 PA做為起點,並僅將第1個之定時指定數據(RDT)TA 粗的數據之時間遲延的波形輸出定時脈衝PB加以脈衝 輸出; 設有遲延C(44)·將第2個之波形輸出定時脈衡PB 做起點,並僅將第2個之定時指定數據(RDT)TB粗的 數據之時間遲延的波形輸出定時脈衝PC加K脈衝輸出 設有遲延D(45)*將第3個之波形輸出定時脈衝PC 做為起點•並僅將第3個之定時指定數據(RDT)TC粗 的數據之時間遲延的波形輸出定時脈衡PD加Μ脈衡輸 出; 設有加箅器Β(46)·將前1個之周期细的數據之 波形輸出定時數據PDA·及、第1個之定時指定數據 (EDT)TA细的數據加以加算,並用Μ输出第2個之波 形輸出定時數據DB ; 設有加算器C(47),將第2涸之波形輪出定時數 據BB,及、第2個之定時指定數據(RDT)TB细的數據 加以加算·並用以輸出第3個之波形輸出定時數撺DC (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國菌家標率(CNS〉A4規格(210X297公釐) 19 - 4 6 118 5 A8 ^ vj B8 C8 D8 々、申請專利範圍 設有加算器D( 48)·將第3_之波形輸出定時數 據DC·及、第3個之定時指定數據(RDT)TC细的歟據 加以加算,並用K輸出第4個之波形輸出定時數據DD (請先閱讀背面之注意事項再填寫本頁) 經濟部中央梯隼局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14251495A JP3466774B2 (ja) | 1995-05-17 | 1995-05-17 | 半導体試験装置における周期発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW461185B true TW461185B (en) | 2001-10-21 |
Family
ID=15317131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085105211A TW461185B (en) | 1995-05-17 | 1996-05-01 | Circuit of generating cycle for semiconductor test apparatus |
Country Status (5)
Country | Link |
---|---|
US (1) | US5651014A (zh) |
JP (1) | JP3466774B2 (zh) |
KR (1) | KR100228592B1 (zh) |
DE (1) | DE19619916C2 (zh) |
TW (1) | TW461185B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2976276B2 (ja) * | 1996-05-31 | 1999-11-10 | 安藤電気株式会社 | タイミング発生器 |
US5790560A (en) * | 1996-12-13 | 1998-08-04 | International Business Machines Corporation | Apparatus and method for timing self-timed circuitry |
TW376458B (en) * | 1997-08-06 | 1999-12-11 | Advantest Corp | Timing generator |
US5917834A (en) * | 1997-08-21 | 1999-06-29 | Credence Systems Corporation | Integrated circuit tester having multiple period generators |
US6304623B1 (en) * | 1998-09-03 | 2001-10-16 | Time Domain Corporation | Precision timing generator system and method |
DE10034851B4 (de) * | 2000-07-18 | 2006-06-08 | Infineon Technologies Ag | Schaltungsanordnung zur Erzeugung von Steuersignalen zum Test hochfrequenter synchroner Digitalschaltungen |
JP3814470B2 (ja) * | 2000-08-09 | 2006-08-30 | 富士通株式会社 | データ転送方法及びデータ転送装置 |
JP4621050B2 (ja) * | 2005-03-28 | 2011-01-26 | 株式会社アドバンテスト | クロック乗替装置、及び試験装置 |
US7853845B2 (en) * | 2007-08-27 | 2010-12-14 | Atmel Corporation | Circuit and method for integrated circuit configuration |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
US5406132A (en) * | 1992-01-21 | 1995-04-11 | Advantest Corporation | Waveform shaper for semiconductor testing devices |
JP2590738Y2 (ja) * | 1993-09-21 | 1999-02-17 | 株式会社アドバンテスト | 半導体試験装置用波形整形回路 |
JP3591657B2 (ja) * | 1993-10-13 | 2004-11-24 | 株式会社アドバンテスト | 半導体ic試験装置 |
-
1995
- 1995-05-17 JP JP14251495A patent/JP3466774B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-01 TW TW085105211A patent/TW461185B/zh not_active IP Right Cessation
- 1996-05-14 KR KR1019960015898A patent/KR100228592B1/ko not_active IP Right Cessation
- 1996-05-17 DE DE19619916A patent/DE19619916C2/de not_active Expired - Fee Related
- 1996-05-17 US US08/650,914 patent/US5651014A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3466774B2 (ja) | 2003-11-17 |
US5651014A (en) | 1997-07-22 |
KR960043073A (ko) | 1996-12-23 |
DE19619916C2 (de) | 2001-02-15 |
JPH08313601A (ja) | 1996-11-29 |
DE19619916A1 (de) | 1996-12-19 |
KR100228592B1 (ko) | 1999-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW323352B (en) | Semiconductor integrated circuit having a DLL circuit and a special power supply circuit for the DLL circuit | |
TWI235917B (en) | High speed data transmitter and transmission method thereof | |
TW461185B (en) | Circuit of generating cycle for semiconductor test apparatus | |
KR950020130A (ko) | 메모리 어드레싱 방법 및 장치 | |
TW490931B (en) | Clock generator having a deskewer and method for reducing clock skew | |
TW531963B (en) | High-speed counter with sequential binary count order and method thereof | |
US7843743B2 (en) | Data output circuit for semiconductor memory apparatus | |
TW517460B (en) | Synchronous circuit for generating internal signal synchronized to external signal | |
TW507418B (en) | Synchronization element for converting asynchronous pulse signal into synchronous pulse signal | |
JP2551493B2 (ja) | キー信号遅延装置 | |
JP2641276B2 (ja) | 2段式同期装置 | |
KR950030485A (ko) | 타이밍 발생장치 | |
JP2590738Y2 (ja) | 半導体試験装置用波形整形回路 | |
US5293080A (en) | Method and apparatus for generating test waveforms to be applied to a device under test | |
TW526414B (en) | Method and apparatus for data capture | |
JP3501923B2 (ja) | 半導体試験装置用タイミング発生器 | |
JPS59167117A (ja) | 直列−並列変換回路 | |
SU1721627A1 (ru) | Способ магнитной записи цифровой информации и устройство дл его осуществлени | |
JPH0879029A (ja) | 4相クロツクパルス発生回路 | |
JPH0626328B2 (ja) | フレ−ムアライナ装置 | |
SU1647633A2 (ru) | Устройство дл цифровой магнитной записи | |
KR100641914B1 (ko) | 내부 컬럼 어드레스 발생장치 | |
TW411620B (en) | New structure of an echo integrated circuit using DRAM | |
KR970008967B1 (en) | Time switching device & method having frame delay in full electronic switching system | |
SU1629969A1 (ru) | Устройство дл формировани импульсов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |