TW459385B - Formation of controlled trench top isolation layers for vertical transistors - Google Patents

Formation of controlled trench top isolation layers for vertical transistors Download PDF

Info

Publication number
TW459385B
TW459385B TW089101620A TW89101620A TW459385B TW 459385 B TW459385 B TW 459385B TW 089101620 A TW089101620 A TW 089101620A TW 89101620 A TW89101620 A TW 89101620A TW 459385 B TW459385 B TW 459385B
Authority
TW
Taiwan
Prior art keywords
channel
layer
item
buried
oxide
Prior art date
Application number
TW089101620A
Other languages
English (en)
Inventor
Ulrike Gruening
Jochen Beitner
Dirk Tobben
Gill Lee
Oswald Spindler
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW459385B publication Critical patent/TW459385B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

經濟部智慧財產局員工消費合作社印製 _Β7_五、發明說明（'） 發明背_„.景_ 1.技領—域__ 本發明係關於一種半導體元件，尤其是一種藉由採用 撰擇次常壓化學氣相沈積氧化物（S A C V E - ο X i d e ),形成用 於半導體記憶體之深渠道頂端絕緣層的方法。 2 .枏關.技...術..._説..朋 半導體記憶體，如動態隨機存取記憶體（D R A Μ )，通常 包含具有儲存節點之記憶體簞咆。一般而言，這些儲存 節點，係形成在蝕刻進人半導體記憶體晶Η之基板的深 渠道之中。儲存節點係使用存取電晶體作為存取，其中 存取霄晶體可Κ根據期望動作是否為讀取或寫入功能， 而將電荷儲存在儲存節點之中，或自儲存節點取出電荷 。其常常需要確保儲存節點可Μ透過深渠頂端，而與 閘極導體有足夠的電性絕緣。 一種透過渠道頂端而確保儲存節點有足夠電性絕緣之 方式，係在儲存節點上提供一頂端渠道絕緣層。該儲存 節點通常包含部分填充深渠道之多晶矽材料。在製造期 間，多晶矽提供一留在渠道頂端之凹槽。在半導體元件 的表面上，沈積一氧化物（二氧化矽）。在沈積氧化物時 ，氧化物係沈積在渠道中的多晶矽之上。藉由平坦化半 導髎元件之表面，和任意地挖掘氧化物，留下凹槽底部 3 0 - 5 0 n m之氧化物層，而移除所沈積之氧化物的其他部分 。此氧化物層被稱為渠道頂端氧化物或絕緣。但是，單 只該氣化物層並不能提供足夠的絕緣，Μ符合可靠度的 A7 (請先閱讀背面之注意事項再填寫本頁) 裝---- -"I6- 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員Η消費合作社印製 A7 B7_ 五、發明說明（> ) 需求。 在垂直型電晶體係被製造在記憶體元件之上的情形下 ,儲存節點之埋帶部分，即直接位在頂端渠道氧化物之 下的部分，必須向外擴散，以連接到沿著在頂端渠道氧 化物上之深渠道中的閘極導體延伸之垂直型電晶體通道 。在此情形下，當該垂直型電晶體導通時，使儲存節點 和位元線之間連通。通道必須與閘極導體作電性上的絕 綠。因此，可在其間提供一絕緣層，通常係藉由氧化在 深渠道和通道中之閘極導體之多晶矽的部分，而形成一 氣化物囿。 該氣化物的挖掘很難控制。此因難性係在殘留的氧化 物層厚度方面，有許多變異性。該渠道頂端氧化物厚度 .係一重要參數，而且必須保持，使半導體記憶體可Μ適 當地工作。如上所述，渠道頂端氧化物電性絕緣儲存節 點和半導體元件之閘極導體。 因此，需存在一渠道頂端介電質，其具有一可Μ抵抗 製造記憶體元件所霈之製程步驟的受控厚度。遛需存在 一使用選擇次常壓化學氣相沈積氧化物成長製程，提供 渠道頂端絕緣之方法。 發明」總農__ 一種用於半導體元件，控制在渠道中之絕緣層厚度的 方法，其步驟包含：提供一具有導電材料形成在其中之 渠在位於導電材料上方之渠道的側壁上，形成一墊 圈，沈積一選擇氧化物沈積層在導電材料之側壁上，在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先間讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 ，4 5 9 3 8 5 a7 _B7_ 五、發明說明（4 ) 導雷材料上之選擇性成長選擇氧化物沈積層的增加速率 .比側堅垫圈上的大，及移除除了與導電材料接觸的部 分Μ外之撰擇氧化物沈積層，Μ在渠道中之導電材料上 ，形成一絕緣層。 對於另一種方法，其沈積該選擇氧化物沈積層之步驟 ,可包含藉由化學氧相沈積法，沈積該選擇氧化物沈積 曆。該撰擇氧化物沈積層可包含臭氧活化TEOS氧化物， 而該塾圈可包含氮化物。在導電材料上之成長的增加速 率官約比側壁之墊圈大5倍。在側壁上形成墊圈之步驟 可包含氣化物墊圖。選擇氧化物沈積層之厚度宜介於約 10rtm和約200nm之間。導電材料宜包含多晶砂，及遒可 包含存渠道頂端絕緣層之下之多晶矽的稠化步驟。其方 .法也宜包含自渠道側壁移除墊圏之步驟。 一種製造垂直型電晶體之方法，其步驟包含：提供一 形成有渠道之基板，各渠道具有形成在其中之儲存節點 ,而儲存節點刖具有埋帶，在位於埋帶上方之渠道的側 荦上，形成一墊圈，沈積一選擇氧化物沈積層在埋帶和 側壁上，在埋帶上之選擇性成長選擇氧化物沈積層的增 加速率.大於側壁之墊圈上的速率，及移除除了與埋帶 接觸的部分Μ外之選擇氧化物沈積層，Μ肜成一渠道頂 端絕緣曆，自側壁移除該墊圈，並在渠道之中形成閛極 導體，使得通道被形成在閘極導體附近，用Κ提供在埋 帶和閘極導體活化的導電線之間電性上的傳導。 對於另一種方法，可包含横向蝕刻基板之步驟，Κ形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ 裝--------訂- !—！！線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 a b938 5 77 L、路教日If I卜 成一 pi入基板之凹槽，使 .該凹槽會代替渠道。横 式触刻製程處理橫向蝕刻 積撰擇氧化物沈積層之步 術，沈積該锯擇氧化物沈 包含臭氣活化T E 0 S氧化 在ί¥帶上之成長的增加速 在側壁上形成墊圈之步驟 之潠擇氣化物沈積層的厚 間。埋帶包含多晶矽.及 層之下之多晶矽的步驟。 塾圈之步驟。 .本發明也提供一種半導 渠道道形成在其中之基板 中之埋帶，用JW接近放置 選擇性成長的次常壓化學 藉由成長該次常壓化學氣 帶之上，其中在埋帶之上 之渠道的側壁上之成長速 對於另一實施例，該絕 此Μ緣_之厚度係在妁1 0 —存取電晶體，且閘極宜 有一部分的閘極會亦絕緣 成在基板中之通道，此通 Α7 Β7 得此凹槽延伸越過渠道的側邊 向蝕刻之步驟還可包含藉由乾 。該導電線可包含位元線。沈 驟可包含藉由化學氣相沈積技 積層。該選擇氧化物沈積層宜 物，而該墊圈則包含氮化物。 率宜約比側壁之墊圈大5倍。 可包含氮化物墊圏。在埋帶上 度宜介於約1 0 n m到約1 0 0 n m之 也可包含稠化在榘道頂端絕緣 其方法可包含自渠道側壁移除 體記憶體，其包含一具有許多 ,各深渠道都具有一肜成在其 在深渠道中之馘存節點。由一 氣相沈積材料形成一絕緣層， 相沈積材料層，將其形成在埋 的成長速率快於位在埋帶上方 率。 緣層宜包含一臭氧活化T E 0 S。 nai到約200ηιη之間。其宜包含 形成在渠道之中，其中至少會 曆接觸。該電晶體可包含一肜 道毗鄰閘極，用Μ將埋帶之電 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·--------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 五、發明說明（厂 A7 B7 增 使 以 用 分 〇 部分 掘部 ifS 一 重 含的 包間 可之 板散 基擴 該外 〇 向 線道 元通 位和 到帶 合埋 耦由 性加 這 明 發 本 。 , 瞭 例明 施更 實的 之變 明會 説將 細點 詳匮 而和 画徽 附恃 關 , 相的 考目 參的 面他i 下其M_ 由和i 些®_ 其 後 於 例 施 實 選 優 明 説 細 詳 圖 各 面 下 考 參 將 明 發 本 中 材 锪 充 填 由 且 環 柱 有 具 其； ,圖 件面 元截 體橫 導的 半構 分結 部道 為渠 圖之 1 充 第填 料 圖埋 面和 截圈 橫塾 的該 件在 元積 體沈 導和 半 ， 之圈 圖墊 1 之 第上 明壁 發側 本道 據渠 根在 為成 圔形 2 有 第具 圖 面 截 横 的 件 元 體 導 半 之 圖 2 第 明 發 ; 本 層據 壓根 常為 次圃 之 3 上第 帶 本 據 艮 ·， I? 層其 緣 ， 絶圖 端面 頂截 道橫 渠的 成件 形元 以體 刻導 越 半 ； 回之道 層圖渠 積 3 緣 沈第絶 壓為淺 常圖成 次 4 完 該第明 , 發 導 一 示 顯 圖中 面之 截分 横部 的餘 件其 元道 體渠 導在 半成 之形 圖明 4 發 第本 為據 圖根 5 料 第材 t (請先閒讀背面之注意事項再填寫本頁) 裝--------訂·-------峻 經濟部智慧財產局員工消費合作社印製 垂和 一 極 示閘 顯疊 ，堆 圖之 面成 截形 橫中 的道 件渠 元在 體明 導發 半本 之據 圔根 5 有 第具 為體 圖晶 6 電 第型 直 •’根 點有 結具 線其 元 ， 位圖 及面 點截 結橫 線的 元件 位元 一 體 之導 區半 散之 擴圖 的 3 體第 晶為 電圔 至 7 合第 ϋ 敍 成 形 為 和 料 材 贷巨 "*"_， 導物 之化 上氣 緣極 絶閘 端之 頂備 道準 渠而 在道 積渠 沈綠 明絶 發淺 本提 據上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
經濟部智慧財產局員工消費合作社印製 _B7_ 五、發明說明（& ) 第8圖為第7圖之半導體元件的横截面圖，其具有根 撺太發明鈾刻且為形成被上提淺絕緣渠道而填充之位置； 第9閫為第8鬪之半導體元件的横截面圖，其具有根 據本發明沈積在上提淺絕緣渠道材料上，和在元件上表 面上之介電質層和導電層； 第10闔為第9圖之半導體元件的横截面圖，具有根據 本發明形成在渠道之中，且形成在上提淺絕緣渠道上之 閛極結構； 第1〗圖為根據本發明之半導體元件的横截面圖，顯示 存蓽板中形成一凹槽，用於在通道和埋帶之間具有改善 耦合之垂育型電晶體；及 第12-14閫為根據本發明完成之各種埋人式位元線組態 .的槔截面圖。 優撰富施例詳诫 本發明係關於一種半導體元件，尤其是藉由探用選擇 次常壓化學氣相沈積技術，形成用於半導體記憶體之深 渠道頂端絕緣層的方法。本發明提供一種用以在深渠道 中之儲存節點上，形成頂端渠道絕緣層之改良方法。本 發明牛要採用一種次常壓化學氣相沈積（S A C Ο)製程，在 深渠道之中沈積一氧化物，其中側壁已與氮化層排成一 列。該S A C V [)氧化物為一臭氧活化T E 0 S製程，其中在矽 上之選懌件成長的沈積速率，約比在氮化物上大5倍，該 S C V D或選擇氣化物沈積製程宜包含一其於臭氧之次常 顒化學氣相沈積，其壓力的在5 0到7 6 0 To r r之間，且在 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） -----i--I t i i t --------訂·--------,^ (請先閱讀背面之>i意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（7 ) 02/〇；3和TEOS的氣體環境下。而沈積時的溫度則約在300 t到6 5 0 t之間。在矽和氮化物之間，沈積速率的選擇 約為2到2 5 : 1 ,而以從5到1 0 : 1為較佳。其他的材料也可 以達到很好的選擇率。在此情形下，下面將更詳细的說 明以更多控制方式形成渠道頂端絕緣層。 現茌詳细參考圖式，在所有的幾個圖中，類似的參考 數字表示相似或相同的組件，而且從第1画開始，先圖 示部分的半導體元件10。半導體元件10包含一基板12, 雖然可Μ用其他材料，如砷化鎵或絕緣體上矽（S 0 Π ,但 是Κ矽基板較佳。藉由已知製程技術中的那些技巧，貫 穿宜包含一墊氧化物層18和墊氮化物層20之堆疊墊16, 而在基扳12之中形成深渠道14。雖然可Μ使用沈積製程 ,但是墊氧化物層18宜藉由熱氧化物形成。而墊氮化物 層20宜沈積在墊氧化物層18之上。柱環22係形成在渠道 1 4之中，用Μ電性絕緣部分渠道]4和基板1 2。渠道1 4的 下部分（未圖示）.也藉由在渠道側邊和底部之上的簿介 電質層（未圖示），與基板12電性絕緣。 用導電填充物材料2 4 ,宜用多晶矽或摻雜多晶矽，當 然也可以用其他的導電材料，填充渠道14。填充物材料 2 4在柱環2 2的頂端部分之上延伸，並接觸基板]2。因此 在渠道14之中留下一凹槽26。埋帶2S包含在基板12之上 表面3 4下方，約1 0 n m和約6 0 0 n m之間的上表面3 2。 參考第2圖，在堆蠱墊16上和凹槽26内部，沈積一氮 化物墊圈3 6。氮化物墊圏3 6宜為氮化矽，且其厚度宜約 -9 " 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） HI1JIIU1!^iiit11---------竣 (請先閱讀背面之注意事項再填寫本頁) A7 45938 5 _B7_ 五、發明說明（^ ) 為5 n m。如第2 _所示，除了渠道1 4之側壁K外，自所有 的表而移除氮化物墊圈36,宜使用反應離子鈾刻或等效 製稈移除。然後沈積次常壓化學氣相沈積（S A C V D )層4 0。 SACVD層40宜為一氧化物，但最好為多臭氧TEOS層，其由 Elbel等人在1998年IEEE研討會，技術論文集之VLSI技 術摘要的第208-209頁，所提之”A new STI process besed on selectvie oxide deposition”論文中有說明 ,此處將其納入參考。SACVD層在矽上之成長速率，比在 氮化物上約大5倍，但是，也可以使用其他的成長速率， 如妁大2倍到約大25倍。在沈積SACVD層40時，SACVD層 之成長在宜為多晶矽之填充物材料2 4上的選擇性成長， 比在渠道1 4之側壁上的氮化物墊圈3 6之上和在墊氮化物 屑2 0之上的快。在優選實施例中，S A C V 0層4 0之渠道頂 端部分42的厚度約為50〇S,而在氮化物墊圏36上之部分 41的厚度約為100$。有利地，在墊氮化物20之上和在 S A C V I)暦4 0之渠道1 4的側壁之上，縮小的厚度允許S A C V D 層4 0 ,可Μ藉由單一的蝕刻步驟，自側壁和堆疊墊1 6的 (請先閱讀背面之注意事項再填寫本頁) - i —-----訂---------^ 少 減 時 同 也44 , 層 除緣 移絕 43端 面頂 表逋 渠 的 良 改 1 成 形 而 ο 4 層 經濟部智慧財產局員工消費合作社印製 第 圖 程 C 製 A S 化 對稠 M的 可意 , 任 圖 行 3 實 第— 考 參 2 %· 分 0 端 頂 道 渠 接 ο 4 層 透 由 藉 Μ 可 程 製 化 稠 此 和 化 氧 的 2 3 面 表 端 頂 之 ο 4 0 該 „ 性 會 o r 電 等 4 广 tn. 行 π 的 實,ί間 而 2 之 化料體 氮材導 或物極 /充閘 填的 的中 點26 節槽 存凹 儲在 成積 形沈 在驟 強步 增稈 程製 Γν製續 SA化後 過稠在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 4 5^38 - _B7_ 五、發明說明（？） 絕緣。管行濕式蝕刻製程，如H F蝕刻，Μ自氮化物墊圈 3 6柊除？^(：\/1)層40。在本實施例中，約要移除10(^,以清 除S A C V [)層4 0之側壁，而且也回蝕刻1 0 0 S之渠道頂端部 分42(第2 _)。殘留的SACVD層40則形成渠道頂端絕緣 層44。因為渠道頂端絕緣層Ί4係利用沈積製程而形成的 ，所W S A C V !)層4 0之厚度很好控制。藉由後續之濕式回蝕 刻S A C V D層4 0 ,而排除如習知抜術所實行之傳統的填充和 挖掘，就可Μ很好的控制渠道頂端絕緣層4 4之厚度。在 優潠管施例中，渠道頂端絕掾層44之厚度約在lOnm到100 n in之間，而最奸是約在3 0 n m到4 0 n m之間。 參考第4-6圖，現在將根據本發明，說明用於淺絕緣渠 琯（S Τ Ϊ)之方法。參考第4圖，蝕刻部分的元件1 0 0 ,以形 成用以淺渠道絕緣姑料之位置4 8。位置4 8係移除部分的 基板1 2 .埋帶2 8 ,渠道頂端絕緣層44，柱環2 2 ,啞多晶矽 材料50,和填充物材料而形成的。位置48係由介電質材 料5 1«充，其宜為氧化物，如二氧化矽。將上表面5 2平 坦化，Μ製備用於後讓製程之表面5 2。 參考第5圖，可將上表面52作去除處理，Μ移除任何 殘留的氣化物。挖掘啞多晶矽材料5 0 ,以移除材料5 0。 自渠道〗4的側壁剝雛氮化物墊圈3 6。然後宜藉濕式蝕刻 興稈.自基板12剝離堆.疊墊16。而留下的結構包含受控 渠道頂端絕緣層4 4 ,並準備沈積，犧牲的氧化物和離子 佈棺.Κ在元件1 0 0之上形成元件。在離子佈植之後，移 除該犧牲氣化物層（未顯示）。在沈橫導電材料5 6之前， -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — 丨 — IJi!_l* -------訂---------竣 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明說明（ A7 B7 經濟部智慧財產局員工消費合作杜印製 多，道 可閘知或成直極接圖 83¾靠型的 受，濕刻刻餘 含術渠 ，由已物形垂源連 6it2f6可直他 之間由蝕蝕其 包技在 鎢偽以化57作作66第 I 而垂其η期藉式油 。 61:知} 化 5 葆氧層當當線如*1明種到 S 程好濕甘刻 56已圖 矽層構含電傺一元。& ί 發一伸(R製最。HFEife nnj 4 rD 料以 如電結包導 6 有位 628^本為延 道步後16或子 材。見 ，導極05J和分具。區 據示地 渠一然墊刻離 電一rs物和蘭 65 部 66散^根圖易 線進 ΰ 盤14應 導所(^'化 5 該料料。體點擴 iM，然容 絶的36堆^反 C圔 61 矽料中材材 6 晶節到 llr逑離很 淺構圏離的或 5 如體 如材其質電體電存接-所。ίί:提結墊剝暫刻 I 層積導 2 例電，電導導型儲連44J 前度法 上之物12短蝕12 物沈極^1，導緣介。極直之係層散如厚方 於圔化板再游 _ 化且閘 —57。絶。佳閘垂極其緣擴。的之 用3 氮基，下 基 ο 氧，在 α 層上 6 成較的。汲中絶外物定逑 明第離自刻學 極矽成)f電之料形矽6463作其端向雜預前 説在剝，蝕化 鬧晶形56導56材巧化分道當，頂含摻到是 其。，程酸含 的多58料 ，料質技氮部通 一67道包之44但.。 ，成壁製磷包 薄的物材圖材電些以之之和點渠2865層，件圖形側刻熱可 一 雜化電 6 電介那但126966接由帶區緯態元 7 的之蝕用刻 成摻氣導第導之的，板體線線藉埋散絶組和第層14式先蝕 形或極之考在構中物基晶元元，。擴成體體考綠道乾含式 先矽閛中參積結術化鄰電位位示的到形晶晶參絶渠或包乾 要晶將14沈極技氮毗型之到所離接地電電 控自式可 。 --：----^-1111! — —^--------訂·----— I _ 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（） 的結構包含具有任意氧化層45之渠道頂端絕緣層44,且 维備好犧牲氧化物沈積和離子佈植，以形成一垂直型電 晶體。在移除了該犧牲氧化物層之後（未顯示），形成閛 择氧化物46,隨後沈積一導電衬料48(閘極導體部分）和 沈精一介電質層59, Μ氮化物較佳。導電材料4S之沈積 可Μ堉滿或不填滿蕖道凹槽。蝕刻部分的元件1 0 ,以形 成用於上提淺絕緣渠道材料5 5之絕緣渠道5 3，其中上提 淺絕緣渠道材料宜包含示於第8圖之氧化物。在第9圖 之中，在剝離介電質層5 9，之後，从已知技術中的那些 枝巧，沈積導電材料57和介電質材料60,而形成在第10 鬨之中的閘極結構。雖然只圖示和說明一個垂直型電晶 體鉬態，但是所揭露之方法可Μ很容易地延伸到其他的 霄晶髑和元件。 參考第1 1圖，藉由深接面的形成，其優點是電晶體通 揷7 0會進一步移動而遠離渠道1 4，增強興埋帶向外擴散 匾重# ,而不會衝擊到元件性能。在啞多晶矽移除步驟 之後，如上所述，移除氮化物墊圈36。接著宜實行一蝕 刻製稈，Κ移除部分的基板1 2 ,使得當通道7 0形成時， 通道70會進一步遠離渠道14，而且會更容易與埋帶28的 向外擴散區接觸。宜藉由乾式蝕刻製程，如反應離子蝕 刻或化學下游蝕刻，過触刻基板1 2，使得形成凹槽7 2。 之後持镰如上所述之形成垂直型電晶體的正常製程。雖 然S Τ ί示於第〗]圖，但是也可Μ執行R S Τ I之製程。 參者第12-14_， SCAVD層140可Μ用在許多種應用之中 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音心事項再填寫本頁) I -----訂-- -------線 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（…） 。S A f： V 0層1 4 0可以被用以涵緣任何摻雜的埋人區，如最 籽跟垂肓型電晶體有關之儲存節點，埋入式位元線或其 他的源極/汲極連接。在第】2-14圖中，SACVD層140係形 成存_當的摻雜多晶矽埋入式位元線142之上。接著再 窗行各禪不同的閘極结構1 4 4 ,使位元線1 4 2連接到源極/ 汲極區1 4 R。也可Μ使用導電材料1 4 8 (第1 4圖），使位元 煽1 4 2連接到撺散區1 5 0。介電質區Μ 1 5 2表示，而基板則 Μ 1 5 4表示。 本發明已說明一種新穎的元件，和形成用於半導體記 億體之深渠道絕緣層之方法的優選實沲例（其係打算說 明，但不侷限於此），應注意者，熟知技術之人士可依上 沭之技術完成其修正例和變化例。因此，應當明確，改 變可造成本發明之特殊實胞例，其在本發明之範圍和精 神之中.如附錄申請專利範園所逑。應專利法之特殊要 求.水發明已詳細敘述，希望受到專利證書保護之申請 專利鞒園敘述在附錄申請專利範圍。 符號之說明 1 0.....半導體元件 12.....基板 1 4.....渠道 16.....埋疊墊 1 8.....墊氧化物層 20.....墊氮化物層 22.....柱環 -14- 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） ^^1 ^^1 n —L n n I * tt n n I I 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 45938 5 A7 _B7_ 五、發明說明（Μ ) 2 4.....填充物材料 26.....凹槽 28.....埋帶 3 2.....上表面 3 4 .....上表面 3 6.....氮化物墊圏 40.....SACVD層 4 1.....部分 42 .....渠道頂端部分 43 .....表面 44 .....渠道頂端絕緣層 4 5.....任意氧化層 46.....閘極氧化物 4 8.....狀態 5 0.....啞多晶矽材料 5 1.....介電質材料 5 2.....上表.面 5 3.....絕緣渠道 55.....上提淺絕緣渠道材料 5 6.....導電材料 5 7.....導電層 58.....閛極氧化物層 5 9.....介電質_ 6 0.....介電質材料 -15- 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） -----*--I ! 1 I J ' I I 1 I 1 I 1 ^ *1111111— ^ <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 5^38 A7 _B7 五、發明說明（，〇 6 2... ..閘 極 導 體 6 3... .•通 道 6 4... ..部 分 65 ... • 擴 散 區 66 ... ..位 元 線 67 ... …位 元 線 接 點 68… ，.儲 存 節 點 69… ..垂 直 型 電 晶體 70… ..電 晶 am 體 通 道 72… ..凹 槽 100.. ..元 件 1 40 .. ..S ACV [)層 142.. ..埋 入 式 位 元線 144·. ..閘 極 结 構 146.. ..源 極 /汲極區 148.. .導 電 材 料 15 0.. ‘.擴 散 區 152.. • 介 電 質 區 154.. ..基 板 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 六、申請專利範圍 Α8 Β8 C8 D8 法 方 的 度 厚 之 中 道 渠 在 層 緣 絕 用 件 元 體 ： 導驟 半步 制含 控包 種其 圏 墊 一 成 ; 形 道 ， 渠上 之壁 中側 其道 在渠 成之 形方 料上 材料 電材 導電 有導 具該 一 於 供位 提在 之積 壁沈 側物 該化 和氧 料擇 材選 電該 導長 該成 在性 層擇 積選 沈上 物之 化料 氧材 擇電 選導 一 該 積存 沈 · 化絕 氧一 擇成 選形 該 * 之上 及外料 •1M材 圈分電 墊部導 之觸該 壁接之 側料中 該材道 於電渠 大導該 , 該在 率與 Μ 速了 . 加除層 增除積 的柊沈 0 物 化該 氧積 擇沈 選術 該技 積積 沈沈 中相 其氣 ,學 法化 方由 之藉 項 含 1 包 第 ， 圍驟 範步 利之 專層 。 請積 層申沈 緣如物 沈 物 化 氧 擇 選 該 中 其 法 方 之 項 ο 1 層第 積圍 沈 範 物利 化專 氣請 擇申 撰如 3 上 料 材 電 導 該 在 中 。 其 物 ， 化法 氧方 0S之 ΤΕ頊 化 1 活第 氣圍 臭範 一 利 含專 包請 層 申 積如 倍壁 5 側 大在 的圏 上墊 圏成 墊形 之中 壁其 側 ， 該法 在方 比之 約項 ， IX 率第 速園 加範 增利 的專 長請 成申 之如 (請先閱讀背面之注意事項再填寫本頁) 裝' 訂 經濟部智慧財產局員工消費合作社印製 沈 物 化 氧 擇 選 該 中 其 法 〇 方 圈之 墊項 物 1 化第 氮園 含範 包利 驟專 步請 之电 上如 β 間 之 含 包 料 材 電 導 該 中 其 法 方 on之 2 項 到 1 C 第 10園 在範 约利 度專 厚請 之¢ 積如 晶 多 該 之 下 層 彖 έ·' 絕 該 在 化 氧 含 包 還 去 方 該 而。 ，驟 的步 晶 的 多砂 本紙張尺度適用中國國家標準（CNS ) A4規格（2】0X297公釐） AS B8 C8 DS 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 I 8 ,如 請 專 利 範 圍 苐 1 項 之 方 法 » 其 中 又 包 含 白 該 渠 道 1 1 I 側 m 移 除 該 墊 圈 之 步 驟 〇 1 1 9 . 一 種 製 造 垂 直 型 電 晶 體 之 方 法 * 包 含 其 歩 驟 請 1 1 提 供 __. 具 有 渠 道 形 成 在 其 中 之 基 板 t 各 渠 道 m 具 有 閎 1 背 一 形 成 在其 中 之 儲 存 節 點 > 而 該 儲 存 節 點 具 有 埋 帶 ♦ 之 i 存 位 於 該 埋 帶 上 方 之 渠 道 側 壁 上 形 成 一 墊 圈 > 意 1 1 事 1 沈 椿 — 潠 擇 氧 化 物 沈 積 層 在 該 埋 帶 和 該 側 壁 之 上 » 項 再 1 填 在 該 埋 帶 之 上 .選 擇 性 成 長 該 選 擇 氧 化 物 沈 積 層 的 增 加 % 本 裝 谏 率 9 大 於 該 惻 m 之 墊 圈 » 及 頁 1 1 移 除 除 與 該 埋 帶 接 觸 部 分 外 之 該 選 擇 氧 化 物 沈 積 1 I 層 * Μ 形 成 一 渠 道 頂 端 絕 緣 層 1 及 1 1 在 該 渠 道 之 中 形 成 —1 閘 極 導 體 » 便 形 成 一 毗 鄰 該 1 訂 閛 極 導 體 之 通 道 ， 用 Μ 在 該 埋 帶 和 導 電 線 之 間 » 在 閛 1 I 極 導 體 活 化 時 1 提 烘 電 性 上 的 傳 導 〇 1 ! 1 0 ·如 φ 請 專 利 範 圍 第 9 項 之 方 法 其 中 又 包 含 橫 向 蝕 刻 1 I 該 基 板 之 步 m ， 以 形 成 凹 進 基 板 之 凹 槽 > 使 得 該 凹 槽 延 伸 越 過 該 渠 道 之 側 邊 該 凹 槽 會 與 該 渠 道 相 連 9 及 Ί 沿 著 存 該 基 板 中 之 該 凹 槽 * 提 供 —* 通 道 ， Μ 便 在 閘 1 1 極 導 體 活 化 時 > 可 以 在 該 埋 帶 和 該 導 電 媒 之 間 提 供 貫 \ 1 穿 的 電 性 傳 導 〇 1 I 1 1 .如 串 請 專 利 範 _ 第 10項 之 方 法 9 其 中 該 横 向 蝕 刻 之 步 1 1 驟 1 包 含 藉 由 乾 式 蝕 刻 製 程 作 横 向 蝕 刻 〇 I 1 1 2 ·如 申 請 專 利 範 圖 第 9 項 之 方 法 其 中 該 導 電 線 包 含 位 i 1 元 線 0 i I 18 1 1 1 1 本紙浪尺度適用中國國家標隼（CNS ) A4規格（210 X 297公釐） ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 3 .如申請專利範園第9項之方法，其中沈積該選擇氧化 物沈積層之步驟，包含藉由化學氣相沈積技術沈積該 潠擇氧化物沈積層。 1 4 .如申請專利範圍第9項之方法，其中該選擇氧化物沈 積層包含一臭氧活化T E 0 S氧化物。 1 5 .如申請專利範圍第9項之方法，其中在該埋帶上之成 县的增加速率，約比在該側壁之墊圈上的大5倍。 1 6 .如申請專利範園第9項之方法，其中形成墊圈在側壁 h之步驟，包含氮化物墊圈。 1 7 .如申請專利範園第9項之方法，其中在該埋帶上之次 常壓層的厚度約在1 0 n m到2 0 0 n m之間。 1 8 .如由請專利範圍第9項之方法，其中該埋帶包含多晶 矽，目還包含稠化在該渠道頂端絕緣層之下之多晶矽 的步驟。 19.如申請專利範圍第9項之方法，遷包含自該渠道側壁 移除該塾圈之步驟。 2 0 . —種半導體記憶體包含： 一具有許多深渠道形成在其中之基板，各深渠道具 有： 形成存其中之埋帶，以接近放置在該深渠道中之儲 存酣點； 一由選擇性成長之Μ常壓化學氣相沈積材料而形成 的絕緣曆，該次常壓化學氣相沈積材科曆係形成在該 ί準帶之上，其中在該埋帶上之該次常壓化學氣相沈積 -1 9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） .¾. 、νφ i請先鬩讀背面之注意事項再填寫本頁) r ； ,/ί ί Α8 *Λ Β8 C8 D8 々、申請專利範圍 材料層的成長速率，比在位於該埋帶上方之該渠道側 壁上的快。 2 1 .如申請專利範圍第2 0項之半導體記憶體，其中該絕緣 噚包含一臭氧活化 T E 0 S氧化物。 2 2 .如由請專利範圍第2 0項之半導體記憶體，其中該絕緣 層之厚度約在]0 n m到2 0 0 n m之間。 2 3.如由請專利範園第20項之半導體記憶體，其中又包含 一·存取霜晶體，其含有一形成在該渠道中之閛極，且 牵少有一部分的閘極與該絕緣層接觸，該電晶體具有 形成在毗鄱該閘極之該基板中的通道，其係用以將該 ί荦帶窜性耦合到位元線。 24.如申請專利範園第23項之半導體記億體，其中該基板 包含一凹槽部，該凹槽部分係用Μ使增加自該埋帶向 外擴散和該通道之間的重疊部分。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -20 - 本紙張尺度適用中國國家標率（CNS ) Α4規格（210 X Μ7公釐）
TW089101620A 1999-02-01 2000-06-13 Formation of controlled trench top isolation layers for vertical transistors TW459385B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/241,756 US6184091B1 (en) 1999-02-01 1999-02-01 Formation of controlled trench top isolation layers for vertical transistors

Publications (1)

Publication Number Publication Date
TW459385B true TW459385B (en) 2001-10-11

Family

ID=22912056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101620A TW459385B (en) 1999-02-01 2000-06-13 Formation of controlled trench top isolation layers for vertical transistors

Country Status (6)

Country Link
US (2) US6184091B1 (zh)
EP (1) EP1026740A3 (zh)
JP (1) JP2000223668A (zh)
KR (1) KR20000057850A (zh)
CN (1) CN1165985C (zh)
TW (1) TW459385B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872619B2 (en) 2003-04-15 2005-03-29 Nanya Technology Corporation Semiconductor device having trench top isolation layer and method for forming the same

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355520B1 (en) * 1999-08-16 2002-03-12 Infineon Technologies Ag Method for fabricating 4F2 memory cells with improved gate conductor structure
KR100327604B1 (ko) * 1999-09-22 2002-03-07 윤종용 트렌치 격리영역 형성방법
DE19954867C1 (de) * 1999-11-15 2000-12-07 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
TW469635B (en) * 2000-05-16 2001-12-21 Nanya Technology Corp Fabrication method of semiconductor memory cell transistor
US6429092B1 (en) * 2000-06-19 2002-08-06 Infineon Technologies Ag Collar formation by selective oxide deposition
US6503798B1 (en) * 2000-06-30 2003-01-07 International Business Machines Corporation Low resistance strap for high density trench DRAMS
KR100338783B1 (en) * 2000-10-28 2002-06-01 Samsung Electronics Co Ltd Semiconductor device having expanded effective width of active region and fabricating method thereof
US6551942B2 (en) 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
US6541810B2 (en) * 2001-06-29 2003-04-01 International Business Machines Corporation Modified vertical MOSFET and methods of formation thereof
TW501206B (en) * 2001-10-03 2002-09-01 Promos Technologies Inc Manufacturing method of buried strap diffusion area
US6429148B1 (en) 2001-10-09 2002-08-06 Promos Technologies, Inc. Anisotropic formation process of oxide layers for vertical transistors
US6759335B2 (en) * 2001-12-12 2004-07-06 Promos Technologies, Inc. Buried strap formation method for sub-150 nm best DRAM devices
DE10212610C1 (de) * 2002-03-21 2003-11-06 Infineon Technologies Ag Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben
US6635525B1 (en) * 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US6605504B1 (en) * 2002-06-28 2003-08-12 Infineon Technologies Ag Method of manufacturing circuit with buried strap including a liner
US6759295B1 (en) * 2002-08-20 2004-07-06 Advanced Micro Devices, Inc. Method of determining the active region width between shallow trench isolation structures using a gate current measurement technique for fabricating a flash memory semiconductor device and device thereby formed
KR20040050971A (ko) * 2002-12-11 2004-06-18 삼성전자주식회사 반도체 소자를 제조하기 위한 갭 필 방법
TWI225688B (en) * 2003-07-03 2004-12-21 Nanya Technology Corp Memory device with vertical transistors and deep trench capacitors and manufacturing method thereof
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7071072B2 (en) * 2004-06-11 2006-07-04 International Business Machines Corporation Forming shallow trench isolation without the use of CMP
US9801913B2 (en) * 2004-09-28 2017-10-31 Atrium Medical Corporation Barrier layer
US7563686B2 (en) * 2005-05-31 2009-07-21 Nanya Technology Corporation Method for forming a memory device with a recessed gate
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
TWI278068B (en) * 2005-11-03 2007-04-01 Nanya Technology Corp Growth controlled vertical transistor
US7492632B2 (en) * 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) * 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR100763337B1 (ko) * 2006-10-02 2007-10-04 삼성전자주식회사 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
US8076715B2 (en) * 2006-12-27 2011-12-13 Spansion Llc Dual-bit memory device having isolation material disposed underneath a bit line shared by adjacent dual-bit memory cells
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US8518774B2 (en) * 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) * 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) * 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) * 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) * 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) * 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US8223574B2 (en) * 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) * 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) * 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
KR20120006516A (ko) 2009-03-31 2012-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 디바이스를 제공하기 위한 기술들
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) * 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) * 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) * 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) * 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
US8404583B2 (en) * 2010-03-12 2013-03-26 Applied Materials, Inc. Conformality of oxide layers along sidewalls of deep vias
KR20130007609A (ko) 2010-03-15 2013-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 장치를 제공하기 위한 기술들
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
KR101062862B1 (ko) * 2010-07-07 2011-09-07 주식회사 하이닉스반도체 측벽접합을 구비한 반도체장치 제조 방법
US8492845B2 (en) 2010-11-05 2013-07-23 International Business Machines Corporation Gate-to-gate recessed strap and methods of manufacture of same
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8829585B2 (en) * 2011-05-31 2014-09-09 International Business Machines Corporation High density memory cells using lateral epitaxy
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760859B2 (ja) * 1985-11-19 1995-06-28 沖電気工業株式会社 半導体装置及びその製造方法
JPS6358863A (ja) * 1986-08-29 1988-03-14 Toshiba Corp 半導体記憶装置の製造方法
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5552344A (en) * 1995-11-16 1996-09-03 Taiwan Semiconductor Manufacturing Company Non-etchback self-aligned via size reduction method employing ozone assisted chemical vapor deposited silicon oxide
US6960818B1 (en) * 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872619B2 (en) 2003-04-15 2005-03-29 Nanya Technology Corporation Semiconductor device having trench top isolation layer and method for forming the same

Also Published As

Publication number Publication date
EP1026740A2 (en) 2000-08-09
KR20000057850A (ko) 2000-09-25
US6177698B1 (en) 2001-01-23
US6184091B1 (en) 2001-02-06
CN1263358A (zh) 2000-08-16
CN1165985C (zh) 2004-09-08
EP1026740A3 (en) 2005-09-14
JP2000223668A (ja) 2000-08-11

Similar Documents

Publication Publication Date Title
TW459385B (en) Formation of controlled trench top isolation layers for vertical transistors
CN104022121B (zh) 三维半导体器件及其制造方法
TW483122B (en) Structure and process for 6F2 trench capacitor dram cell with vertical mosfet and 3F bitline pitch
US5547889A (en) Method of forming a semiconductor device having vertical conduction transistors and cylindrical cell gates
JP2673952B2 (ja) メモリセル製造方法
US6509599B1 (en) Trench capacitor with insulation collar and method for producing the trench capacitor
TW201113984A (en) DRAM cell with double-gate Fin-FET, DRAM cell array and fabrication method thereof
TWI284392B (en) Semiconductor device using partial SOI substrate and manufacturing method the same
US11011520B2 (en) Semiconductor DRAM cell structure having low leakage capacitor
TW404046B (en) Improved controllability of a buried device layer
TW411622B (en) DRAM cell arrangement and method for its production
JP2002222873A (ja) 改良たて型ｍｏｓｆｅｔ
TWI308780B (en) Method and structure for vertical dram devices with self-aligned upper trench shaping
US6349052B1 (en) DRAM cell arrangement and method for fabricating it
US6255171B1 (en) Method of making dense SOI flash memory array structure
TW444384B (en) Semiconductor device
TWI831396B (zh) 製造記憶單元之方法
US6504200B2 (en) DRAM cell configuration and fabrication method
TW518751B (en) Semiconductor-memory-cells with trench-capacitors and selection-transistors and its production method
CN104617140B (zh) 凹入式沟道存取晶体管器件及其制作方法
TWI251323B (en) Bit line structure and method for fabricating it
TW200524093A (en) High performance embedded DRAM technology with strained silicon
US20090321805A1 (en) Insulator material over buried conductive line
US6326262B1 (en) Method for fabricating epitaxy layer
TW506121B (en) Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees