TW459034B - High selectivity collar oxide etch processes - Google Patents

High selectivity collar oxide etch processes Download PDF

Info

Publication number
TW459034B
TW459034B TW088101224A TW88101224A TW459034B TW 459034 B TW459034 B TW 459034B TW 088101224 A TW088101224 A TW 088101224A TW 88101224 A TW88101224 A TW 88101224A TW 459034 B TW459034 B TW 459034B
Authority
TW
Taiwan
Prior art keywords
trench
oxide
compliant
filling
substrate
Prior art date
Application number
TW088101224A
Other languages
English (en)
Inventor
Munir D Naeem
Matthew J Sendelbach
Ting-Hao Wang
Original Assignee
Ibm
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm, Siemens Ag filed Critical Ibm
Application granted granted Critical
Publication of TW459034B publication Critical patent/TW459034B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部中央標準局員工消費合作社印製 459034 ^ A7 ---- B7 五、發明説明(,) 發明背景 深壤溝電容器係在動態隨機存取存儲器(DRAM)元件及其 他積體電路元件中作爲組件使用。在積體電路元件於半導 體晶圓(晶片)上形成時,不斷希望增加晶片表面上每單位 面積之元件數g。爲符合此項對於增加元件密度之要求, 故不斷努力以減少被元组件譬如電容器所佔用之表面積。 具有涉及高縱橫比(垂直於主要晶圓表面之深度:平行於 主要晶圓表面之寬度)之幾何形狀之壕溝電容器,允許較 多電容器可被置於晶片上。 壕溝電容器及其他以壕溝爲基礎之組件之一般製造,係 爲θ知典型方法係涉及在基材(或晶圓,通常爲碎晶圓) 中蝕刻最初壕溝。在壤溝蝕刻之前,一或多個順應性介電 材料層可在晶圓表面上形成。典型上,順應性氧化物介電 層將最接近半導體表面,其中順應性氮化物介電層(所謂" 蟄片氮化物)係覆蓋在該氧化物層上。然後,經過整片介 電層蝕刻,並進入半導體基材中,形成壕溝。在基材中於 壕溝底部之區域,可經摻雜以提供增加電荷儲存容量之區 域’其將變成電容器之一個板。形成一個薄節點介電層( 高介電常數材料),作爲覆蓋壕溝表面之順應層。然後將 壕溝以摻雜之多晶矽(聚矽)或其他電荷儲存材料充填,以 形成電容器之另一個板。 爲藉由使壕溝側壁處之寄生漏電降至最低,以提高壕溝 電容器設計之可靠性,可環繞壕溝之上方内側表面形成,, 墊圈”氧化物。墊圈氧化物本身之形成,爲一種相當複雜 ί請先閱讀背面之注意事項再填窩本頁) 土衣' 459 0 34 A7 B7 五、發明説明(2 t %序典型上,經充填壕溝之頂部部份必須被逆蝕刻, 使知沿著壕溝側壁上方部份之介電層外露。然後沈積順應 性氧化物層(或典型上爲其先質)^順應性氧化物層在多晶 矽(或其他電荷儲存材料)表面上留在部份充填壕溝中之部 份,係接著被選擇性地移除,而留下環繞壕溝上方側壁之 氧化物《充作塾圈氧化物。在從多晶石夕表面移除順應性 氧化物之方法中,此順應性氧化物層在壕溝外侧之部份( 意即,覆蓋在墊片氮化物上者)亦被移除。壕溝之未被充 填部份,則接著以多晶硬再充填,以完成電容器板之形成 ,其中墊圈氧化物係位於接近壕溝之上端。 順應性氧化物之此種選擇性㈣,爲㈣溝電容器製造 中之關鍵步驟。若氧化物未完全自其中壕溝欲被再充填之 多晶矽(或其他塡充材料)表面移除,則電容器之性能可能 被危害,A係由於在壕溝深處之多晶砂材料與在壞溝再充匕 =時被沈積之多晶矽材料(意即,在沿著壕溝壁具有墊圈 氧化物之壕溝部份中)間之不氣電連接所致。再者,順應 性氧化物之選擇性移除,不得不利地影嚮其下方之節點: 電層’介《片介電層或其他存在於基材上位於祿溝外侧 之表面特徵。接近壕溝頂部之墊片氮化物層之保護是特別 重要的,因其在基材之後續處理期間,典型上係作爲蝕刻 止動層使用。由於持續走向較小尺寸/較高縱橫比之幾何 形狀(例如20或較高),而使此等製程要求變得更困難。 典型上,已使用反應性離子蝕刻或其他乾蝕刻方法,以 達成順應性氧化物之選擇性移除。此等方法已顯示慢蚀刻 請 閱 讀 背 ιέ 之 注 意 事 項 再 填 寫 本 1 Α 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中關家標準(CNS ) 21G>T^^釐)
經濟部中央榡準局員工消費合作社印製 迷率(長處理時間),形成不想要之副產物/沈積物,需要 使:有問題之氣體,譬如co,及/或缺乏可靠性等問題, k成低1率’或需要極緊密控制製程參數。因此,仍然 需要順應性氧化物蝕刻之經改良方法,尤其是用於製造壕 溝電容器。 螢明摘诚 本發明係提供選擇性蝕刻順應性氧化物層之改良方法。 本發明進一步提供在半導體基材之壕溝中形成墊圈氧化物 之方法’此方法係提供墊片介電層之經改良完整性,而造 成所形成元件之經改良結構與操作可靠性。本發明之方法 特別可用於製造積體電路用之高縱橫比壕溝電容器,及其 他涉及在光阻不存在下之高縱橫比氧化物蝕刻之方法。 一方面,本發明係涵蓋—種在丰導體基材之壕溝中形成 墊圈氧化物之方法,其中所提供之半導體基材具有⑴經部 份充填(例如,經充填與逆蝕刻)之壕溝,(2)(彳)被填充材料 部份充塡之壕溝所界定之塡充表面,⑻在壕溝外側之上方 表面,及(iii)未被填充材料覆蓋之緣溝側壁表面,及(g)覆 蓋在該填充、上方及側壁表面上之順應性氧化物層,此方 法包括選擇性蝕刻順應性氧化物層,其方式是: (a) 使基材與含氫之氟化碳及氧來源之混合物,於反應性離 子蚀刻條件下接觸,直到在上方表面上之至少一部份順 應性氧化物層被移除爲止,及 (b) 使得自步驟⑻之基材與不含氫之氟化碳及稀釋用氣體 之混合物,在反應性離子#刻條件下接觸,以進一步移 _______-β - 度逋用中國國家揉準(CNS ) Α4規格(210X297公釐) ' (請先閣讀背面之注意事項再填寫本頁) —訂 II ^^1 —^n ' : j 4 Α7 --------β7__ 五、發明説明(4 ) 一 -------- 除留在填充表面上之順應性氧化物,及過度蝕刻該上方 與填充表面,於是大部份順應性氧化物仍然留在側壁上 ’以形成墊圈氧化物。 此順應性氧化物較佳係在步驟⑻中自上方表面完全移除 。在過度蚀刻以移除任何殘留副產物聚合體沈積物之後, 可加入另一步驟⑹。本發明之方法可在未使用譬如C〇之 氣體下實施。 具有所形成塾圈氧化物之壕溝,可接著進一步以另一部 份填充材料充塡,及/或可使其接受其他處理步驟,以形 成具電功能之結構,譬如電容器。經摻雜多晶矽爲較佳填 充材料。本發明之方法尤其可用於其中基材之一部份或全 部上方表面包含墊片介電層譬如氮化碎之情況。本發明之 方法亦尤其可用於製造具有高壕溝(深度對寬度)縱橫比之 壕溝元件。 本發明之此等及其他方面係進一步詳述於下文。 附圖簡沭 圖1爲在形成薄節點介電層及以電荷儲存填充材料充填 並部份逆蚀刻填充材料後之高縱橫比壕溝之橫截面示意圖 經濟部中央標準局員工消費合作社印製 11 — — I n I n :么—»I (請先閲讀背面之注意事項再填寫本頁j 〇 圖2爲圖1壕溝在塗敷順應性氧化物層後之橫截面示意圖 〇 圖3爲圖2壕溝在從基材之上方表面移除順應性氧化物層 後之橫截面示意圖。 圖4爲圖3壕溝在從塡充表面進一步移除順應性氧化物層 本紙張尺度適用中國國家標準() A4規格(210X297公釐) 第88101224號 中文說明書修 五、發明説明( Μ V )lf
’及沈積殘留副產物後之橫截面示意圖。 圖5為圖4壕溝在進一步移除殘留副產物後之橫截面示意 圖為圖)壤屢在以其他填充材料充填後之橫截面示意 σ 圖號簡軍钕日卩 圖 1 5 10 2 0 25 3 0 40 4 1 代表晶圓或基材; 代表區域; 代表薄節點介電層; 代表電荷儲存材料; 代表填充表面; 代表另外量之電荷儲存材料; 代表順應性氧化物層; 代表順應性氛化物層; (讀先聞讀背面之注意事項再填寫木頁) -裝. 訂 經濟部中央標準局負二消费合作社印裝 42 5 0 5 1 5 2 5 3 70 1 00 代表上方側壁; 代表墊片介電層; 代表墊片介電層; 代表頂部表面; 代表壕溝之上方部份; 代表層;及 代表壕溝。 發明詳速 本發明一般而言係關於選擇性移除部份順應性氧化 之改良方法。本發明之方法尤其可用於形成半導體基 本祕尺舰财_ 丨線 459034 第88101224號專利申H案- A7 中文說明書修正^...............i B7_ 五、發明説明(表年71 1 ^ * .一▲ ----------. · 溝用^塾圏氧化物,譬如用以形成壕溝電容器者,及用於 其他高縱橫比姓刻應用。此等圖形係概要地說明祿溝電容 器之基本結構U瞭的是在本申請案中之附圖均未必ς 一定比例3 本發明並不限於任何特定壕溝形成方法。形成具有墊圏 氧化物特徵之壕溝電容器之一般技術,係為此項技藝中已 知的。參閱,例如在美國專利4,794,434、5,283,453、5,434,1〇9 、5,6d6,535及5,677,219中所揭示之方法,其揭示内容係併於 本文供參考。一種典型方法為壕溝形成方法’其係描述於 下文。 參考圖1 ’壕溝電容器之典型製法,係涉及首先以一或 多個順應性墊片介電層塗覆晶圓或基材丨,其經常為氧化 物層50,接著是氮化物層。然後在基材1中蝕刻壕溝1〇〇 。進行此壕溝蝕刻’通常是經由在最上方墊片介電層上塗 敷TEOS (原矽酸四乙酯)硬罩蓋層(未示出)。然後,在該硬 罩蓋層上形成具有圖樣之光阻層(未示出)。接著藉選擇性 f請先閱讀背面之注意事項再填寫本頁) 裝.
*1T 線 經濟部中央標準局員工消費合作社印繁 -83 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 459034 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(6 ) 蚀刻使硬罩蓋形成圖樣。然後,使殘留光阻層以典型方式 剥離,及形成壕溝,其方式是藉各向異性蚀刻經過替片介 電層50、51,及一部份半導體基材1,以形成所要之壕溝 100。然後移除硬罩蓋氧化物。在基材中接近壕溝壁之區 域5’可經摻雜以提供增加電荷儲存容量之區域,其將變 成電容器之一個板。形成薄節點介電層1〇,作爲覆蓋壕溝 表面之順應層。在節點電介質10形成後,接著以電荷儲存 材料20 (典型上爲經摻雜多晶紗)充填環溝,然後將其 逆蝕刻,留下填充表面25。 爲形成塾圈氧化物,接著將順應性氧化物層4〇 (圖2)或典 型上爲其先質沈積在該壕溝上,因此覆蓋填充表面25,上 方側壁42及頂部表面52(例如,最上方墊片電介質51之表 面)。在塡充表面25與頂部表面上之順應性氧化物層部份 ,必須接著選擇性移除,而留下環繞壕溝上方侧壁之氧化 物,以充作墊圈氧化物。此順應性氧化物亦必須自基材表 面上壕溝外側之介電特徵50移除。然後以另外之電荷儲存 材料再充填壕溝之上方部份53 (圖6),以完成電容器板之 形成’其中墊圈氧化物4丨係位在接近壕溝上端處。 在將本發明之方法使用在關於半導體基材上之壕溝幾何 形狀上時,此方法較佳係以—種所提供之半導體基材開始 ,其具有(1)經部份充填(例如經充填與逆蝕刻)之壕溝, (2)(i)被部份充填壕溝之填充材料所界定之填充表面,⑻在 壕溝外侧之上方表面,及(iii)未被填充材料覆蓋之壕溝側 壁表面,及(3)覆蓋在該填充、上方及側壁表面上之順應性 (請先閲讀背面之注意事項再填寫本頁〕 Λ 訂 s 'w ^ ^ ^ ^ 經濟部中央標準局員工消費合作社印製 A7 _________ B7 五、發明説明(7 ) 氧化物層。於是,本發明之方法較佳係涉及藉選擇性蚀刻 移除一部份順應性氧化物,此蝕刻係包括: ⑻使基材與含氫之氟化碳及氧來源之混合物,於反應性離 予蚀刻條件下接觸,直到在上方表面上之至少一部份順 應性氧化物層被移除爲止,及 (b)使得自步驟(a)之基材與不含氫之氟化碳及稀釋用氣體 之混合物,在反應性離子蝕刻條件下接觸,以進一步移 除留在填充表面上之順應性氧化物,及過度蝕刻該上方 與填充表面,於是大部份順應性氧化物仍然留在侧壁表 面上’以形成墊圈氧化物。 此順應性氧化物較佳係在步驟(a)中自上方表面完全移除 。在過度蚀刻以移除任何殘留副產物聚合體沈積物之後, 可加入另一步驟(c)。 具有順應性氧化物層在部份充填壕溝上之起始結構,可 藉任何習用方式形成,譬如在上文提及之美國專利中所述 者。此順應性氧化物較佳係使用原砂酸四乙酯(TE〇s)化學 蒸氣沈積(CVD)技術形成,其會造成順應性汾〇2層。本發明 並不限於任何特定墊圈氧化物組成。 如上述,基材之上方表面較佳係具有一或多個在壕溝形 成之前塗敷之墊片介電層,其係位於被沈積在部份場滿壕 溝上之順應性氧化物塗層之下。最上方墊片介電材料較佳 爲氮化物,譬如氮化矽或氧氮化矽。在欲將此結構作爲電 容器使用之情況下,部份充填壕溝(及於是形成填充表面) 之材料,較佳爲一種能夠保持與排放電荷之材料。較佳填 本紙張尺度賴巾類家標準(CNS ) Μ規格(210χ79τ5ϊΤ ,-----^士衣------1^. (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(8 ) 充材料爲經摻雜多晶矽,譬如常用於形成壕溝電容器者。 本發明之方法並不限於任何特定壕溝幾何形狀或縱橫比 。但是’此方法特別可用於具有縱橫比(深度··寬度)至少 約5 ’更佳爲至少約20之壕溝電容器,其中壕溝深度係從 半導體表面起,在壤溝入口處’以垂直於半導體表面之方 向度量a壕溝寬度係以平行此半導體表面之方向,以壕溝 中之最大寬度度量。本發明並不限於任何特定壕溝尺寸或 層厚。 本發明之蝕刻步驟⑻與(b)兩者,較佳係涉及移除被塗敷 在部份填滿壕溝上之一部份順應性氧化物。 於步驟(a)中,係使基材與含氫之氟化碳及氧來源之混合 物,在反應性離子蝕刻條件下接觸,直到在上方表面上之 至少一部份順應性氧化物層被移除爲止。 含氫之氟化碳氣體較佳係由C、Η及F原子所組成,更佳 含氫之氟化碳氣體係選自包括chf3、CH2F2、CH3F及其混 合物。此含氫之氟化破氣體最佳係基本上包含chf3 ^氧來 源較佳係選自包括二原子氧(〇2),含氧還原性氣體,譬如 C〇2、CO及其混合物。亦可加入稀釋用氣體,譬如氣或氬 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁)
I 。從使副產物聚合體形成及其他不利作用降至最低之觀點 ’ 〇2爲較佳氧來源氣體。含氫之氟化碳流量較佳爲約40_ 100 seem,更佳爲約60-80 sccm。氧來源氣體之流量,較佳爲 約2-15 seem。較佳係避免使用CO氣體。 步驟(a)中之反應性離子蚀刻條件,較佳係包括約50-150 毫托操作壓力’約200-500瓦特功率,及約〇_9〇高斯磁場。 _____. .------^11-本紙悵尺度通用中國國家標率(CNS ) A4規格(2丨〇 X 297公釐) 經濟部中央榡準局員工消費合作社印製 459034 A7 B7 五、發明説明(9 ) 在一些情況中’亦可令人滿意地添加較少流量之不含氨之 氟化碳’譬如C4 Fg或CF#,至整體氣體混合物中。步骤⑻ 中之此種不含氫之氟化碳類之總流量,較佳爲約2_2〇sccm。 較佳係使用化學檢測裝置,以監測與位在順應性氧化物 層下方之上方表面層之反應有關聯反應產物之釋出。在上 方表面包含墊片氮化物層之情況中,化學檢測裝置可用以 監測含氮反應產物(例如CN或SixNy物種)或其他反應產物( 例如SixFy)之釋出。典型上,當順應性氧化物完全覆蓋墊 片氮化物時,極少或無含氮反應產物被檢出。在曝露整片 氮化物時,含氮反應產物之釋出會增加,直到其達到移定 狀態濃度爲止’其一般而言係相當於墊片氮化物之完全或 接近完全曝露(意即,供反應所曝露之氮化物表面積接近 常數)。 触刻步驟⑻較佳係進行到至少大量順應性氧化物層已自 上方表面(例如墊片氮化物表面)移除爲止,更佳爲至少直 到與上方表面之反應有關聯之反應產物(典型上爲含氮反 應產物)之釋出發生爲土。最佳係持續此银刻步驟(a),至 少直到上方表面反應產物之釋出首先達到此穩定狀態濃度 爲止。此狀態係概要地示於圖3中,其中順應性氧化物4〇 已不再存在於墊片電介質51上方。步驟⑻可在首先達到穩 定狀態後,持績一段時間(過度蝕刻),但爲使墊片氮化物 之侵触降至最低,在首先達到穩定狀態後,蝕刻步騾⑻較 佳不要進行過多時間。另一方面,轉接至步驟⑼,較佳不 要在實質部份之順應性氧化物自上方表面移除之前進行, (請先閱讀背面之注意事項再填寫本頁) 多 經濟部中央標準局員工消費合作社印製 459034 ^ A7 ___ B7 五、發明説明(10) 否則可能形成過量不期望之副產物。 於步騍(b)中,係將得自步驟⑻之基材與不含氫之氣化碳 及稀釋用氣體之混合物,在反應性離子蚀刻條件下接觸, 以進一步移除留在填充表面25上之順應性氧化物,及過度 蚀刻上方與填充表面,於是大部份順應性氧化物仍然留在 侧壁上,以形成蟄圈氧化物。於步驟(b)中之蚀刻劑混合物 ’車支佳係極具%擇性地蚀刻氧化物,而不會實質上降解整 片氮化物或知·溝填充材料。如圖4中所示,在填充表面25 之氧化物之蚀刻’較佳爲高度各向異性,以致順應性氧化 物41在側壁上之分佈形態,係直接向下凸出至填充表面乃 ,及獲得實質上清潔(意即不含順應性氧化物)之填充表面 ,遠離側壁順應性氧化物41。於步驟(b)中,聚合體副產物 可能被沈積在蝕刻表面上》此等副產物係一般性地以層7〇 顯示。 不含氫之氟化碳較佳爲一種具有C ·· F原子比爲至少約 0.33,更佳爲至少約〇,5之氟化碳。較佳不含氫之氟化碳類 之實例,係揭示於美國專利5,338,399中,其揭示内容係併 於本文供參考。環狀係爲最佳的。稀釋劑可爲任何氣 體’其對於不含氫之氟化碳性能或整體蝕刻操作沒有不利 影嚮。較佳稀釋劑爲稀有氣體,譬如Ar、He及Xe,最佳爲 Ar。其他氣體,譬如&,亦可作爲稀釋劑使用。不含氮之 氟化瑞之流量,較佳爲約3-20 seem 稀釋用氣體之流量, 較佳爲約50-300 seem。於步驟(b)中使用之氣體混合物,可 含有較少量之其他氟化合物氣體’譬如含氫之氟化碳類或 _______ - 1^-__ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐} " -- (請先閲讀背面之注意事項再填寫本頁〕 袭_ 4。乂 . A7 _________B7 五、發明説明(11) ~'~~~ - SFs ’但是,不含氫之氟化碳對含氫之氟化碳之莫耳比(或 體積比,在恒壓下),在步驟(b)中係大於在步驟(a)中^較 佳係避免使用C0氣體。於步驟㈨中之反應性離子蝕刻條 件,較佳係包括約25-200毫托操作壓力,約5〇〇_12〇〇瓦特功 率,及約0-90高斯磁場。步驟⑼蝕刻程序,較佳係進行到 填充表面25之氧化物完全被移除爲止,惟側壁氧化物41之 垂直凸出部份(意即實質上垂直於場充表面)除外,如圖4 中所示。步驟(b)較佳係進行不超過步驟⑼中所使用時間之 兩倍,更佳爲步驟⑻中所使用時間之約5〇_100。/。。 典型上,蚀刻步驟(b)會造成聚合體副產物沈積物7〇 (圖4) 在基材上形成。經沈積之聚合體較佳係在進—步處理基材 之前’於清除步驟(c)中移除。此移除會造成清潔表面,如 概要地示於圖5中者。清除步驟⑷較佳係涉及使得自步騾 (b)之基材,與含有至少—種適合促進移除聚合體副產物之 成份之氣體,更佳爲一種選自包括Nf3、Cf4、〇2或其混合 物之氣體成份接觸。此氣體成份最佳爲CF4。對而言, 其流率較佳爲約2-100 seem,更佳爲約10-100 seem。對CF4, 經濟部中央標準局員工消費合作社印策 .-_- i rn if ^^1 - ^^1 I I---- (請先聞讀背面之注意事項再填寫本頁) 其流率較佳爲約10-200 seem。對〇2而言,其流率較佳爲約ι〇_ 200 seem。較佳係避免使用c〇氣體。較佳係將稀釋用氣體 ’譬如Ar、He、巧或Xe,與上述上文所指出之氣體合併使 用°清除作業較佳係在包括約25-300毫托操作壓力,約50-300瓦特功率及約0-90高斯磁場之條件下進行。此清除步驟 較佳係進行約1-100秒。 本發明之蝕刻方法,可在通常使用於氧化物之反應性離 —本紙張尺度適用中國標CNS) A4規格(210>< 29ϋ釐y A7 B7 五、發明説明(12) 2狀任何習用㈣裝置中進行…種較佳制裝 由Apphed Matena]s公司銷售之八^ _+型。 机二獲得已清除、經蝕刻之結構,而具有所要墊圈氧化 物與清潔填充表面時,可將壕溝以另外量3〇之電荷二 科:充填:如圖6中所示。此種充填技術係爲此項技藝中 所習知。或者’可使此結構接受其他製程,按需要而定。 I |丨;1^ r 士衣! (請先閱讀背面之注意事項再填寫本頁)
ltT 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標率(CNS ) A4規格(2!OX297公釐)

Claims (1)

  1. 第88丨01224號專利申請案 中請專利# A8 丨圍修正4修0^▲月〇 g】 §~~ΕΞΞΖί 1. 一種在所提供之半導體基材上形成墊圈氧化物之方法, 該基材具有(1)部份填滿之環溝,⑵(i)藉部份充填該祿溝 之填充材料所界定之填充表面,(ii)在該壕溝外侧之上 方表面’及(iii)未被該填充材料覆蓋之壕溝側壁表面, 及(3)覆蓋在該填充、上方及側壁表面上之順應性氧化 物層,該方法包括選擇性蝕刻該順應性氧化物,其方式 為: ⑻使該基材與4 0 - 1 0 0體積份數之含氫之C , - C 8氟化燒 類及2 - 1 5體積份數之氧來源氣體之混合物,於反應 性離子蝕刻條件下接觸,直到在該上方表面上之至 少一部份順應性氧化物被移除為止,及 (b) 使得自步驟⑷之基材與3-20體積份數之不含氫之 CrCs氟化烷類及50-300體積份數之選自包括Ar、 He、Xe、N2及其混合物之稀釋用氣體之混合物,在 反應性離子蚀刻條件下接觸,以進一步移除留在該 填充表面上之順應性氧化物,及過度蚀刻該上方與 填充表面,於是大部份順應性氧化物仍然留在該側 壁上,以形成該墊圈氧化物。 2. 如申請專利範圍第1項之方法,其中該順應性氧化物姓 刻進一步包括: (c) 使該得自步驟⑼之已蝕刻基材,與含有至少一種選 自包括02、NF3及CF4成份之氣體接觸,以移除在步 騾⑻與(b)期間被沈積在該表面上之任何殘留聚合 本紙張尺度適用中國國家楳準(CNS ) Α4洗格(2丨0X297公釐) ^—ί ·*·i ^ [ 訂 I-''^ 1 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標準局工消費合作社印裝 4. 5. A8 Bg C8 D8 六、申請專利範圍 ~~ 如申請專利範圍第!項之方法’其中至少一部份該上方 表面係包含氮化物组成,且在步驟⑻中之蝕刻係進行 到該氮化物組成曝露為止。 如申請專利範圍第丨項之方法’其中在步騾⑻中之混合 物係進一步包含不含氫之氟化碳。 如申請專利範圍第η之方法,其中在步驟⑻中之反應 性離子姓刻條件’係包括50-150毫托之操作壓力,及2〇〇_ 500瓦特之功率。 6‘如申清專利紅圍第丨項之方法,其中該含氳之氟化碳為 三氟甲烷。 7. 如申請專利範圍第1項之方法,其中在步騾⑼中之反應 性離子蝕刻條件,係包括25-200毫托之操作壓力,及5〇〇_ 1200瓦特之功率。 8. 如申請專利範圍第1項之方法,其中在步騾㈨中之混合 物,包含具有C/F原子比大於0,25之不含氫之氣化碳。 9. 如申請專利範圍第8項之方法,其中在步騾⑻中之混合 物’包含具有C/F原子比為至少〇.5之不含氫之氟化碳。 10. 如申請專利範圍第2項之方法’其中在步驟⑷中之接 觸’係在25-300毫托之壓力及50—300瓦特之功率下進行。 11. 如申請專利範圍第9項之方法,其中該不含氫之氟化碳 為 C4FS。 12. 如申請專利範圍第1項之方法’其中步驟(b)係施行達進 行步驟(a)所花費時間量之〇」_2倍。 13. 如申请專利範園第3項之方法,其中該氮化物組成包含 -2 - 本紙張尺度逋用中國國家揉準(CNS)八4規^格(2丨0 x 297公釐) f請先53讀背面之注意事項再填寫本頁) .---.---1---..--:---------ΪΤ----^--- 經濟部中央揉李局貞工消費合作社印製 8 88B ABCD 六、申請專利範圍 選自氮化矽與氧氧化矽之氮化物。 14. 如申請專利範園第1項之方法,其中部份充填該壕溝之 材料’係選自包括多晶矽與經摻雜多晶碎^ 15. 如申請專利範圓第!項之方法’其中該侧壁表面係在塗 敷該順應性氧化物之前’塗覆高介電常數材料層。 16. 如申請專利範園第1項之方法,其中該順應性氧化物層 包含矽石。 17. 如申請專利範園第2項之方法’其中該製程進一步包括 在步驟(c)後’以另外量之填充材料充填該壕 In 1^1 I - - I KI._ ‘ I ml HI In n >"si1 - - - 1. . (請先Mt#背面之注意事項其填寫本筲) 經濟部中央標隼局貝工消费合作社印袈 本紙乐尺度適用中國國家標準(CNS ) A4規鼻(210X297公釐)
TW088101224A 1998-01-28 1999-01-27 High selectivity collar oxide etch processes TW459034B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/014,805 US6066566A (en) 1998-01-28 1998-01-28 High selectivity collar oxide etch processes

Publications (1)

Publication Number Publication Date
TW459034B true TW459034B (en) 2001-10-11

Family

ID=21767856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088101224A TW459034B (en) 1998-01-28 1999-01-27 High selectivity collar oxide etch processes

Country Status (6)

Country Link
US (1) US6066566A (zh)
EP (1) EP0933804B1 (zh)
JP (1) JP2994374B2 (zh)
KR (1) KR100619104B1 (zh)
DE (1) DE69841823D1 (zh)
TW (1) TW459034B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69923436T2 (de) * 1998-03-06 2006-01-05 Asm America Inc., Phoenix Verfahren zum beschichten von silizium mit hoher kantenabdeckung
US6399506B2 (en) * 1999-04-07 2002-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing an oxide layer
US6461529B1 (en) * 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
US6319788B1 (en) * 1999-12-14 2001-11-20 Infineon Technologies North America Corp. Semiconductor structure and manufacturing methods
KR100372894B1 (ko) * 2000-07-28 2003-02-19 삼성전자주식회사 반도체 장치의 콘택홀 형성 방법
EP1282159B1 (en) * 2001-07-23 2004-09-29 Infineon Technologies AG Method of forming an isolation layer and method of manufacturing a trench capacitor
US6559030B1 (en) * 2001-12-13 2003-05-06 International Business Machines Corporation Method of forming a recessed polysilicon filled trench
DE10225941A1 (de) * 2002-06-11 2004-01-08 Infineon Technologies Ag Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen
US6706586B1 (en) * 2002-10-23 2004-03-16 International Business Machines Corporation Method of trench sidewall enhancement
DE102005048892B4 (de) 2005-09-22 2009-01-15 Siemens Ag Vorrichtung zur Durchführung von Rotablation sowie medizinische Behandlungseinrichtung
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
JP5309601B2 (ja) 2008-02-22 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
TWI716818B (zh) * 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033104B2 (ja) * 1989-11-17 2000-04-17 ソニー株式会社 エッチング方法
US5118384A (en) * 1990-04-03 1992-06-02 International Business Machines Corporation Reactive ion etching buffer mask
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JPH05152429A (ja) * 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5463225A (en) * 1992-06-01 1995-10-31 General Electric Company Solid state radiation imager with high integrity barrier layer and method of fabricating
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
US5468340A (en) * 1992-10-09 1995-11-21 Gupta; Subhash Highly selective high aspect ratio oxide etch method and products made by the process
US5468339A (en) * 1992-10-09 1995-11-21 Advanced Micro Devices, Inc. Plasma etch process
US5429978A (en) * 1994-06-22 1995-07-04 Industrial Technology Research Institute Method of forming a high density self-aligned stack in trench
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
EP0735581A1 (en) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM trench capacitor with insulating collar
US5656535A (en) * 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
EP0821409A3 (en) * 1996-07-23 2004-09-08 International Business Machines Corporation Collar etch method for DRAM cell

Also Published As

Publication number Publication date
DE69841823D1 (de) 2010-09-23
US6066566A (en) 2000-05-23
EP0933804A3 (en) 2001-01-10
EP0933804A2 (en) 1999-08-04
JPH11265882A (ja) 1999-09-28
JP2994374B2 (ja) 1999-12-27
KR19990068156A (ko) 1999-08-25
EP0933804B1 (en) 2010-08-11
KR100619104B1 (ko) 2006-09-01

Similar Documents

Publication Publication Date Title
TW459034B (en) High selectivity collar oxide etch processes
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
TWI301644B (en) Self-aligned contact etch with high sensitivity to nitride shoulder
KR102312269B1 (ko) 집적된 금속 스페이서 및 에어 갭 인터커넥트
US8765613B2 (en) High selectivity nitride etch process
US20030153146A1 (en) Methods for forming capacitors of semiconductor devices
JP2002184981A (ja) ダマシーン金属ゲートを用いた半導体装置の製造方法
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
US8563413B2 (en) Semiconductor device with buried gate and method for fabricating the same
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US7807558B2 (en) Method of fabricating a semiconductor device
TW388955B (en) Recipe and method for removing silicon nitride
US20100052097A1 (en) Capacitor of semiconductor device and method for forming the same
KR100583105B1 (ko) 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법
TW405258B (en) Manufacture method of DRAM capacitor
EP1085563A2 (en) Process for etching an insulating layer and forming a semiconductor device
CN1123921C (zh) 高选择性颈圈氧化物腐蚀工艺
TWI855592B (zh) 具有深溝槽電容之半導體結構及其製造方法
US6780771B1 (en) Forming a substantially planar upper surface at the outer edge of a semiconductor topography
US20050136590A1 (en) Method for forming capacitor of semiconductor device
CN110943033B (zh) 一种浅沟槽隔离结构衬垫的制备方法
CN116669420A (zh) 一种半导体结构的制备方法以及半导体结构
EP1110238B1 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
TW202338975A (zh) 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻
TW202410403A (zh) 具有深溝槽電容之半導體結構及其製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent