JPH11265882A - トレンチ内のカラ―酸化物の形成方法 - Google Patents

トレンチ内のカラ―酸化物の形成方法

Info

Publication number
JPH11265882A
JPH11265882A JP11015289A JP1528999A JPH11265882A JP H11265882 A JPH11265882 A JP H11265882A JP 11015289 A JP11015289 A JP 11015289A JP 1528999 A JP1528999 A JP 1528999A JP H11265882 A JPH11265882 A JP H11265882A
Authority
JP
Japan
Prior art keywords
trench
hydrogen
conformal oxide
mixture
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11015289A
Other languages
English (en)
Other versions
JP2994374B2 (ja
Inventor
Munir D Naeem
ムニル・デー・ナエム
Matthew J Sendelbach
マシュー・ジェイ・センデルバック
Ting-Hao Wang
ティンハオ・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JPH11265882A publication Critical patent/JPH11265882A/ja
Application granted granted Critical
Publication of JP2994374B2 publication Critical patent/JP2994374B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 共形酸化物層を選択的にエッチングして、半
導体基板のトレンチ内にカラー酸化物を形成する方法を
提供する。 【解決手段】 (1)トレンチと、(2)(i)トレン
チを部分的に充填する充填材料で画定される充填表面、
(ii)トレンチの外側の上部表面、および(iii)
充填材料で覆われていないトレンチ側壁表面と、(3)
上部表面、側壁表面および充填表面上にある共形酸化物
層とを有する半導体基板において、(a)基板を反応性
イオン・エッチング条件下で水素含有フルオロカーボン
と酸素供給源との混合物と接触させ、次いで(b)反応
性イオン・エッチング条件下で水素を含有しないフルオ
ロカーボンと希釈用ガスの混合物に接触させて、選択的
に上部表面および充填表面をオーバ・エッチし、一方、
側壁上には共形酸化物の大部分を残してカラー酸化物を
形成する。

Description

【発明の詳細な説明】
【0001】本発明は、半導体デバイスの製造における
半導体基板のトレンチ内にカラー酸化物を形成する方法
に関し、特にトレンチ表面に形成された共形酸化物層の
選択的エッチング方法に関する。
【発明の属する技術分野】
【0002】
【従来の技術】ディープ・トレンチ・キャパシタはダイ
ナミック・ランダム・アクセス・メモリ(DRAM)デ
バイスやその他の集積回路デバイスの構成要素として使
用されている。半導体ウェハ(チップ)上に集積回路デ
バイスを形成する際、チップ表面の単位面積あたりのデ
バイス数を増加させることが絶えず望まれている。デバ
イス密度を上げることを求めるこの要求に応えるため、
キャパシタなどのデバイス構成要素が占める表面積を減
少させるべく絶えず努力がなされている。高いアスペク
ト比(ウェハ主表面に垂直な深さ:ウェハ主表面に平行
な幅)の形状を有するトレンチ・キャパシタは、より多
くのキャパシタをチップ上に配置することができる。
【0003】トレンチ・キャパシタおよび他のトレンチ
をベースとする構成要素の一般的な製造方法は良く知ら
れている。典型的なプロセスは基板(またはウェハ、通
常シリコン・ウェハ)に初期トレンチをエッチングする
ことを含んでいる。トレンチ・エッチングに先立って、
1つまたは複数の共形(conformal)誘電体層をウェハ
の表面上に形成することがある。一般に、共形の酸化物
誘電層が半導体表面の最も近くにあり、共形の窒化物誘
電層(いわゆる「パッド窒化物」)が酸化物層の上にあ
る。次いで、パッド誘電層を貫通し、半導体基板材料内
までエッチングすることによってトレンチを形成する。
基板内のトレンチ底部の領域をドープして、電荷蓄積容
量の増加した領域を形成する。この領域はキャパシタの
一方の電極となる。トレンチ表面を覆う共形層として薄
いノード誘電層(高誘電率材料)を形成する。次いでド
ープした多結晶シリコン(ポリシリコン)または他の電
荷蓄積材料でトレンチを充填して、キャパシタの他方の
電極を形成する。
【0004】トレンチの側壁における寄生リークを最低
限に抑えることによりトレンチ・キャパシタ設計の信頼
性を高めるため、トレンチの上部内側表面の付近に「カ
ラー(collar)」酸化物を形成することができる。カラ
ー酸化物の形成自体はかなり複雑なプロセスである。一
般に、トレンチ側壁の上部に沿った誘電層を露出させた
まま、充填されたトレンチの頂部をエッチ・バックしな
ければならない。次いで、共形酸化物層(または一般に
その前駆体)を付着する。次いで一部充填されているト
レンチ内に残っているポリシリコン(または他の電荷蓄
積材料)の表面上にある共形酸化物層の部分を選択的に
除去し、トレンチの上部側壁の付近にはカラー酸化物と
して働く酸化物を残す。共形酸化物をポリシリコン表面
から除去するプロセスにおいて、この共形酸化物層のト
レンチ外側の部分(すなわち、パッド窒化物上にある部
分)も除去される。次いでトレンチの充填されていない
部分をポリシリコンで再充填すると、トレンチの上端付
近に存在しているカラー酸化物を有するキャパシタ電極
の形成が完成する。
【0005】共形酸化物の選択的除去はトレンチ・キャ
パシタ製造におけるキー・ステップである。この酸化物
がトレンチが再充填されるはずのポリシリコン(または
他の充填材料)の表面から完全に除去されない場合、ト
レンチ深部のポリシリコン材料とトレンチ再充填物(す
なわち、トレンチ壁面に沿ってカラー酸化物を有するト
レンチ部分)上に付着されたポリシリコン材料との間の
電気的接続が不十分なために、キャパシタの性能が損わ
れる恐れがある。さらに、共形酸化物の選択的除去で、
下にあるノード誘電層、誘電パッド誘電層およびトレン
チの外側の基板上に存在する他フィーチャに悪影響が及
んではならない。トレンチの頂部付近のパッド窒化物層
の保護は、通常はその後の基板の処理中にエッチ・スト
ップとして使用されるので、特に重要である。これらの
プロセス要求は、絶えずより小さい寸法/より高いアス
ペクト比(例えば20以上)の形状を求める動きによ
り、より困難になっている。
【0006】共形酸化物の選択的除去を達成するため
に、通常、反応性イオン・エッチングまたは他のドライ
・エッチング・プロセスが使用されてきた。これらのプ
ロセスは、遅いエッチ速度(長いプロセス時間)、望ま
しくない副生成物/付着物の形成、COなど問題のある
ガスの使用の必要性、あるいは低い歩留まりまたはプロ
セス・パラメータの非常に厳しい制御をもたらす信頼性
の欠如という問題を提示している。従って、共形酸化物
のエッチング、特にトレンチ・キャパシタの製造に使用
するための改良された方法が依然必要とされている。
【0007】
【発明が解決しようとする課題】本発明は共形酸化物層
を選択的にエッチングするための改良された方法を提供
する。本発明はさらに、半導体基板内のトレンチ内にカ
ラー酸化物を形成する方法であって、パッド誘電層の完
全性の向上をもたらし、得られるデバイスの構造および
動作の信頼性を向上させる方法を提供する。本発明の方
法は、集積回路用の高アスペクト比のトレンチ・キャパ
シタの製造、および高アスペクト比酸化物のレジストな
しでのエッチングを含むその他のプロセスにおいて特に
有用である。
【0008】
【課題を解決するための手段】一態様において、本発明
は、半導体基板内のトレンチ内にカラー酸化物を形成す
る方法であって、用意した半導体基板が、(1)部分的
に充填された(すなわち、充填されエッチ・バックされ
た)トレンチと、(2)(i)トレンチを部分的に充填
する充填材料によって画定される充填表面、(ii)ト
レンチの外側の上部表面、および(iii)充填材料で
覆われていないトレンチ側壁表面と、(3)充填表面、
上部表面、および側壁表面の上にある共形酸化物層とを
有し、(a)上部表面上の共形酸化物層の少なくとも一
部が除去されるまで、基板を反応性イオン・エッチング
条件下で水素含有フルオロカーボンと酸素源の混合物と
接触させ、(b)ステップ(a)を経た基板を反応性イ
オン・エッチング条件下で水素を含有しないフルオロカ
ーボンと希釈用ガスとの混合物と接触させて、充填表面
上に残っている共形酸化物をさらに除去し、かつ上部表
面および充填表面をオーバ・エッチし、それにより大部
分の共形酸化物を側壁上に残してカラー酸化物を形成す
ることで、共形酸化物層を選択的にエッチングすること
を含む方法を包含する。共形酸化物はステップ(a)で
上部表面から完全に除去することが好ましい。オーバ・
エッチングの後、残った副生成物ポリマー付着物を除去
するための別のステップ(c)を追加することができ
る。本発明の方法はCOなどのガスの使用なしで実施す
ることができる。
【0009】形成されたカラー酸化物を有するトレンチ
を次いで充填材料の追加部分でさらに充填し、または、
キャパシタなど電気的に機能する構造物を形成するため
の他のプロセス・ステップにかけることができる。ドー
プしたポリシリコンが好ましい充填材料である。本発明
の方法は、基板の上部表面の一部または全部が窒化シリ
コンなどのパッド誘電層を備える場合に特に有用であ
る。本発明の方法はまた、高いトレンチ・アスペクト比
(深さ対幅)を有するトレンチ・デバイスの製造にも特
に有用である。
【0010】
【発明の実施の形態】本発明は一般に、共形酸化物層の
一部分を選択的に除去するための改良された方法に関す
る。本発明の方法は、トレンチ・キャパシタを形成する
ために使用されるような半導体基板のトレンチ、および
他の高アスペクト比のエッチング応用例のためのカラー
酸化物を形成する際に特に有用である。以下の図はトレ
ンチ・キャパシタの基本構造を概略的に示す。本願にお
いて、どの図面も縮尺が一定ではないことを理解された
い。
【0011】本発明はトレンチ形成の特定の方法に限定
されるものではない。カラー酸化物フィーチャを有する
トレンチ・キャパシタを形成するための一般的技術は当
技術分野で知られている。例えば、米国特許第4794
434号、5283453号、5434109号、56
56535号、そして5677219号に開示されてい
る方法を参照のこと、これらの開示を参照により明細書
に合体する。典型的なトレンチの形成方法を以下に説明
する。
【0012】図1を参照すると、トレンチ・キャパシタ
の典型的な製造には、まずウェハまたは基板1を、1つ
または複数の共形パッド誘電層、通常は酸化物層50と
その後に続く窒化物層51でコーティングする。その
後、基板1内にトレンチ100をエッチングする。この
トレンチ・エッチングは通常、TEOS(オルトケイ酸
テトラエチル)ハード・マスク層(図示せず)を最上部
パッド誘電層の上に付着することにより行われる。次い
でパターン化されたフォトレジスト層(図示せず)をハ
ード・マスク層の上に形成する。次いで、選択的エッチ
ングによってこのハード・マスクをパターン化する。そ
の後、残っているフォトレジスト層を通常は剥ぎ取り、
パッド誘電層50、51と半導体基板1の一部を貫通す
る異方性エッチングによりトレンチを形成して、所望の
トレンチ100を形成する。次いでハード・マスク酸化
物を除去する。トレンチの壁面付近の基板内の領域5を
ドープして、キャパシタの1つの電極となる電荷蓄積容
量の増大した領域を形成することもできる。トレンチの
表面を覆う共形層として薄いノード誘電層10を形成す
る。ノード誘電層10の形成後、トレンチ100を電荷
蓄積材料20(通常はドープされたポリシリコン)で充
填し、充填表面25を残してエッチ・バックする。
【0013】カラー酸化物を形成するため、次に共形酸
化物層40(図2)または通常はその前駆体をトレンチ
の上に付着し、それによって充填表面25、側壁上部4
2、および上部表面52(たとえば、最上部パッド誘電
体51の表面)を覆う。次いで、カラー酸化物として働
く酸化物をトレンチの上部側壁付近に残して、共形酸化
物層の充填表面25上および上部表面上にある部分を選
択的に除去しなければならない。またトレンチの外側の
基板表面上の誘電フィーチャ50からも共形酸化物を除
去しなければならない。次いでトレンチの上方部分53
を、追加の電荷蓄積材料(図6)で再充填すると、トレ
ンチの上部端付近にカラー酸化物41が載ったキャパシ
タ電極の形成が完了する。
【0014】本発明の方法を半導体基板上のトレンチ形
状の状況で使用する場合、この方法は、(1)部分的に
充填された(たとえば充填されエッチ・バックされた)
トレンチと、(2)(i)トレンチを部分的に充填する
充填材料で画定される充填表面、(ii)トレンチの外
側の上部表面、および(iii)充填材料で覆われてい
ないトレンチ側壁表面と、(3)充填表面、上部部分、
および側壁表面の上にある共形酸化物層とを有するよう
に用意された半導体基板から開始することが好ましい。
本発明の方法は次に選択的エッチングによって共形酸化
物の一部を除去することを含むことが好ましい。このエ
ッチングは、(a)上部表面の共形酸化物層の少なくと
も一部が除去されるまで、基板を反応性イオン・エッチ
ング条件下で水素含有フルオロカーボンと酸素源の混合
物に接触させること、および(b)ステップ(a)を経
た基板を、反応性イオン・エッチング条件下で水素を含
有しないフルオロカーボンと希釈用のガスの混合物に接
触させて充填表面上に残っている共形酸化物をさらに除
去し、かつ上部表面および充填表面をオーバ・エッチ
し、それにより大部分の共形酸化物を側壁表面上に残し
てカラー酸化物を形成することを含む。ステップ(a)
において、共形酸化物が上部表面から完全に除去される
ことが好ましい。オーバエッチングの後、残った副生成
物ポリマー付着物を除去する別のステップ(c)を追加
することができる。
【0015】部分的に充填されたトレンチを覆う共形酸
化物層を有する出発構造は、前述の各米国特許に記載さ
れているような任意の従来の手段によって形成すること
ができる。共形酸化物は、共形SiO2層をもたらすオ
ルトケイ酸テトラエチル(TEOS)化学的気相付着
(CVD)技術を用いて形成することが好ましい。本発
明は特定のカラー酸化物構成に限定されるものではな
い。
【0016】上記で指摘したように、基板の上部表面
は、トレンチ形成の前に付着された、部分的に充填され
たトレンチの上に付着された共形酸化物コーティングの
下にある1つまたは複数のパッド誘電層を有することが
好ましい。最上部パッド誘電物は窒化シリコンや酸窒化
シリコンなどの窒化物であることが好ましい。この構造
をキャパシタとして使用する場合、トレンチを部分的に
充填する(かつそれによって充填表面を形成する)材料
は、電荷を保持し放電することができる材料であること
が好ましい。好ましい充填材料はトレンチ・キャパシタ
の形成に一般的に使用されるようなドープされたポリシ
リコン(多結晶シリコン)である。
【0017】本発明の方法は特定のトレンチ形状または
アスペクト比に限定されるものではない。ただし、少な
くとも約5、より好ましくは少なくとも約20のアスペ
クト比(深さ:幅)を有するトレンチ・キャパシタに、
この方法は特に有用である。なお、トレンチの深さは、
トレンチ入口の半導体表面から、半導体表面に垂直な方
向に測定する。トレンチの幅は、この半導体表面に平行
な方向におけるトレンチ内の最大幅として測定する。本
発明は、特定のトレンチ寸法または層厚に限定されるも
のではない。
【0018】本発明のエッチング・ステップ(a)と
(b)は共に、部分的に充填されたトレンチの上に付着
された共形酸化物部分を除去することを含むことが好ま
しい。
【0019】ステップ(a)において、上部表面上の共
形酸化物層の少なくとも一部が除去されるまで、基板を
反応性イオン・エッチング条件下で水素含有フルオロカ
ーボンと酸素源の混合物と接触させる。
【0020】水素含有フルオロカーボン・ガスはC、
H、およびF原子からなることが好ましく、水素含有フ
ルオロカーボン・ガスはCHF3、CH22、CH3Fお
よびそれらの混合物からなるグループから選択されるこ
とがさらに好ましい。水素含有フルオロカーボン・ガス
が実質的にCHF3からなることが最も好ましい。酸素
源は、二原子酸素(O2)、CO2、COのような酸素含
有還元性ガス、およびそれらの混合物を含むグループか
ら選択することが好ましい。ヘリウムやアルゴンなどの
希釈用ガスも含めることができる。副生成物ポリマーの
形成および他の不利な影響を最小限に抑える点からO2
が好ましい酸素源ガスである。水素含有フルオロカーボ
ンの流量は約40〜約100sccmであることが好ま
しく、約60〜約80sccmがより好ましい。酸素源
ガスの流量は約2〜約15sccmであることが好まし
い。COガスの使用は避けることが好ましい。
【0021】ステップ(a)における反応性イオン・エ
ッチング条件は、約50〜約150ミリトルの操作圧
力、約200〜約500ワットの電力、および約0〜約
90ガウスの磁界を含むことが好ましい。状況によって
は、C48またはCF4などの水素を含有しないフルオ
ロカーボンの僅かな流量を混合ガス全体に追加するのが
望ましいこともある。ステップ(a)におけるこのよう
な水素を含有しないフルオロカーボンの総流量は約2〜
約20sccmであることが好ましい。
【0022】化学的検出手段を使用して共形酸化物層の
下にある上部表面層の反応に伴う反応生成物の発生をモ
ニタすることが好ましい。上部表面がパッド窒化物層を
含んでいる場合、化学的検出手段を使用して窒素含有反
応生成物(たとえばCNまたはSixy種)または他の
反応生成物(たとえばSixy)の発生をモニタするこ
とができる。通常、共形酸化物が完全にパッド窒化物を
覆っているときは窒素含有生成物は少ししかまたは全く
検出されない。パッド窒化物が露出すると、窒素含有反
応生成物の発生が、一般にパッド窒化物の完全なもしく
はほとんど完全な露出に対応する定常状態濃度に達する
まで増加する(すなわち、反応のために露出される窒化
物表面積が一定値に近づく)。
【0023】エッチング・ステップ(a)は、少なくと
もかなりの量の共形酸化物層が上部表面(たとえばパッ
ド窒化物表面)から除去されるまで実行することが好ま
しく、少なくとも、上部表面(典型的に窒素含有生成
物)の反応に伴う反応生成物の発生がおこるまで実施す
ることがさらに好ましい。エッチング・ステップ(a)
を少なくともこの上部表面反応生成物の発生が定常状態
濃度に最初に到達するまで続けることが最も好ましい。
この状態を図3に概略的に示す。この図では、共形酸化
物40はもはやパッド誘電層51の上には存在しない。
ステップ(a)は定常状態に最初に達した後しばらくの
間、続けることができる(オーバ・エッチ)が、パッド
窒化物の侵食を最小限に抑えるため、エッチング・ステ
ップ(a)は最初に定常状態に達した後、余り長時間実
施しないことが好ましい。一方、ステップ(b)への切
り換えは、共形酸化物のかなりの部分が上部表面から除
去される前に行わないことが好ましい。そうでなければ
過剰な望ましくない副生成物が形成されることがある。
【0024】ステップ(b)において、ステップ(a)
を経た基板を、反応性イオン・エッチング条件下で水素
を含有しないフルオロカーボンおよび希釈用ガスの混合
物に接触させて、充填表面25上に残っている共形酸化
物をさらに除去し、かつ上部表面および充填表面をオー
バ・エッチし、それにより、共形酸化物の大部分を側壁
上に残してカラー酸化物を形成する。ステップ(b)に
おけるエッチャント混合物は、パッド窒化物またはトレ
ンチ充填材料の大幅な分解なしに酸化物を非常に選択的
にエッチングするものであることが好ましい。図4に示
すように、充填表面25における酸化物のエッチング
は、側壁上の共形酸化物41のプロファイルが直接充填
表面25まで投影され、かつ側壁の共形酸化物41が実
質的にすっかり取り去られた(すなわち共形酸化物のな
い)充填表面が得られるように高度に異方性であること
が好ましい。ステップ(b)において、ポリマー副生成
物はエッチングされた表面上に付着することがある。こ
れらの副生成物は通常、層70として示される。
【0025】水素を含有しないフルオロカーボンは少な
くとも約0.25のC/F原子比を有するフルオロカー
ボンであることが好ましく、少なくとも約0.5がさら
に好ましい。水素を含有しない好ましいフルオロカーボ
ンの例は米国特許第5338399号に開示されてお
り、その開示を参照により本明細書に合体する。環状C
48が最も好ましい。水素を含有しないフルオロカーボ
ン、またはエッチング操作全体の性能に悪影響を及ぼさ
ないあらゆるガスを、希釈用ガスとすることができる。
好ましい希釈用ガスはAr、He、Xeなどの貴ガスで
あり、最も好ましいのはArである。N2など他のガス
も希釈用ガスとして使用可能である。水素を含有しない
フルオロカーボンの流量は約3〜約20sccmとする
ことが好ましい。希釈用ガスの流量は約50〜約300
sccmとすることが好ましい。ステップ(b)で使用
されるガス混合物は、水素含有フルオロカーボンやSF
6など少量の他のフッ素化合物ガスを含有することがで
きるが、水素を含有しないフルオロカーボンと水素含有
フルオロカーボンのモル比(または定圧における体積
比)はステップ(a)よりステップ(b)における方が
より大きい。COガスの使用は避けることが好ましい。
ステップ(b)における反応性イオン・エッチング条件
は、約25〜約200ミリトルの操作圧力、約500〜
約1200ワットの電力、および約0〜約90ガウスの
磁界を含むことが好ましい。ステップ(b)のエッチン
グ・プロセスは、図4に示すように側壁酸化物の垂直投
影(すなわち充填表面にほぼ垂直)を除き、充填表面2
5から酸化物が完全に除去されるまで行うことが好まし
い。ステップ(b)はステップ(a)の2倍以下の時間
実施することが好ましく、ステップ(a)で費やされる
時間の約50〜約100%がより好ましい。
【0026】通常、エッチング・ステップ(b)では、
基板上にポリマー副生成物付着物70(図4)を形成す
ることになる。付着されたポリマーは次の基板処理の前
にクリーニング・ステップ(c)で除去することが好ま
しい。この除去は、図5に概略的に示されているように
清浄な表面をもたらす。クリーニング・ステップ(c)
は、ステップ(b)を経た基板を、ポリマー副生成物の
除去を促進するように適合された少なくとも1つの成分
を含むガスと接触させることを含むことが好ましく、ガ
ス成分はNF3、CF4、O2またはそれらの混合物のグ
ループから選んだものであることがさらに好ましい。ガ
ス成分はCF4が最も好ましい。NF3では、流量は約2
〜約100sccmとすることが好ましく、約10〜約
100sccmがより好ましい。CF4では、流量は約
10〜約200sccmとすることが好ましい。O2
は、流量は約10〜約200sccmとすることが好ま
しい。COガスの使用は避けることが好ましい。Ar、
He、N2またはXeなどの希釈用ガスを、前述のガス
と組み合わせて使用することが好ましい。クリーニング
は、好ましくは約25〜約300ミリトルの操作圧力、
約50〜約300ワットの電力、および約0〜約90ガ
ウスの磁界を含む条件下で行うことが好ましい。クリー
ニング・ステップは約1〜約100秒間実施することが
好ましい。
【0027】本発明のエッチング・プロセスは、酸化物
の反応性イオン・エッチングに普通使用されるあらゆる
従来のエッチング装置で実施することができる。好まし
いエッチング装置はApplied Materials Inc.から販売さ
れているモデルAME MXP+である。
【0028】クリーニングの後、エッチングされた構造
は所望のカラー酸化物および清浄な充填表面を備える。
トレンチは図6に示すように追加量30の電荷蓄積材料
で再充填することができる。このような充填技術は当該
技術分野で周知である。あるいは、構造を希望に応じて
他の製造工程に供することもできる。
【0029】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0030】(1)(1)部分的に充填されたトレンチ
と、(2)(i)前記トレンチを部分的に充填する充填
材料で画定される充填表面、(ii)前記トレンチの外
側の上部表面、および(iii)前記充填材料で覆われ
ていないトレンチ側壁表面と、(3)前記充填表面、上
部表面、および側壁表面の上にある共形酸化物層とを有
する半導体基板のトレンチ内にカラー酸化物を形成する
方法であって、前記共形酸化物を選択的にエッチングす
ることを含み、該共形酸化物エッチングは、(a)前記
上部表面上の共形酸化物の少なくとも一部が除去される
まで、前記基板を反応性イオン・エッチング条件下で水
素含有フルオロカーボンと酸素源ガスとの混合物と接触
させること、および(b)ステップ(a)を経た前記基
板を反応性イオン・エッチング条件下で水素を含有しな
いフルオロカーボンと希釈用ガスとの混合物と接触させ
て、前記充填表面に残存している共形酸化物をさらに除
去し、かつ前記上部表面および充填表面をオーバ・エッ
チし、それにより大部分の前記共形酸化物を前記側壁表
面上に残して前記カラー酸化物を形成することを含む、
方法。 (2)前記共形酸化物エッチングがさらに(c)ステッ
プ(b)を経た前記エッチングされた基板をO2、N
3、およびCF4からなるグループから選択された少な
くとも一つの成分を含むガスと接触させて、ステップ
(a)および(b)において前記表面上に付着した残存
するポリマーを除去することを含む、上記(1)に記載
の方法。 (3)前記上部表面の少なくとも一部が窒化物組成物を
有し、前記窒化物組成物が露出されるまでステップ
(a)における前記エッチングを行う、上記(1)に記
載の方法。 (4)ステップ(a)における前記混合物がさらに水素
を含有しないフルオロカーボンを含む、上記(1)に記
載の方法。 (5)ステップ(a)における前記混合物が、約40〜
約100体積部の前記水素含有フルオロカーボン、およ
び約2〜約15体積部の前記酸素源ガスを含む、上記
(1)に記載の方法。 (6)前記ステップ(a)における前記反応性イオン・
エッチング条件が、約50〜約150ミリトルの操作圧
力、および約200〜約500ワットの電力を含む、上
記(5)に記載の方法。 (7)前記水素含有フルオロカーボンがトリフルオロメ
タンである、上記(1)に記載の方法。 (8)前記ステップ(b)における混合物が、水素を含
有しないフルオロカーボン約3〜約20体積部、および
前記希釈用ガス約50〜約300体積部を含む、上記
(1)に記載の方法。 (9)前記希釈用ガスがAr、He、Xe、N2および
その混合物から成るグループから選択される、上記
(1)に記載の方法。 (10)ステップ(b)における反応性イオン・エッチ
ング条件が、約25〜約200ミリトルの操作圧力、お
よび約500〜約1200ワットの電力を含む、上記
(8)に記載の方法。 (11)前記ステップ(b)における混合物が、0.2
5より大きいC/F原子比を有する水素を含有しないフ
ルオロカーボンを含む、上記(1)に記載の方法。 (12)前記ステップ(b)における混合物が、少なく
とも約0.5のC/F原子比を有する水素を含有しない
フルオロカーボンを含む、上記(11)に記載の方法。 (13)前記ステップ(c)における接触が、約25〜
約300ミリトルの圧力、および約50〜約300ワッ
トの電力で行われる、上記(2)に記載の方法。 (14)前記水素を含有しないフルオロカーボンがC4
8である、上記(12)に記載の方法。 (15)前記ステップ(b)が前記ステップ(a)で要
した時間の約0.1〜約2倍かけて行われる、上記
(1)に記載の方法。 (16)前記窒化物組成物が、窒化シリコンおよび酸窒
素シリコンから選ばれた窒化物を含む、上記(3)に記
載の方法。 (17)前記トレンチを部分的に充填する前記材料が、
ポリシリコンおよびドープされたポリシリコンよりなる
グループから選択される、上記(1)に記載の方法。 (18)前記側壁表面は前記共形酸化物を付着される前
に、高誘電率材料の層を付着される、上記(1)に記載
の方法。 (19)前記共形酸化物層がシリカを含む、上記(1)
に記載の方法。 (20)前記プロセスがさらに、ステップ(c)の後に
追加量の前記充填材料で前記トレンチを充填することを
含む、上記(2)に記載の方法。
【図面の簡単な説明】
【図1】薄いノード誘電層を形成し、電荷蓄積充填材料
で充填し、充填材料の部分的エッチ・バックを行った後
の高アスペクト比トレンチの概略断面図である。
【図2】共形酸化物層を付加した図1のトレンチの概略
断面図である。
【図3】共形酸化物層を基板上部表面から除去した後の
図2のトレンチの概略断面図である。
【図4】充填表面から共形酸化物層をさらに除去し残存
副生成物が付着した後の図3のトレンチの概略断面図で
ある。
【図5】残存副生成物をさらに除去した後の図4のトレ
ンチの概略断面図である。
【図6】追加の充填材料で充填した後の図5のトレンチ
の概略断面図である。
【符号の説明】
1 基板 5 トレンチ壁面付近の基板内領域 10 ノード誘電層 20 電荷蓄積材料 25 充填表面 30 電荷蓄積材料 40 共形酸化物層 41 カラー酸化物 42 上部側壁 50 酸化物層 51 窒化物層 52 頂部表面 70 副生成物 100 トレンチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ムニル・デー・ナエム アメリカ合衆国12603 ニューヨーク州ポ ーキープシー クリスタル・グレン ルビ ー・サークル 4 (72)発明者 マシュー・ジェイ・センデルバック アメリカ合衆国12590 ニューヨーク州ワ ッピンガーズ・フォールズ スカイ・トッ プ・ドライブ 12 (72)発明者 ティンハオ・ワン アメリカ合衆国78681 テキサス州ラウン ド・ロック ミラー・フォールズ・ドライ ブ 8201

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】(1)部分的に充填されたトレンチと、
    (2)(i)前記トレンチを部分的に充填する充填材料
    で画定される充填表面、(ii)前記トレンチの外側の
    上部表面、および(iii)前記充填材料で覆われてい
    ないトレンチ側壁表面と、(3)前記充填表面、上部表
    面、および側壁表面の上にある共形酸化物層とを有する
    半導体基板のトレンチ内にカラー酸化物を形成する方法
    であって、前記共形酸化物を選択的にエッチングするこ
    とを含み、該共形酸化物エッチングは、(a)前記上部
    表面上の共形酸化物の少なくとも一部が除去されるま
    で、前記基板を反応性イオン・エッチング条件下で水素
    含有フルオロカーボンと酸素源ガスとの混合物と接触さ
    せること、および(b)ステップ(a)を経た前記基板
    を反応性イオン・エッチング条件下で水素を含有しない
    フルオロカーボンと希釈用ガスとの混合物と接触させ
    て、前記充填表面に残存している共形酸化物をさらに除
    去し、かつ前記上部表面および充填表面をオーバ・エッ
    チし、それにより大部分の前記共形酸化物を前記側壁表
    面上に残して前記カラー酸化物を形成することを含む、
    方法。
  2. 【請求項2】前記共形酸化物エッチングがさらに(c)
    ステップ(b)を経た前記エッチングされた基板を
    2、NF3、およびCF4からなるグループから選択さ
    れた少なくとも一つの成分を含むガスと接触させて、ス
    テップ(a)および(b)において前記表面上に付着し
    た残存するポリマーを除去することを含む、請求項1に
    記載の方法。
  3. 【請求項3】前記上部表面の少なくとも一部が窒化物組
    成物を有し、前記窒化物組成物が露出されるまでステッ
    プ(a)における前記エッチングを行う、請求項1に記
    載の方法。
  4. 【請求項4】ステップ(a)における前記混合物がさら
    に水素を含有しないフルオロカーボンを含む、請求項1
    に記載の方法。
  5. 【請求項5】ステップ(a)における前記混合物が、約
    40〜約100体積部の前記水素含有フルオロカーボ
    ン、および約2〜約15体積部の前記酸素源ガスを含
    む、請求項1に記載の方法。
  6. 【請求項6】前記ステップ(a)における前記反応性イ
    オン・エッチング条件が、約50〜約150ミリトルの
    操作圧力、および約200〜約500ワットの電力を含
    む、請求項5に記載の方法。
  7. 【請求項7】前記水素含有フルオロカーボンがトリフル
    オロメタンである、請求項1に記載の方法。
  8. 【請求項8】前記ステップ(b)における混合物が、水
    素を含有しないフルオロカーボン約3〜約20体積部、
    および前記希釈用ガス約50〜約300体積部を含む、
    請求項1に記載の方法。
  9. 【請求項9】前記希釈用ガスがAr、He、Xe、N2
    およびその混合物から成るグループから選択される、請
    求項1に記載の方法。
  10. 【請求項10】ステップ(b)における反応性イオン・
    エッチング条件が、約25〜約200ミリトルの操作圧
    力、および約500〜約1200ワットの電力を含む、
    請求項8に記載の方法。
  11. 【請求項11】前記ステップ(b)における混合物が、
    0.25より大きいC/F原子比を有する水素を含有し
    ないフルオロカーボンを含む、請求項1に記載の方法。
  12. 【請求項12】前記ステップ(b)における混合物が、
    少なくとも約0.5のC/F原子比を有する水素を含有
    しないフルオロカーボンを含む、請求項11に記載の方
    法。
  13. 【請求項13】前記ステップ(c)における接触が、約
    25〜約300ミリトルの圧力、および約50〜約30
    0ワットの電力で行われる、請求項2に記載の方法。
  14. 【請求項14】前記水素を含有しないフルオロカーボン
    がC48である、請求項12に記載の方法。
  15. 【請求項15】前記ステップ(b)が前記ステップ
    (a)で要した時間の約0.1〜約2倍かけて行われ
    る、請求項1に記載の方法。
  16. 【請求項16】前記窒化物組成物が、窒化シリコンおよ
    び酸窒素シリコンから選ばれた窒化物を含む、請求項3
    に記載の方法。
  17. 【請求項17】前記トレンチを部分的に充填する前記材
    料が、ポリシリコンおよびドープされたポリシリコンよ
    りなるグループから選択される、請求項1に記載の方
    法。
  18. 【請求項18】前記側壁表面は前記共形酸化物を付着さ
    れる前に、高誘電率材料の層を付着される、請求項1に
    記載の方法。
  19. 【請求項19】前記共形酸化物層がシリカを含む、請求
    項1に記載の方法。
  20. 【請求項20】前記プロセスがさらに、ステップ(c)
    の後に追加量の前記充填材料で前記トレンチを充填する
    ことを含む、請求項2に記載の方法。
JP11015289A 1998-01-28 1999-01-25 トレンチ内のカラ―酸化物の形成方法 Expired - Fee Related JP2994374B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/014,805 US6066566A (en) 1998-01-28 1998-01-28 High selectivity collar oxide etch processes
US09/014805 1998-01-28

Publications (2)

Publication Number Publication Date
JPH11265882A true JPH11265882A (ja) 1999-09-28
JP2994374B2 JP2994374B2 (ja) 1999-12-27

Family

ID=21767856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11015289A Expired - Fee Related JP2994374B2 (ja) 1998-01-28 1999-01-25 トレンチ内のカラ―酸化物の形成方法

Country Status (6)

Country Link
US (1) US6066566A (ja)
EP (1) EP0933804B1 (ja)
JP (1) JP2994374B2 (ja)
KR (1) KR100619104B1 (ja)
DE (1) DE69841823D1 (ja)
TW (1) TW459034B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200340A (ja) * 2008-02-22 2009-09-03 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
KR20230004881A (ko) * 2018-02-28 2023-01-06 어플라이드 머티어리얼스, 인코포레이티드 공극을 형성하기 위한 시스템들 및 방법들

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652909B1 (ko) * 1998-03-06 2006-12-01 에이에스엠 아메리카, 인코포레이티드 하이 스텝 커버리지를 갖는 실리콘 증착 방법
US6399506B2 (en) * 1999-04-07 2002-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing an oxide layer
US6461529B1 (en) * 1999-04-26 2002-10-08 International Business Machines Corporation Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme
US6319788B1 (en) * 1999-12-14 2001-11-20 Infineon Technologies North America Corp. Semiconductor structure and manufacturing methods
KR100372894B1 (ko) * 2000-07-28 2003-02-19 삼성전자주식회사 반도체 장치의 콘택홀 형성 방법
DE60106011T2 (de) * 2001-07-23 2006-03-02 Infineon Technologies Ag Verfahren zur Bildung einer Isolierschicht und Verfahren zur Herstellung eines Grabenkondensators
US6559030B1 (en) * 2001-12-13 2003-05-06 International Business Machines Corporation Method of forming a recessed polysilicon filled trench
DE10225941A1 (de) * 2002-06-11 2004-01-08 Infineon Technologies Ag Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen
US6706586B1 (en) * 2002-10-23 2004-03-16 International Business Machines Corporation Method of trench sidewall enhancement
DE102005045373A1 (de) 2005-09-22 2007-04-05 Siemens Ag Kathetervorrichtung
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033104B2 (ja) * 1989-11-17 2000-04-17 ソニー株式会社 エッチング方法
US5118384A (en) * 1990-04-03 1992-06-02 International Business Machines Corporation Reactive ion etching buffer mask
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JPH05152429A (ja) * 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5463225A (en) * 1992-06-01 1995-10-31 General Electric Company Solid state radiation imager with high integrity barrier layer and method of fabricating
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
US5468339A (en) * 1992-10-09 1995-11-21 Advanced Micro Devices, Inc. Plasma etch process
US5468340A (en) * 1992-10-09 1995-11-21 Gupta; Subhash Highly selective high aspect ratio oxide etch method and products made by the process
US5429978A (en) * 1994-06-22 1995-07-04 Industrial Technology Research Institute Method of forming a high density self-aligned stack in trench
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
EP0735581A1 (en) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM trench capacitor with insulating collar
US5656535A (en) * 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
EP0821409A3 (en) * 1996-07-23 2004-09-08 International Business Machines Corporation Collar etch method for DRAM cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200340A (ja) * 2008-02-22 2009-09-03 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8518795B2 (en) 2008-02-22 2013-08-27 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
KR20230004881A (ko) * 2018-02-28 2023-01-06 어플라이드 머티어리얼스, 인코포레이티드 공극을 형성하기 위한 시스템들 및 방법들

Also Published As

Publication number Publication date
KR19990068156A (ko) 1999-08-25
KR100619104B1 (ko) 2006-09-01
EP0933804B1 (en) 2010-08-11
EP0933804A2 (en) 1999-08-04
TW459034B (en) 2001-10-11
DE69841823D1 (de) 2010-09-23
US6066566A (en) 2000-05-23
JP2994374B2 (ja) 1999-12-27
EP0933804A3 (en) 2001-01-10

Similar Documents

Publication Publication Date Title
JP2994374B2 (ja) トレンチ内のカラ―酸化物の形成方法
US4980018A (en) Plasma etching process for refractory metal vias
CN100380604C (zh) 除去光刻胶和蚀刻残渣的方法
US5035768A (en) Novel etch back process for tungsten contact/via filling
TWI402908B (zh) 蝕刻高長寬比接觸之方法
JP3213820B2 (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
JP2002367960A (ja) 高アスペクト比の開口をエッチングする方法
KR20070089058A (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
JPH09104991A (ja) 等方性シリコンエッチング方法
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6169009B1 (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
CN104183536B (zh) 一种制作半导体器件的方法
US6440858B1 (en) Multi-layer hard mask for deep trench silicon etch
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JP2002319574A (ja) 窒化シリコン膜の除去方法
US5167760A (en) Etchback process for tungsten contact/via filling
US7547639B2 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
JP2822952B2 (ja) 半導体装置の製造方法
US20020173150A1 (en) Wiring layer dry etching method, semiconductor device manufacturing method, and semiconductor device obtained according to the method
US20030003717A1 (en) Method for forming a dual damascene line
KR100682192B1 (ko) 반도체소자의 캐패시터 형성방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
JP2003133287A (ja) ドライエッチング方法
KR100777925B1 (ko) 금속 배선 형성 방법
KR100721546B1 (ko) 캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991005

LAPS Cancellation because of no payment of annual fees