TW457571B - Fabrication process for dishing-free CU damascene structures - Google Patents

Description

457571______ 五、發明說明α) ~ 一 ----— 發明之技術領娀 本發明通常是關於半導體的製造方法，並且特別是關於 一種用於銅鑲鼓構造之平坦化方法。 背景技術 在現今的鬲密度半導體裝置中，銅是用於金屬連線 (interconnect )薄膜之金屬的選擇。相較於鋁和金，鋼 呈現軚低的片電阻。然而，要將鋼從無用的區域移除，主 要是利用化學機械平坦化（CMp )的方法來完成的，因為 無法使用實用的乾银刻技術。在典型的C μ p操作中，矽晶 片是在研磨稠劑的存在下被研磨墊擠壓。該矽晶片是在壓 力、速度和/jm·度條件的控制下，相對於該研磨墊來移動。 在s亥研磨稠劑中懸浮的粒子，經由機械研磨來摩擦該矽晶 片的表面，並且在該研磨稠劑中的化學品，經由化學研磨 的形式來氧化並钱刻該表面；將物質從表面移去來達成理 想的平坦化。 參照圖9至1 6，將討論CMP方法的先前技術，顯示如何形 成銅金屬連線和半導體晶片的接觸墊。此類構造的實例顯 示於圖9的積體電路（1C)裝置1〇〇。顯示部分的IC ι〇〇具 有在基板部份102上面所形成之銅執線12〇和丨4〇。銅金屬 連線典型地用於第二和更高的金屬層面上面。因此，為了 清楚解釋本發明而不顯示第一金屬層面。軌線丨2 〇的第一 終端1 22包括介層1 30 ’其具有電連接到下層基板中所形成_ 之裝置的活性區域’或者是連接到下層金屬層面中所形成 之軌線。軌線1 2 0的另一終端終止在銅墊1 1 〇，例如銲塾

89113500.ptd 第5頁 457571 五、發明說明（2) 或焊墊。 圖10為圖9中從視線2-2所見之1C 100的侧視圖。該圖顯 示基板102具有絕緣層206在其上形成。介層130具有電 路’從軌線1 2 0的第一終端1 2 2到下層構造2 0 2。在圖2的例 子中’該構造2 0 2被視為在基板中所形成之裝置的活性區 域。 圖11至1 6的橫剖面圖，說明如何典型地形成圖9和圖1 〇 之銅構造’像是轨線1 2 0和墊11 0。從圖1 1開始，具有活性 區域202之基板102，具有氮化物層402和氧化層404。利用 習知的微影蝕刻技術，將以虛線顯示之部份氧化層4〇4’和 氮化物層4 0 2 ’移去’如圖1 2。在圖1 3中，將紐或链化合物 的障壁層406沉積在氧化層404和氮化物層402的暴露部份 上面。圖1 4顯示以習知的電鍍方法，將銅層4 〇 8電鍍在障 壁層406的上面。然後’以CMP研磨該銅層至下層障壁層的 級位’而將以虛線顯示之部份的銅4 0 8 ’移去，如圖1 5。為 了將該障壁層4 0 6相對於氧化層4 0 4平坦化而繼續c Μ P研 磨，產生圖1 6所示之最終產物。 所有現今可使用之CMP研磨稠劑，對相對於銅之所有已 知的障壁金屬，具有高度的選擇性，特別是在1 〇 :6 :丨的 範圍内。因此’在研磨上層的銅過後（圖15)，繼續研磨 以鉬為主之障壁層406和銅層，結果在較該障壁層高的速 度下移去銅。該過研磨而移去所有的障壁層，產生銅構造 的凹狀研磨現象4 1 0。再者，由於在像是接觸整丨丨〇的較大 面積中該研磨墊的彎曲，該凹狀研磨效應更加明顯。

S9ll3500.ptd 第6頁 457571 五、發明說明（3) 降低該凹狀研磨效應的一種常見方法’是使用兩種分開 的研磨稠劑系統’其中使用第一種研磨稠劑來研磨該銅層 至障壁層，然後使用第二種研磨稠劑，其是在雖然非常慢 的速度之相同速度下’來研磨該障壁層和剩餘的銅層。該 方法降低了像是金屬連線的狹窄銅構造之凹狀研磨’但並 無法消除凹狀研磨。對於大面積的銲墊’可能發生超過 1 0 0 0人的凹狀研磨。更明顯地’大部份的研磨系統並沒有 具有兩種不同的研磨稠劑系統彼此連接之兩個分離的壓磨 板。在源極系統中有雙壓模板和研磨稠劑設備，需要連續 研磨而降低產能。此類系統是不方便的，並且維修昂貴、 使用耗時’且仍無法在像是銲墊的大面積構造的例子中充 分地避免凹狀研磨° 所需要的是一種成本低的，無須進行凹狀研磨之銅鑲嵌 方法。理想的是提供一種並不會增加該製程裝備的複雜性 之無須進行凹狀研磨的方法。所需要的是一種並不會明顯 降低製造產能之無須進行凹狀研磨的方法。理想的是提供 -種並不會增Μ製程Μ的必㈣修之無須進行凹狀研 磨的方法。 發明之概述 根據本發明，一種無須進行 包括在積體電路裝置的第一表 需要將該氧化層晶格化並蝕刻 晶格之渠溝晶格，和具有電連 份之介層晶格。將障壁層沉積 凹狀研磨之銅鑲嵌方法，係 面上面沉積氧化層。然後視 ’而形成將構成該金屬連線 接到下層第—表面的導電部 在1亥氧化層之上，包括該渠

89113500.ptd 第7頁 d5757 t 五、發明說明（4) 溝和介層形成在該氧化層上。可能必 (copper seed layer)之障壁層來加、、銅晶種層 性。然後移去部份的障壁層。麸後將δ"鍍銅的黏著特 其餘部份之上。大部份的剩餘障該障壁層的 的渠溝和介層之中…，該電；發現在該氧化層 在這些區域中，使得銅於起始時，便在的銅沉積 成CMP研磨將銅平坦化，將上面a 化二區域杈尚。完 竹上曲〇卩伤的銅移去至 的級位。繼續研磨直到該障壁層平坦化至該氧化層的級曰 位。 ::是-種完全沒有凹狀研磨現象、高度平坦化之銅鑲 ，即使是在像是㈣之大面積構造。因為在電鍵銅 之：，已將該障壁層從該氧化層的大部份表面移去，需要 些許的過研磨來將該障壁物質從氧化層來移去。 .發明之最佳掇式 根據本發明所形成之銅鑲嵌金屬連線是以習知的製造步 ㈣m與上面圖i大略討論的有關係。為了提供本發 ，，較佳模式之較完整的討論，將就圖】至8之等角視圖而 珊提供更詳細的說明。為了更了解本發明的優點’該等角 視圖是圖9中沿著視線3-3穿過軌線1 2〇和丨4〇。 圖1是顯不基板部份丨02，典型矽晶片的上面部份，其具 有T已知的製造方法所形成在其中之許多裝置’特別像是 電，體。作為製造銅鑲嵌金屬連線層的起始步驟，是將特 別是2 50 A-500 A厚之氮化矽層3〇2，沉積在該基板表面 上。該氮化物層作為障壁，使得氧化蝕刻其後之氧化層

第8頁

IH 89113500.ptd 45.7571 五、發明說明（5) 3 0 4時’不會影響到下層基板的矽表面。典型地氧化層是 5000 A厚。在沉積該氧化層之前的步驟中，將部份的303 氮化物層302移去，來形成介層。 然後如圊2所描述，應用習知的微影技術，將氧化層3 0 4 晶格化’來製造至下層基板1〇2的介層，並且定義其將包 含該金屬連線之軌線。其涉及了沉積去光阻層3 0 6 ’經由 晶格將其曝光’並且在顯影步驟中移去該曝光的去光阻 3 0 6 X。 在圖3中’在氧化蝕刻期間移去該暴露的氧化物，停止 在該氮化物層3 0 2，並且因此暴露出部份的3 0 5 ’氮化物 層°將氧化物移去所造成的通道，終究將變成用於轨線 1 2 0和1 4 0、以及介層1 3 〇的墊，如圖9所示。當移去氮化物 層時’因為將氧化物和基板材料均移去，該通道3 〇 7延伸 進入該基板部份1 〇 2。 如圖4所示，接著沉積障壁層308的毯覆層在該氧化層 304的其餘部份之上’該氮化物層3〇2的暴露部份上，和基 板的暴露部份之中。該障壁層308為像是TaN和TaW之典型 的紐化合物。除此之外，該障壁層可能包括銅晶種層^是 否具有該晶種層，是取決於其後在該障壁層上鍍銅之均一 性和黏著性質^如果鍍銅的黏性很差，可能需要大約5 〇 _ 1 0 0 A之薄晶種層。可以經由已知的物理氣相沉積法（p v d ) 來沉積該晶種層。 然後在該障壁層3 0 8上完成第二次的微影步驟。與圖2中 所示之蝕刻步驟相似的方法，在該障壁層之上散佈去光

89113500,ptd 第9頁 457571 五、發明說明（6) 阻么：後經由光罩將該去光阻曝光並移去. 障壁層。然後以已知的電紫非 f去 '，來暴露部份的 層的暴露部份。當障壁層308為 * 乂 |草 當触刻巨大的銅薄膜時所引起之副複合物時’由於 向性蝕刻法可能有n % σσ的低洛氣壓，非等 疋/專的銅晶種層，在電紫氣汽圊巾 # η ^ 矗墼、容恭h“ 圍中，其容易與鈍氣的物理 ^…在移去該障壁層的暴露部份之後1去 去光阻。結果顯示於圖5中，可男# i 、來暴露氧化層304的部份表面3〇4，。 然後如圖6所示’選擇性地在該障壁層的其餘表面之上 層318。這是以已知的電鍍方法來完成的。最後， π成CMP研磨步驟’將該銅層318移去至 位’如圖7所示。只剩下小條狀的障壁層3。8,3 :氧 化層之上。因1繼續研磨將容易地移去這些條狀在物乳並 且將該銅的部份318平坦化至該氧化層的級位。如圖8所示 之最終產物呈現平坦化之銅構造，並且更重要的是沒 狀研磨現象。 要注意本發明的兩個重要觀點。第一’幾乎將所有的障 壁層308從忒氧化層的上方表面移去。比較圖5和圖8。其 說明疋’相當大面積之暴露出來的氧化表面，其中障 壁物質被移去。如此做的優點顯示於圖7，其中銅層3丨8的 CMP研磨幾乎到達障壁層3 〇 8的級位。要研磨的障壁物質非 常少’使得在大約相同的速率下，將銅和障壁物質幾乎研 磨至該氧化物級位。所以不需要如先前技術的例子之過研

89113500.ptd 第10頁 45757 1 五、發明說明（7) ~ ' 磨。例如’圖15中，所移去的銅4〇8’暴露在大面積的障辟 層406，該銅構造佔有相當小的面積。因為是大面積，： 當多的障壁物質，所以較該銅材料4〇6需要相當多的研 磨。因此’當該障壁物質40 6，被完全移去時，在銅 生凹狀研磨41 0，如圖1 6所描述。 本發明的第二個重要觀點是：並非將所有的障壁物質從 s玄氧化層的上方表面移去。再一次參照圖5，其保留了 — 些障壁物質3 0 9。這些障壁物質的金屬連線轨線3〇9確保 所有其餘障壁層308的未蝕刻部份是金屬連線的。為了其 後之銅的電鍍’如此確保該整層完整的導電性。因此/用 來敍刻該障壁層的晶格必須要，（丨）符合所用來蝕刻該氣 化層的晶格（圖2 );並且（2 )必須包括必要的金屬連線執線 309，來確保該層完整的導電性。如此做的一種方法：是7 形成一種由所用來蝕刻氧化層304的晶格，和鄰接金屬層 的金屬光罩晶格（mask pattern )所組成之複合晶格，其 鄰接金屬層即前一金屬層或下一金屬層。此類的複合物對 大多數例子應該有效’因為為了減少金屬層之間的容量， 間隔的金屬層通常是正交的。理想的是具有完整連接該砂 晶片之阻劑覆蓋。或者是可以增加特色於所用來蝕刻氧化 層304的晶格’來製造用來蝕刻障壁層308的光罩，其保證 該障壁層的其餘部份完整的導電性。 因此’藉由在電鍍銅之前’將一些障壁物質移去，而減 少了過研磨，並且因此降低了 CMP的處理時間》除此之 外’因為選擇性地電鍍銅而消耗較少的銅；並且因為降低

89113500.ptd 第11頁 457571 五、發明說明（8) 了銅的電鍍時間，而得到明顯較快速的產能。然而，本發 明需要額外的照相和蝕刻步驟來移去部份的障壁層3 0 8， 經由較快的銅沉積和較快的C Μ P研磨而節省時間，並且最 後無須進行凹狀研磨之銅鑲嵌構造。 元件編號之說明 100 積體電路（1C)裝置 102 基板 110 銅墊 120 軌線 122 第一終端 130 介層 14 0 軌線 202 活性區域 206 絕緣層 3 0 2 氮化物層 3 0 3 部份的氮化物層 3 0 4 氧化層 30 5 部份的氮化物層 3 06 去光阻層 3 0 6 X 曝光的去光阻層 3 0 7 通道 3 08 障壁層 3 0 9 金屬連線轨線 318 銅層

89113500.ptd 第12頁 457571 圖式簡單說明 圖1至8是根據本發明在製造期間積體電路的等角視圖。 圖9是典型的先前技術之積體電路裝置的透視圖。 圖1 0是圖9中沿著視線2-2之側視圖。 圖11至1 6是顯示典型的先前技術之銅構造的製造方法。

89113500,ptd 第14頁

Claims (1)

1. 9GU ί .修正本 取囬上 構造的 MM 8911 ^nn 457571 六、申請專利範圍 1 · 一種在具有第一層材料 方法’係包含下列步驟： 在该弟一層材料之第 將部份的該障壁層移去，來暴露；二：壁層； 將銅層沉積在該障壁層的其餘邹^柺的该第一表面； 銅層是形成在該障壁層的該其餘部之上，使得大部份該 將該銅層和部份的該障壁層平二之上，並且 位。 坦化至該第—表面的級 2 ·如申請專利範圍第1項之方法， 通過該第一表面之通道，以及餘具中，另包括：蝕刻 層；其中該沉積障壁層的步驟包^至^才料的第一層之介 壁和底部表面之中’沉積該障壁 j ?道和介層的牆 移去的步驟包# :將該障壁層從該介層/的：：：該障壁層 3.如申請專利範圍第！項之方法，曰、底邛表面移去。 銅晶種層。 其中’該障壁層包括 '其中，該障壁層的該 其中’該沉積銅層的 餘部份之上。 其中，該平坦化的步 其中，該CMP研磨步驟 〇 置中形成銅鑲嵌構造的..， 4. 如申凊專利範圍第1項之方法 其餘部份是彼此電連接的。 5. 如申请專利範圍第4項之方法 步驟是將銅電鍍在該障壁層的該其 6 _如申請專利範圍第1項之方法' 驟是CMP研磨步驟。 7，如申請專利範圍第6項之方法 是利用單一形式的研磨稠劑完成的 8. —種在具有導電層之半導體装

   89113500.ptc 苐15 X 457571 - —-案Jfe 89113500_____年月曰__i§-SL· 六、申請專利範圍 ’ 方法，係包含下列步驟： 在該導電層上沉積氧化層； 將部份的該氧化層蝕刻回去，來暴露部份的該導電層， 包括在該氧化層上沉積第一去光阻層，並且以第一晶二化 光罩將該第一去光阻層曝光； 將障壁層沉積在該氧化層的其餘部份之上，並且沉 該導電層的暴露部份之上； 將部份的該障壁層蝕刻回去，來暴露部份的該氧化層， = ΐ壁層上沉積第二去光陣層，並且以第二晶格化 光罩將。玄苐一去光阻層曝光； 將鋼層沉積在該障壁層的其餘部份之上；並且 移去部份的該銅層和該障壁層至該氧化層的級位。 9斗如申#專利範圍第8項之方法，其中，該沉積氧化層 、ν驟包括：首先沉積氧化障壁層；而且該將部份 s =層蝕刻回去的步驟包括：將部份的該氧化障壁層蝕：回 其中，該氧化障壁層 其中，該移去部份的 ，其中，该移去部份 1 0.如申請專利範圍第9項之方法， 為氮化物層。 1 1 如申請專利範圍第8項之方法， 讀銅層的步驟包括CMP研磨該鋼層。 1 2.如申請專利範圍第u項之方法，i中，嗜 的該鋼層和該障壁層的步 ^多去部名 1 3.如申請專利範圍第8項之 β賭及*成的。 障壁層蝕刻回去的步驟包括 =”中，戎將部份的該 匕括、.隹持該障壁層的該其餘部份之 89l135〇〇.ptc 457571 f ^ f 1 案號89113500_年月曰_修正 _ 六、申請專利範圍 完整的導電性。 1 4.如申請專利範圍第1 3項之方法，其中，該沉積銅層 的步驟是將銅電鍍在該障壁層的該其餘部份之上。 1 5.如申請專利範圍第8項之方法，其中，該沉積障壁層 的步驟包括形成銅晶種層。 1 6.如申請專利範圍第8項之方法，其中，該沉積障壁層 的步驟包括形成從包含：Ta，TaN和TaW的族群中所選擇的 材料薄層。 1 7,如申請專利範圍第1 6項之方法，其中，該沉積障壁 層的步驟進一步包括沉積銅晶種層。

   89]]3500.pic 第17頁