JPH07312366A - 化学的機械的平坦化 - Google Patents
化学的機械的平坦化Info
- Publication number
- JPH07312366A JPH07312366A JP10590393A JP10590393A JPH07312366A JP H07312366 A JPH07312366 A JP H07312366A JP 10590393 A JP10590393 A JP 10590393A JP 10590393 A JP10590393 A JP 10590393A JP H07312366 A JPH07312366 A JP H07312366A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- dielectric
- protective layer
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000126 substance Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 47
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 26
- 239000010937 tungsten Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000002002 slurry Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 36
- 239000011241 protective layer Substances 0.000 claims description 22
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 6
- 239000002245 particle Substances 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000005498 polishing Methods 0.000 abstract description 27
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000002184 metal Substances 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 3
- 238000007517 polishing process Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000003989 dielectric material Substances 0.000 abstract 3
- 239000003082 abrasive agent Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F3/00—Brightening metals by chemical means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、金属表面(22)を平坦化し、同一平
面上に金属(22)および誘電体(10)の層を形成するための
方法を提供することを目的とする。 【構成】 本発明においては、酸化膜のような材料のパ
ターニング層が形成され、金属のような導電性材料のブ
ランケット層が蒸着され、次いでＢＰＳＧまたはＴＥＯ
Ｓのような材料の保護層(60)が金属表面(22)の上に形成
される。また、本発明の方法により、研磨パッドを用い
た不均一な研磨の結果として生じるくぼみが減少され
る。
面上に金属(22)および誘電体(10)の層を形成するための
方法を提供することを目的とする。 【構成】 本発明においては、酸化膜のような材料のパ
ターニング層が形成され、金属のような導電性材料のブ
ランケット層が蒸着され、次いでＢＰＳＧまたはＴＥＯ
Ｓのような材料の保護層(60)が金属表面(22)の上に形成
される。また、本発明の方法により、研磨パッドを用い
た不均一な研磨の結果として生じるくぼみが減少され
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造の分野に関す
る。さらに詳しくはウェハー表面上に導電性を形成して
凹面（くぼみ）を減少するための方法に関する。
る。さらに詳しくはウェハー表面上に導電性を形成して
凹面（くぼみ）を減少するための方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】集積
回路は基板中のパターニング領域または基板上のパター
ニング層によりシリコンまたはガリウムヒ素ウェハーよ
うな基板中に化学的かつ物理的に集積される。これらの
領域および層は導電路およびボンディングパッドの製造
のために導電性でありうる。これらはまた、トランジス
タおよびダイオードの製造に必要な種々の導電率のタイ
プでありうる。1000以上のデバイスが半導体材料の１個
のウェハー表面上に同時に形成される。
回路は基板中のパターニング領域または基板上のパター
ニング層によりシリコンまたはガリウムヒ素ウェハーよ
うな基板中に化学的かつ物理的に集積される。これらの
領域および層は導電路およびボンディングパッドの製造
のために導電性でありうる。これらはまた、トランジス
タおよびダイオードの製造に必要な種々の導電率のタイ
プでありうる。1000以上のデバイスが半導体材料の１個
のウェハー表面上に同時に形成される。
【０００３】サブミクロンサイズの高密度デバイスに関
して、平板状半導体ウェハーで開始し、各製造段階にお
いて平坦化された表面を維持することが必要である。デ
バイス製造の工程段階が不均一で平坦化されてないウェ
ハー表面上で行なわれる場合、多数の不良デバイスをも
たらす種々の問題が生じうる。
して、平板状半導体ウェハーで開始し、各製造段階にお
いて平坦化された表面を維持することが必要である。デ
バイス製造の工程段階が不均一で平坦化されてないウェ
ハー表面上で行なわれる場合、多数の不良デバイスをも
たらす種々の問題が生じうる。
【０００４】ウェハー表面の平坦性を確実にするために
使用される方法は、ボロホスホシリケートガラス（ＢＰ
ＳＧ）層のような酸化膜をウェハー表面上に形成し、次
いでウェハーを加熱して酸化膜層をリフローし、平坦化
することを含む。ウェハー表面を平坦化するこの“リフ
ロー(reflow)”法はかなり大きなデバイス配置に関して
は十分であるが、より小さなサイズのデバイス用の技術
として、この方法は不満足な結果を与えた。
使用される方法は、ボロホスホシリケートガラス（ＢＰ
ＳＧ）層のような酸化膜をウェハー表面上に形成し、次
いでウェハーを加熱して酸化膜層をリフローし、平坦化
することを含む。ウェハー表面を平坦化するこの“リフ
ロー(reflow)”法はかなり大きなデバイス配置に関して
は十分であるが、より小さなサイズのデバイス用の技術
として、この方法は不満足な結果を与えた。
【０００５】平坦なウェハー表面を形成するために使用
されている別法は上記の酸化膜リフロー法を使用し、次
いでウェハーにフォトレジストを回転塗布することであ
る。材料のウェハー表面上への回転塗布は低い場所を充
てんし、それから開始する平坦な表面を形成する。次
に、フォトレジストおよび酸化膜を殆んど１：１に近い
速度で除去するドライエッチングはフォトレジストおよ
びウェハーの高い場所を除去し、それによりウェハー表
面上に平坦な酸化膜層を形成する。
されている別法は上記の酸化膜リフロー法を使用し、次
いでウェハーにフォトレジストを回転塗布することであ
る。材料のウェハー表面上への回転塗布は低い場所を充
てんし、それから開始する平坦な表面を形成する。次
に、フォトレジストおよび酸化膜を殆んど１：１に近い
速度で除去するドライエッチングはフォトレジストおよ
びウェハーの高い場所を除去し、それによりウェハー表
面上に平坦な酸化膜層を形成する。
【０００６】ごく最近は、デバイスの製造においてウェ
ハーの表面を平坦化するために化学的機械的平坦化（Ｃ
ＭＰ）工程が使用されている。ＣＭＰ工程には半導体材
料の薄い平板状ウェハーを制御された下方圧力の下、回
転する湿潤した研磨パッド表面に対して保持することが
含まれる。アルミナまたはシリカ粒子と組合せて化学エ
ッチング成分として使用される塩基性または酸性の溶液
の混合物のような研磨用スラリーを使用してもよい。回
転する研磨ヘッドまたはウェハーキャリヤは典型的には
ウェハーを制御された圧力の下、回転する研磨定盤に対
して保持するために使用される。研磨定盤は典型的には
吹込成形ポリウレタンのような研磨パッド材料で被覆さ
れる。
ハーの表面を平坦化するために化学的機械的平坦化（Ｃ
ＭＰ）工程が使用されている。ＣＭＰ工程には半導体材
料の薄い平板状ウェハーを制御された下方圧力の下、回
転する湿潤した研磨パッド表面に対して保持することが
含まれる。アルミナまたはシリカ粒子と組合せて化学エ
ッチング成分として使用される塩基性または酸性の溶液
の混合物のような研磨用スラリーを使用してもよい。回
転する研磨ヘッドまたはウェハーキャリヤは典型的には
ウェハーを制御された圧力の下、回転する研磨定盤に対
して保持するために使用される。研磨定盤は典型的には
吹込成形ポリウレタンのような研磨パッド材料で被覆さ
れる。
【０００７】薄い平板状半導体ウェハーを研磨するため
のこのような装置は当該技術分野においてよく知られて
いる。例えば、Gill,Jr.米国特許第 4,193,226号および
同第4,811,552号、並びにWalsh の米国特許第 3,841,03
1号はこのような装置を開示している。
のこのような装置は当該技術分野においてよく知られて
いる。例えば、Gill,Jr.米国特許第 4,193,226号および
同第4,811,552号、並びにWalsh の米国特許第 3,841,03
1号はこのような装置を開示している。
【０００８】蒸着導体はすべての集積回路において不可
欠の部分であり、導電性材料から形成された配線は電流
を伝えるための表面電線の役割を果たしている。特に、
蒸着導体はウェハーの表面に形成される各種の構成部品
を電気的に結合するために使用され、また半導体デバイ
ス用ボンディングパッドとしても使用される。
欠の部分であり、導電性材料から形成された配線は電流
を伝えるための表面電線の役割を果たしている。特に、
蒸着導体はウェハーの表面に形成される各種の構成部品
を電気的に結合するために使用され、また半導体デバイ
ス用ボンディングパッドとしても使用される。
【０００９】これらの金属性を形成するための最近の開
発はRajeevakumarによる米国特許第5,065,273号記載の
ダマスカス（damascene)工程を使用することである。ダ
マスカス工程は導電配線および反応性イオンエッチング
(RIE) 工程なしに化学的機械的平坦化により直接定めら
れる他の態様を形成し、またサブミクロン配置の配線を
行なうための能力を有する。図１に示されるような本発
明の工程の１段階と比べて、図２〜４に示されるような
従来のダマスカス工程は酸化膜のような誘電体10をウェ
ハー基板12上に形成することから開始する。誘電体10は
例えばフォトレジスト層14を形成するリソグラフィ−を
用いてパターニングされる。
発はRajeevakumarによる米国特許第5,065,273号記載の
ダマスカス（damascene)工程を使用することである。ダ
マスカス工程は導電配線および反応性イオンエッチング
(RIE) 工程なしに化学的機械的平坦化により直接定めら
れる他の態様を形成し、またサブミクロン配置の配線を
行なうための能力を有する。図１に示されるような本発
明の工程の１段階と比べて、図２〜４に示されるような
従来のダマスカス工程は酸化膜のような誘電体10をウェ
ハー基板12上に形成することから開始する。誘電体10は
例えばフォトレジスト層14を形成するリソグラフィ−を
用いてパターニングされる。
【００１０】図３に言及すると、“トラフ(trough)”20
は両側に誘電体があり、その底に基板12または下記のバ
リヤー層（図示せず）があるように定められた誘電体10
の中に形成される。ドープされた多結晶シリコンまたは
金属例えば銅もしくはタングステンのような導電性材料
22の整合的なブランケット層がウェハー表面上に蒸着さ
れる。最後に、ウェハー表面が研磨され、それにより過
度に負荷された(over-burden) 導電性材料が除去され、
他方、図４に示されるように平坦な誘電体表面10中に導
電性材料30が残る。
は両側に誘電体があり、その底に基板12または下記のバ
リヤー層（図示せず）があるように定められた誘電体10
の中に形成される。ドープされた多結晶シリコンまたは
金属例えば銅もしくはタングステンのような導電性材料
22の整合的なブランケット層がウェハー表面上に蒸着さ
れる。最後に、ウェハー表面が研磨され、それにより過
度に負荷された(over-burden) 導電性材料が除去され、
他方、図４に示されるように平坦な誘電体表面10中に導
電性材料30が残る。
【００１１】図５は同様のダマスカス工程で形成するこ
とのできる別の態様を示す。基板12の活性領域42への誘
電体10（例えば酸化膜）中のコンタクトホール40はタン
グステンのような導電性材料44で詰められる。導線（図
示せず）は次に金属プラグ44に接触する。
とのできる別の態様を示す。基板12の活性領域42への誘
電体10（例えば酸化膜）中のコンタクトホール40はタン
グステンのような導電性材料44で詰められる。導線（図
示せず）は次に金属プラグ44に接触する。
【００１２】銅またはタングステンのような導電性材料
のダマスカスを用いる半導体デバイスの製作中に生じる
１つの問題は比較的大きなボンディングパッド、コンタ
クトおよび他の大きな金属表面の“くぼみ(dishing) ”
である。図６は通常のダマスカス工程を用いてボンディ
ングパッド52上で生じうるタングステン膜中のくぼみ50
の上面の光学顕微鏡写真を示す。研磨パッドは外縁部よ
りも大きな中心部の方の材料を多く除去するため、くぼ
み50が生じる。研磨パッドの弾性により、ＣＭＰ工程の
間に金属と誘電体がインタフェースした時、ボンディン
グパッド52および他の大きな金属性領域での研磨が継続
する。したがって、この態様の真ん中の材料は縁よりも
薄い。極端な場合、この態様の真ん中の材料は研磨パッ
ドにより完全に削り取られる。ボンディングパッド52は
非導電性基板54にオーバーレイし、そのためボンディン
グワイヤをこのくぼみ効果を有するボンディングパッド
にはんだ付けすると、物理的かつ電気的に弱い結合とな
る。ボンディングワイヤおよびボンディングパッド間の
接触表面積が大幅に減少するため電気抵抗が増加する。
のダマスカスを用いる半導体デバイスの製作中に生じる
１つの問題は比較的大きなボンディングパッド、コンタ
クトおよび他の大きな金属表面の“くぼみ(dishing) ”
である。図６は通常のダマスカス工程を用いてボンディ
ングパッド52上で生じうるタングステン膜中のくぼみ50
の上面の光学顕微鏡写真を示す。研磨パッドは外縁部よ
りも大きな中心部の方の材料を多く除去するため、くぼ
み50が生じる。研磨パッドの弾性により、ＣＭＰ工程の
間に金属と誘電体がインタフェースした時、ボンディン
グパッド52および他の大きな金属性領域での研磨が継続
する。したがって、この態様の真ん中の材料は縁よりも
薄い。極端な場合、この態様の真ん中の材料は研磨パッ
ドにより完全に削り取られる。ボンディングパッド52は
非導電性基板54にオーバーレイし、そのためボンディン
グワイヤをこのくぼみ効果を有するボンディングパッド
にはんだ付けすると、物理的かつ電気的に弱い結合とな
る。ボンディングワイヤおよびボンディングパッド間の
接触表面積が大幅に減少するため電気抵抗が増加する。
【００１３】この態様の表面のくぼみを減少または排除
するダマスカス工程を用いて半導体ウェハー上に導電性
を形成するための改良された方法が必要である。
するダマスカス工程を用いて半導体ウェハー上に導電性
を形成するための改良された方法が必要である。
【００１４】
【課題を解決するための手段】本発明の目的はダマスカ
ス研磨工程中に生じる大きな導電性材料部分のくぼみを
減少することである。本発明のこの目的は酸化膜のよう
な材料のパターニング層を形成し、次いで導電性材料の
ブランケット層を蒸着することにより達成された。ＢＰ
ＳＧもしくはテトラエチルオルトシリケート（ＴＥＯ
Ｓ）のような材料の保護層、または導電層よりも遅い速
度で除去することのできる何れかの絶縁体もしくは導体
を導電層の上に形成した。突起している領域（“高い”
場所）中の保護層は、保護層の研磨に適した研磨スラリ
ーで湿潤された硬質の研磨パッド（低い機械的圧縮性）
を用いるＣＭＰ工程により除去した。最後に、保護層の
除去よりも速い速度で金属を除去するためにスラリーを
使用した。“低い”場所に残留する保護層は研磨工程を
遅くし、またくぼみが大幅に減少された金属部分を与え
た。
ス研磨工程中に生じる大きな導電性材料部分のくぼみを
減少することである。本発明のこの目的は酸化膜のよう
な材料のパターニング層を形成し、次いで導電性材料の
ブランケット層を蒸着することにより達成された。ＢＰ
ＳＧもしくはテトラエチルオルトシリケート（ＴＥＯ
Ｓ）のような材料の保護層、または導電層よりも遅い速
度で除去することのできる何れかの絶縁体もしくは導体
を導電層の上に形成した。突起している領域（“高い”
場所）中の保護層は、保護層の研磨に適した研磨スラリ
ーで湿潤された硬質の研磨パッド（低い機械的圧縮性）
を用いるＣＭＰ工程により除去した。最後に、保護層の
除去よりも速い速度で金属を除去するためにスラリーを
使用した。“低い”場所に残留する保護層は研磨工程を
遅くし、またくぼみが大幅に減少された金属部分を与え
た。
【００１５】本明細書に添付した図面は縮尺図ではなく
単なる略図であり、本発明の特定のパラメーターまたは
構造的な詳細を描いたものではないことは、本明細書の
記載に基づいて当業者ならば容易に理解しえよう。本発
明のダマスカス工程は、次の段階に従って達成された。
他の変法は触れられており、また、本明細書の記載を参
照することによりさらに他の変法および段階が可能であ
る。
単なる略図であり、本発明の特定のパラメーターまたは
構造的な詳細を描いたものではないことは、本明細書の
記載に基づいて当業者ならば容易に理解しえよう。本発
明のダマスカス工程は、次の段階に従って達成された。
他の変法は触れられており、また、本明細書の記載を参
照することによりさらに他の変法および段階が可能であ
る。
【００１６】最初に、ＢＰＳＧの基板の表面を従来のＣ
ＭＰ法を用いて平坦化した。他の実行可能な方法でもよ
く、ＴＥＯＳは基板として使用することができる。平均
の厚さとの差が± 1,000Å以下の変動となるように表面
を平坦化した。次に、導電性材料の境界を定めるリソグ
ラフィおよびエッチング技術を用いて誘電体をパターニ
ングして図３の構造を得た。このようにパターニングさ
れた誘電体層は典型的にはコンタクト開口部およびその
中に金属配線が形成されうるトラフから構成される。ボ
ンディングパッドを形成するために、酸化膜構造はウェ
ハー表面（図４の12）から約１〜３マイクロメーター
（μｍ）（これはまたボンディングパッドの最終的な厚
さである）だけ突起した。
ＭＰ法を用いて平坦化した。他の実行可能な方法でもよ
く、ＴＥＯＳは基板として使用することができる。平均
の厚さとの差が± 1,000Å以下の変動となるように表面
を平坦化した。次に、導電性材料の境界を定めるリソグ
ラフィおよびエッチング技術を用いて誘電体をパターニ
ングして図３の構造を得た。このようにパターニングさ
れた誘電体層は典型的にはコンタクト開口部およびその
中に金属配線が形成されうるトラフから構成される。ボ
ンディングパッドを形成するために、酸化膜構造はウェ
ハー表面（図４の12）から約１〜３マイクロメーター
（μｍ）（これはまたボンディングパッドの最終的な厚
さである）だけ突起した。
【００１７】チタン、窒化チタンおよび／またはチタン
タングステンの接着またはバリヤ−層を蒸着した（図示
せず）。導電性材料（本発明の場合タングステン）の層
はＣＶＤにより基板表面上に形成した。理想上の工程に
おいて、導電性材料の上面は誘電体の上面と同一平面上
にあるべきである。銅，アルミニウムまたはドープされ
た多結晶シリコンは導電性構造を形成することが可能な
他の材料のうちの３つであり、そして他の材料でも十分
であることが証明されうる。本発明のタングステンは約
１μｍの厚さであった。
タングステンの接着またはバリヤ−層を蒸着した（図示
せず）。導電性材料（本発明の場合タングステン）の層
はＣＶＤにより基板表面上に形成した。理想上の工程に
おいて、導電性材料の上面は誘電体の上面と同一平面上
にあるべきである。銅，アルミニウムまたはドープされ
た多結晶シリコンは導電性構造を形成することが可能な
他の材料のうちの３つであり、そして他の材料でも十分
であることが証明されうる。本発明のタングステンは約
１μｍの厚さであった。
【００１８】図７に言及すると、ＴＥＯＳ６０の薄層を
タングステンブランケット層22の上に形成した。ＴＥＯ
Ｓ層６０の厚さは500 〜5,000 Åで十分であり、また他
の厚さでもよい。次に、ＴＥＯＳ層６０の最も突起して
いる領域62を、酸化ケイ素研磨剤を含有するスラリーを
用いるＣＭＰ工程により除去して、下層にあるタングス
テン22を露出させた。幾らかのエッチングが起こりそう
であるが、理想的には、この段階でタングステン22はエ
ッチングされない。図８に言及すると、このＣＭＰ工程
によりむき出しのタングステン70の領域が得られ、他
方、タングステン層22の他の領域は保護層60で被覆され
たままである。ＢＰＳＧ，窒化ケイ素，チタン，窒化チ
タン，タングステン，チタンタングステン，モリブデ
ン，タンタルおよび窒化タンタルもまた保護層として十
分に機能する。一般に、導電層72の速度よりも遅い速度
で除去されうる材料は何れも保護層として十分に機能す
るであろう。
タングステンブランケット層22の上に形成した。ＴＥＯ
Ｓ層６０の厚さは500 〜5,000 Åで十分であり、また他
の厚さでもよい。次に、ＴＥＯＳ層６０の最も突起して
いる領域62を、酸化ケイ素研磨剤を含有するスラリーを
用いるＣＭＰ工程により除去して、下層にあるタングス
テン22を露出させた。幾らかのエッチングが起こりそう
であるが、理想的には、この段階でタングステン22はエ
ッチングされない。図８に言及すると、このＣＭＰ工程
によりむき出しのタングステン70の領域が得られ、他
方、タングステン層22の他の領域は保護層60で被覆され
たままである。ＢＰＳＧ，窒化ケイ素，チタン，窒化チ
タン，タングステン，チタンタングステン，モリブデ
ン，タンタルおよび窒化タンタルもまた保護層として十
分に機能する。一般に、導電層72の速度よりも遅い速度
で除去されうる材料は何れも保護層として十分に機能す
るであろう。
【００１９】最後に、タングステンおよび残留するＴＥ
ＯＳ層を、タングステンの研磨のために最適化されたＣ
ＭＰ工程によりエッチングして、図４に示されるような
構造を得た。図９は本発明の工程を用いて形成されたボ
ンディングパッド80および電源線82の上面の光学顕微鏡
写真であり、明らかにくぼみがない。図６と図９の、ボ
ンディングパッドのサイズの差は倍率の違いによるもの
である。タングステンおよびＴＥＯＳをエッチングする
のに使用したスラリーはタングステンに対して高選択的
なものであり、除去されるＴＥＯＳの量は非常に少な
い。本発明の場合、スラリーはアルミナ研磨剤、30容量
％のＨ2 Ｏ2 および70容量％の水を含有する溶液であ
り、また目標の研磨速度選択性（タングステン：ＴＥＯ
Ｓ＝20：１）を達成し、そしてタングステンを本明細書
記載のパラメーターを用いて1,000 〜3,000 Å／分の速
度で除去した。トラフを定める酸化膜を被覆する過剰の
タングステンが除去されるまでウェハー表面を研磨し、
それにより酸化膜誘電体中にタングステンがはめ込まれ
た。他の導電性材料および／または保護層が使用される
態様の場合は、スラリーが異なる。例えば、アルミニウ
ムを導体として、またＴＥＯＳを保護層として使用する
場合、リン酸のスラリーを使用することができ、そして
300 ：１（アルミニウム：ＴＥＯＳ）の研磨速度選択性
が達成されている。
ＯＳ層を、タングステンの研磨のために最適化されたＣ
ＭＰ工程によりエッチングして、図４に示されるような
構造を得た。図９は本発明の工程を用いて形成されたボ
ンディングパッド80および電源線82の上面の光学顕微鏡
写真であり、明らかにくぼみがない。図６と図９の、ボ
ンディングパッドのサイズの差は倍率の違いによるもの
である。タングステンおよびＴＥＯＳをエッチングする
のに使用したスラリーはタングステンに対して高選択的
なものであり、除去されるＴＥＯＳの量は非常に少な
い。本発明の場合、スラリーはアルミナ研磨剤、30容量
％のＨ2 Ｏ2 および70容量％の水を含有する溶液であ
り、また目標の研磨速度選択性（タングステン：ＴＥＯ
Ｓ＝20：１）を達成し、そしてタングステンを本明細書
記載のパラメーターを用いて1,000 〜3,000 Å／分の速
度で除去した。トラフを定める酸化膜を被覆する過剰の
タングステンが除去されるまでウェハー表面を研磨し、
それにより酸化膜誘電体中にタングステンがはめ込まれ
た。他の導電性材料および／または保護層が使用される
態様の場合は、スラリーが異なる。例えば、アルミニウ
ムを導体として、またＴＥＯＳを保護層として使用する
場合、リン酸のスラリーを使用することができ、そして
300 ：１（アルミニウム：ＴＥＯＳ）の研磨速度選択性
が達成されている。
【００２０】従来のダマスカス工程を用いた時のボンデ
ィングパッドのくぼみの量（現在の技術を用いて約100
平方μｍ／面）は表面状態測定器(Surface profilomete
r)により6,000 Åであることがわかった。本発明の工程
を用いて形成したボンディングパッドの測定により、く
ぼみが2,000 Åまで減少したことがわかった。
ィングパッドのくぼみの量（現在の技術を用いて約100
平方μｍ／面）は表面状態測定器(Surface profilomete
r)により6,000 Åであることがわかった。本発明の工程
を用いて形成したボンディングパッドの測定により、く
ぼみが2,000 Åまで減少したことがわかった。
【００２１】幾つかのパラメーターがくぼみの量および
／または研磨速度に影響を及ぼすことがわかった。研磨
パッドの弾性特性はくぼみ並びに導体および保護層の除
去速度の両方に影響を及ぼすことがわかった。一般に、
より硬質のパッドはくぼみがより少ない。しかしなが
ら、パッドが過度に硬質である場合、導体は引っ掻かれ
うる。
／または研磨速度に影響を及ぼすことがわかった。研磨
パッドの弾性特性はくぼみ並びに導体および保護層の除
去速度の両方に影響を及ぼすことがわかった。一般に、
より硬質のパッドはくぼみがより少ない。しかしなが
ら、パッドが過度に硬質である場合、導体は引っ掻かれ
うる。
【００２２】スラリー中のエッチング剤の濃度は研磨速
度だけに有意に影響を及ぼすことがわかった。Ｈ2 Ｏ2
のパーセンテージがより高いと、研磨速度はより速くな
る。本発明の場合、スラリーは10〜35容量％のＨ2 Ｏ2
および90〜65容量％の水を含有した。エッチング剤の温
度もまた研磨速度だけに影響を及ぼした。上記のスラリ
ー濃度ではスラリーの温度は70〜100 ℃で十分であるこ
とがわかった。スラリーは連続供給により回転するウェ
ハーに塗布することができ、または研磨定盤の周囲のダ
ムを用いてウェハーをスラリーの“湖(lake)”中に浸す
ことができる。
度だけに有意に影響を及ぼすことがわかった。Ｈ2 Ｏ2
のパーセンテージがより高いと、研磨速度はより速くな
る。本発明の場合、スラリーは10〜35容量％のＨ2 Ｏ2
および90〜65容量％の水を含有した。エッチング剤の温
度もまた研磨速度だけに影響を及ぼした。上記のスラリ
ー濃度ではスラリーの温度は70〜100 ℃で十分であるこ
とがわかった。スラリーは連続供給により回転するウェ
ハーに塗布することができ、または研磨定盤の周囲のダ
ムを用いてウェハーをスラリーの“湖(lake)”中に浸す
ことができる。
【００２３】定盤の十分な回転速度は約10〜100 回転数
／分（ＲＰＭ）であり、そして最適なのは約25〜35ＲＰ
Ｍであることがわかった。キャリヤの振動範囲は50cmが
目標であるが、30〜60cmと変化し、また定盤を横切るキ
ャリヤの速度は30cm／秒が目標であるが、20〜35cm／秒
の範囲であった。定盤に対するキャリヤの圧力は約２〜
12ＰＳｉの範囲であり、キャリヤは約35〜50ＲＰＭで回
転した。突起しているプラグのような突起している形状
を形成するために、プラグを取り囲む材料部分（通常は
酸化膜）はまた追加の段階のＣＭＰまたは他の工程によ
り除去することができる。ＣＭＰ工程では、プラグより
も酸化膜の方が高い除去速度を有するスラリーが使用さ
れる。タングステンのような材料のプラグを取り囲む約
1,000 Åの材料例えば酸化膜の除去は引き続くスパッタ
されたアルミニウムのような材料の層との接触を改良す
るのに十分な程プラグを露出させる。
／分（ＲＰＭ）であり、そして最適なのは約25〜35ＲＰ
Ｍであることがわかった。キャリヤの振動範囲は50cmが
目標であるが、30〜60cmと変化し、また定盤を横切るキ
ャリヤの速度は30cm／秒が目標であるが、20〜35cm／秒
の範囲であった。定盤に対するキャリヤの圧力は約２〜
12ＰＳｉの範囲であり、キャリヤは約35〜50ＲＰＭで回
転した。突起しているプラグのような突起している形状
を形成するために、プラグを取り囲む材料部分（通常は
酸化膜）はまた追加の段階のＣＭＰまたは他の工程によ
り除去することができる。ＣＭＰ工程では、プラグより
も酸化膜の方が高い除去速度を有するスラリーが使用さ
れる。タングステンのような材料のプラグを取り囲む約
1,000 Åの材料例えば酸化膜の除去は引き続くスパッタ
されたアルミニウムのような材料の層との接触を改良す
るのに十分な程プラグを露出させる。
【００２４】本発明を実例的な態様に関して記載した
が、この記載は限定した意味で解釈すべきではない。当
業者にはこの記載に基づいての種々の変更態様および本
発明の追加の態様は明白である。したがって、本明細書
の特許請求の範囲に記載の発明は、このような変更態様
または本発明の真の範囲内の態様の何れも包含するもの
と理解される。
が、この記載は限定した意味で解釈すべきではない。当
業者にはこの記載に基づいての種々の変更態様および本
発明の追加の態様は明白である。したがって、本明細書
の特許請求の範囲に記載の発明は、このような変更態様
または本発明の真の範囲内の態様の何れも包含するもの
と理解される。
【００２５】
【発明の効果】本発明によれば、金属表面22を平坦化
し、同一平面上に金属22および誘電体10の層を形成する
ための方法が提供される。本発明の方法により、研磨パ
ッドを用いた不均一な研磨の結果として生じるくぼみが
減少される。
し、同一平面上に金属22および誘電体10の層を形成する
ための方法が提供される。本発明の方法により、研磨パ
ッドを用いた不均一な研磨の結果として生じるくぼみが
減少される。
【図１】本発明の工程の一段階を示す図。これはまた図
８にも示される。
８にも示される。
【図２】導電性を形成するダマスカス工程の間に形成さ
れる最初の構造の断面図。
れる最初の構造の断面図。
【図３】誘電体層をエッチングし、金属層を加えた後の
図２の構造の断面図。
図２の構造の断面図。
【図４】金属層の平坦化後の図３の構造の断面図。
【図５】基板の活性領域を接触させるダマスカス工程に
より形成されるプラグの断面図。
より形成されるプラグの断面図。
【図６】従来のダマスカス工程によって生じるくぼみを
示す上面の光学顕微鏡写真図。
示す上面の光学顕微鏡写真図。
【図７】本発明の工程の一段階の結果である保護層の断
面図。
面図。
【図８】保護層部分を除去し、下にある導電層をむき出
しにした後の図７の構造の断面図。
しにした後の図７の構造の断面図。
【図９】本発明の工程によるくぼみのない形状を示す上
面の光学顕微鏡写真図。
面の光学顕微鏡写真図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリス・チャン・ユウ アメリカ合衆国、78759 テキサス州、オ ースティン、クリシア・コーブ 9003
Claims (10)
- 【請求項１】 基板(12)の表面に導体を受容するトラフ
を形成する一対の高い領域からなる誘電体層(10)を形成
し、；誘電体(10)上に導体(22)のブランケット層を形成
し、それにより前記導体(22)で誘電体(10)を覆い、前記
高い領域で前記導体が前記誘電体を接触させる高い領域
および前記導体が前記トラフを接触させる低い領域を有
するでこぼこな表面を形成し、；前記導体層(22)の除去
速度より遅い速度で除去されうる材料から形成される保
護層(60)を前記導体層(22)の上に整合して形成し；前記
高い誘電体領域にオーバーレイする前記保護層部分を除
去し、他方、前記導体を実質的にそのまま残し；そして
前記高い誘電体領域(10)にオーバーレイする前記導体(2
2)を除去し、保護層(60)を残し、それによって前記トラ
フ中に導体が残る；段階を含む基板(12)の表面上に導電
性を形成する工程。 - 【請求項２】 基板(12)の表面に導体を受容するトラフ
を形成する一対の高い領域からなる誘電体層(10)を形成
し；誘電体(10)上に導体(22)のブランケット層を形成
し、それにより前記導体(22)で誘電体(10)を覆い、前記
高い領域で前記導体(22)が前記誘電体(10)を接触させる
高い領域および前記導体(22)が前記基板(12)を接触させ
る低い領域を有するでこぼこな表面を形成し；保護層(6
0)を前記導体層(22)の上に整合して形成し；前記高い誘
電体領域(10)にオーバーレイする前記保護層(60)部分を
除去し、他方、前記導体(22)を実質的にそのまま残し；
前記高い誘電体領域(10)にオーバーレイする前記導体(2
2)を除去し、保護層(60)を残し、それにより前記トラフ
中に導体(22)が残り；そしてそれによってくぼみが減少
される；段階を含む基板の表面に導電性を形成するダマ
スカス工程。 - 【請求項３】 前記保護層(60)の除去が化学的機械的平
坦化を用いて行なわれる請求項１または２記載の工程。 - 【請求項４】 前記導体(22)はタングステン、チタン、
窒化チタン、銅、アルミニウムおよび多結晶シリコンか
らなる群より選択される材料である請求項１または２記
載の工程。 - 【請求項５】 前記保護層(60)はテトラエチルオルトシ
リケートおよびボロホスホシリケートガラスからなる群
より選択される化合物である請求項１または２記載の工
程。 - 【請求項６】 前記導体(22)の除去には過酸化水素、研
磨剤粒子および水を含有するスラリーでの化学的機械的
平坦化が用いられる請求項１または２記載の工程。 - 【請求項７】 前記研磨剤粒子はアルミナ、酸化チタ
ン、二酸化ケイ素およびシリカからなる群より選択され
る材料である請求項１または２記載の工程。 - 【請求項８】 さらに前記誘電体(10)部分を除去する段
階を含み、それにより前記導体(22)が前記誘電体(10)か
ら突起する請求項１または２記載の工程。 - 【請求項９】 残留する前記保護層(60)が前記導体(22)
より遅い速度で除去される請求項１または２記載の工
程。 - 【請求項１０】 前記導体(22)の除去には過酸化水素、
研磨剤粒子および水を含有するスラリーでの化学的機械
的平坦化が用いられ、前記研磨剤粒子はアルミナ、酸化
チタン、二酸化ケイ素およびシリカからなる群より選択
され、そして前記スラリーは３〜50容量％の過酸化水素
を含有する請求項１または２記載の工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86637892A | 1992-04-09 | 1992-04-09 | |
| US07/866378 | 1992-04-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312366A true JPH07312366A (ja) | 1995-11-28 |
Family
ID=25347483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10590393A Pending JPH07312366A (ja) | 1992-04-09 | 1993-04-09 | 化学的機械的平坦化 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07312366A (ja) |
| DE (1) | DE4311484A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005508074A (ja) * | 2001-03-14 | 2005-03-24 | アプライド マテリアルズ インコーポレイテッド | 電解ケミカルメカニカルポリッシングを用いる基板平坦化 |
| JP2013153099A (ja) * | 2012-01-26 | 2013-08-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266749B1 (ko) * | 1997-06-11 | 2000-09-15 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230159A (en) * | 1975-09-01 | 1977-03-07 | Wacker Chemitronic | Method of making semiconductor surface without blur |
| JPS62114242A (ja) * | 1985-11-14 | 1987-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-04-07 DE DE19934311484 patent/DE4311484A1/de not_active Ceased
- 1993-04-09 JP JP10590393A patent/JPH07312366A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230159A (en) * | 1975-09-01 | 1977-03-07 | Wacker Chemitronic | Method of making semiconductor surface without blur |
| JPS62114242A (ja) * | 1985-11-14 | 1987-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005508074A (ja) * | 2001-03-14 | 2005-03-24 | アプライド マテリアルズ インコーポレイテッド | 電解ケミカルメカニカルポリッシングを用いる基板平坦化 |
| JP2013153099A (ja) * | 2012-01-26 | 2013-08-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4311484A1 (de) | 1993-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
| USRE39126E1 (en) | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs | |
| JP3032684B2 (ja) | プレーナ化用絶縁層の化学−機械的研磨方法 | |
| KR0133483B1 (ko) | 폴리시스톱(polishstop) 평탄화 방법 및 구조 | |
| JP5121348B2 (ja) | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 | |
| US5854140A (en) | Method of making an aluminum contact | |
| US7042100B2 (en) | Damascene interconnection and semiconductor device | |
| US5512163A (en) | Method for forming a planarization etch stop | |
| JP2004534377A (ja) | 集積回路を平坦化するための粘性保護オーバレイ層 | |
| JP2002076003A (ja) | 半導体デバイスの平坦化方法 | |
| JPH10135211A (ja) | 半導体ウェハを平坦化する方法 | |
| JP2001015460A (ja) | 半導体装置の製造方法 | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| US20040253809A1 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| EP1423868A2 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| US6251789B1 (en) | Selective slurries for the formation of conductive structures | |
| US6251788B1 (en) | Method of integrated circuit polishing without dishing effects | |
| US20030203706A1 (en) | Method for preventing localized Cu corrosion during CMP | |
| JP3164213B2 (ja) | 埋め込み金属配線の形成方法 | |
| JPH07312366A (ja) | 化学的機械的平坦化 | |
| JPH0682660B2 (ja) | 導電性スタツドを形成する方法 | |
| US6274480B1 (en) | Method of Fabricating semiconductor device | |
| JPH1154508A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08203901A (ja) | 半導体装置の配線層形成方法 | |
| JP3531079B2 (ja) | 研磨方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071116 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080311 |