JP2003504869A - ディッシングなしのｃｕダマシン構造のための製作工程 - Google Patents
ディッシングなしのｃｕダマシン構造のための製作工程Info
- Publication number
- JP2003504869A JP2003504869A JP2001509074A JP2001509074A JP2003504869A JP 2003504869 A JP2003504869 A JP 2003504869A JP 2001509074 A JP2001509074 A JP 2001509074A JP 2001509074 A JP2001509074 A JP 2001509074A JP 2003504869 A JP2003504869 A JP 2003504869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- barrier layer
- depositing
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
銅ダマシン配線の製作は、基板または金属層等の、下にある導電層（１０２）上に、酸化物層（３０４）を堆積させるステップを含み、これは次にパターニングされてエッチングされる。次に任意の銅シード層を有するバリア層（３０８）が、パターニングされた酸化物層（３０４）上に堆積される。バリア層（３０８）はパターニングされエッチングされ、バリア材料のいくらかが除去される。バリア層（３０８）上に銅（３１８）をめっきする。ＣＭＰ研磨が行なわれ、銅層（３１８）をバリア層（３０８）のレベルにまでもってくる。研磨が続けられ、さらにバリア層（３０８）と、残りの銅（３１８）があればそのいずれをも、酸化物層（３０４）のレベルにまで研磨する。その結果がディッシングのない銅ダマシン構造である。
Description
【０００１】
この発明は一般に半導体製造工程、具体的には銅ダマシン構造のための平坦化
方法に関する。
方法に関する。
【０００２】
銅は、今日の高密度半導体デバイスにおける配線膜のための選ばれた金属であ
る。銅はアルミニウムおよび金と比較してより低いシート抵抗を示す。しかし、
実用的なドライエッチング技術が利用可能でないため、望まない区域からの銅の
除去は主に化学的機械的平坦化（ＣＭＰ）工程を用いて達成される。典型的なＣ
ＭＰ操作では、スラリーの存在下でウェハを研磨パッドに対して押圧する。制御
された圧力条件、速度条件および温度条件下で、ウェハは研磨パッドと相対的に
動かされる。スラリー内に浮遊する粒子は機械的研磨によってウェハの表面を研
磨し、化学的研磨の１つの形としてスラリー内の化学物質が表面を酸化させてそ
れをエッチングし、表面から材料を除去して所望の平坦化を達成する。
る。銅はアルミニウムおよび金と比較してより低いシート抵抗を示す。しかし、
実用的なドライエッチング技術が利用可能でないため、望まない区域からの銅の
除去は主に化学的機械的平坦化（ＣＭＰ）工程を用いて達成される。典型的なＣ
ＭＰ操作では、スラリーの存在下でウェハを研磨パッドに対して押圧する。制御
された圧力条件、速度条件および温度条件下で、ウェハは研磨パッドと相対的に
動かされる。スラリー内に浮遊する粒子は機械的研磨によってウェハの表面を研
磨し、化学的研磨の１つの形としてスラリー内の化学物質が表面を酸化させてそ
れをエッチングし、表面から材料を除去して所望の平坦化を達成する。
【０００３】
図９から図１６を参照すると、先行技術のＣＭＰ工程が論じられており、半導
体チップの銅配線とそのコンタクトパッドとをどのように形成するのかを示す。
このような構造の例は、図９の集積回路（ＩＣ）デバイス１００で示される。基
板部分１０２上に形成される銅トレース１２０および１４０を有するＩＣ１００
の一部分が示される。銅配線は典型的には第２の金属レベルおよびそれより上の
ところで用いられる。したがって、発明の説明を明瞭にするために、第１の金属
レベルは示されない。トレース１２０の第１の端部１２２はバイア１３０を含み
、それは、下にある基板内で形成されるデバイスの活性領域への電気的接触、ま
たは下にある金属層内で形成されるトレースへの電気的接触を提供する。トレー
ス１２０の他端は、銅パッド１１０、たとえばボンディングパッドまたははんだ
パッドで終端する。
体チップの銅配線とそのコンタクトパッドとをどのように形成するのかを示す。
このような構造の例は、図９の集積回路（ＩＣ）デバイス１００で示される。基
板部分１０２上に形成される銅トレース１２０および１４０を有するＩＣ１００
の一部分が示される。銅配線は典型的には第２の金属レベルおよびそれより上の
ところで用いられる。したがって、発明の説明を明瞭にするために、第１の金属
レベルは示されない。トレース１２０の第１の端部１２２はバイア１３０を含み
、それは、下にある基板内で形成されるデバイスの活性領域への電気的接触、ま
たは下にある金属層内で形成されるトレースへの電気的接触を提供する。トレー
ス１２０の他端は、銅パッド１１０、たとえばボンディングパッドまたははんだ
パッドで終端する。
【０００４】
図１０は、図９の線２−２から見たＩＣ１００の側面図である。この図は、絶
縁層２０６がその上に形成された基板１０２を示す。バイア１３０は、トレース
１２０の第１の端部１２２から下にある構造２０２までの電気的経路を提供する
。図２の場合には、構造２０２は、デバイスの、基板内で形成される活性領域で
あることがわかる。
縁層２０６がその上に形成された基板１０２を示す。バイア１３０は、トレース
１２０の第１の端部１２２から下にある構造２０２までの電気的経路を提供する
。図２の場合には、構造２０２は、デバイスの、基板内で形成される活性領域で
あることがわかる。
【０００５】
図１１から図１６の断面図は、通例どのようにしてトレース１２０およびパッ
ド１１０等の図９および図１０の銅構造が形成されるのかを例示する。図１１か
ら始めると、活性領域２０２を有する基板１０２には、窒化物層４０２と酸化物
層４０４とが設けられる。従来のフォトリソグラフィエッチング技術を用いて、
仮想線で示される酸化物層の一部４０４′と窒化物層の一部４０２′とを除去す
る（図１２）。図１３では、酸化物層４０４と、窒化物層４０２の露出部分との
上に、タンタルまたはタンタル化合物のバリア層４０６を堆積させる。図１４は
、従来の電気めっき法によってバリア層４０６上にめっきされた銅層４０８を示
す。次に、ＣＭＰによって銅層を研磨し、図１５の仮想線で示される銅の一部４
０８′を下にあるバリア層のレベルまで除去する。ＣＭＰ研磨が継続されてバリ
ア層４０６は酸化物層４０４に対して平坦にされ、図１６で示される最終的な製
品が結果として得られる。
ド１１０等の図９および図１０の銅構造が形成されるのかを例示する。図１１か
ら始めると、活性領域２０２を有する基板１０２には、窒化物層４０２と酸化物
層４０４とが設けられる。従来のフォトリソグラフィエッチング技術を用いて、
仮想線で示される酸化物層の一部４０４′と窒化物層の一部４０２′とを除去す
る（図１２）。図１３では、酸化物層４０４と、窒化物層４０２の露出部分との
上に、タンタルまたはタンタル化合物のバリア層４０６を堆積させる。図１４は
、従来の電気めっき法によってバリア層４０６上にめっきされた銅層４０８を示
す。次に、ＣＭＰによって銅層を研磨し、図１５の仮想線で示される銅の一部４
０８′を下にあるバリア層のレベルまで除去する。ＣＭＰ研磨が継続されてバリ
ア層４０６は酸化物層４０４に対して平坦にされ、図１６で示される最終的な製
品が結果として得られる。
【０００６】
現在利用可能なＣＭＰスラリーのすべては、銅に対しすべての公知のバリア金
属に比して高い選択性を有し、それは典型的には１０：１から６：１の範囲にあ
る。したがって、銅の上層を研磨した後（図１５）、タンタルベースのバリア層
４０６と銅層とを続けて研磨することによって、銅がバリアよりもより高いレー
トで除去される結果となる。バリア層のすべてを除去するためのこの過度の研磨
の結果として、銅構造のディッシングアーティファクト４１０が生じる。さらに
、コンタクトパッド１１０等のより広い面積の研磨パッドの曲げのために、ディ
ッシング効果がより顕著になる。
属に比して高い選択性を有し、それは典型的には１０：１から６：１の範囲にあ
る。したがって、銅の上層を研磨した後（図１５）、タンタルベースのバリア層
４０６と銅層とを続けて研磨することによって、銅がバリアよりもより高いレー
トで除去される結果となる。バリア層のすべてを除去するためのこの過度の研磨
の結果として、銅構造のディッシングアーティファクト４１０が生じる。さらに
、コンタクトパッド１１０等のより広い面積の研磨パッドの曲げのために、ディ
ッシング効果がより顕著になる。
【０００７】
ディッシング効果を最小にするための慣例的なアプローチは、２つの別個のス
ラリーシステムを用いることである。第１のスラリーを用いて銅層をバリア層に
まで研磨し、バリアと残りの銅層とをよりゆっくりとしたレートではあるが同じ
レートで研磨する第２のスラリーを用いる。このアプローチは、配線等の狭い銅
構造のディッシングを減じはするが、ディッシングをなくすわけではない。広い
面積のボンディングパッドについては、１０００Åよりも大きいディッシングが
起こる恐れがある。より重要なことには、大部分の研磨システムは、２つの異な
るスラリーシステムがその各々につながれるような２つの別々のプラテンを有さ
ない。二重のプラテンおよびスラリー配置を実際に有するソースシステムでは、
順次研磨の必要性によってスループットが減じられる。このようなシステムは扱
いにくく維持に費用がかかり、使用にも時間がかかり、ボンディングパッド等の
広い面積の構造の場合には依然としてディッシングを適切に避けない。
ラリーシステムを用いることである。第１のスラリーを用いて銅層をバリア層に
まで研磨し、バリアと残りの銅層とをよりゆっくりとしたレートではあるが同じ
レートで研磨する第２のスラリーを用いる。このアプローチは、配線等の狭い銅
構造のディッシングを減じはするが、ディッシングをなくすわけではない。広い
面積のボンディングパッドについては、１０００Åよりも大きいディッシングが
起こる恐れがある。より重要なことには、大部分の研磨システムは、２つの異な
るスラリーシステムがその各々につながれるような２つの別々のプラテンを有さ
ない。二重のプラテンおよびスラリー配置を実際に有するソースシステムでは、
順次研磨の必要性によってスループットが減じられる。このようなシステムは扱
いにくく維持に費用がかかり、使用にも時間がかかり、ボンディングパッド等の
広い面積の構造の場合には依然としてディッシングを適切に避けない。
【０００８】
必要とされるものは、費用対効果の大きい、ディッシングなしの銅ダマシン工
程である。処理装置の複雑性を増大させないディッシングなしの工程を提供する
ことが望まれる。生産スループットを著しく減少しないディッシングなしの工程
が必要とされる。処理装置の維持要件を増大しない工程もまた望まれる。
程である。処理装置の複雑性を増大させないディッシングなしの工程を提供する
ことが望まれる。生産スループットを著しく減少しないディッシングなしの工程
が必要とされる。処理装置の維持要件を増大しない工程もまた望まれる。
【０００９】
この発明に従うと、ディッシングなしの銅ダマシン工程は、集積回路デバイス
の第１の表面上に酸化物層を堆積させるステップを含む。次に、必要に応じて酸
化物層をパターニングしそれをエッチングして、配線パターンを構成するトレン
チのパターンと、下にある第１の表面の導電部分への電気的接触を提供するバイ
アとを形成する。酸化物層内に形成されたトレンチとバイアとを含む酸化物層の
上にバリア層を堆積させる。バリア層には、めっきされる銅の粘性特性を向上さ
せるために銅シード層を設ける必要があるかもしれない。次にバリア層の一部を
除去する。その後バリア層の残りの部分の上に銅を電気めっきする。残ったバリ
ア物質の大部分は、酸化物層のトレンチおよびバイア内に見られる。結果として
、電気めっきプロセスはこの領域に銅の大部分を堆積させ、初期にこの領域で銅
をより高くする。ＣＭＰ研磨が行なわれて銅が平坦化され、銅の上部をバリア層
のレベルにまで除去する。バリア層が酸化物層のレベルにまで平坦化されるまで
研磨は続けられる。
の第１の表面上に酸化物層を堆積させるステップを含む。次に、必要に応じて酸
化物層をパターニングしそれをエッチングして、配線パターンを構成するトレン
チのパターンと、下にある第１の表面の導電部分への電気的接触を提供するバイ
アとを形成する。酸化物層内に形成されたトレンチとバイアとを含む酸化物層の
上にバリア層を堆積させる。バリア層には、めっきされる銅の粘性特性を向上さ
せるために銅シード層を設ける必要があるかもしれない。次にバリア層の一部を
除去する。その後バリア層の残りの部分の上に銅を電気めっきする。残ったバリ
ア物質の大部分は、酸化物層のトレンチおよびバイア内に見られる。結果として
、電気めっきプロセスはこの領域に銅の大部分を堆積させ、初期にこの領域で銅
をより高くする。ＣＭＰ研磨が行なわれて銅が平坦化され、銅の上部をバリア層
のレベルにまで除去する。バリア層が酸化物層のレベルにまで平坦化されるまで
研磨は続けられる。
【００１０】
その結果、ボンディングパッド等の広い面積の構造においてでさえもディッシ
ングアーティファクトが事実上ない高度に平坦化された銅ダマシン構造が得られ
る。銅を電気めっきする前にバリア層は酸化物層の表面の大部分から除去されて
いるため、バリア材料を酸化物層から除去するための過度の研磨はほとんど必要
とされない。
ングアーティファクトが事実上ない高度に平坦化された銅ダマシン構造が得られ
る。銅を電気めっきする前にバリア層は酸化物層の表面の大部分から除去されて
いるため、バリア材料を酸化物層から除去するための過度の研磨はほとんど必要
とされない。
【００１１】
この発明に従って形成される銅ダマシン配線は、上で簡潔に論じられた従来の
処理ステップから図１とともに始まる。この発明の好ましい態様のより完全な議
論を提供するために、より詳細な説明が図１から図８の等角図とともに提供され
るであろう。この発明の利点をより理解するために、等角図はトレース１２０お
よび１４０をわたる図９の線３−３に沿って見たものである。
処理ステップから図１とともに始まる。この発明の好ましい態様のより完全な議
論を提供するために、より詳細な説明が図１から図８の等角図とともに提供され
るであろう。この発明の利点をより理解するために、等角図はトレース１２０お
よび１４０をわたる図９の線３−３に沿って見たものである。
【００１２】
図１は、典型的にはシリコンウェハの上部である基板部分１０２を示し、これ
は、公知の製作方法によって形成される、典型的にはトランジスタである、複数
のデバイスを有すると理解される。銅ダマシン金属配線層の製作における最初の
ステップとして、典型的には２５０Åから５００Åの厚みのシリコン窒化物層３
０２を基板表面上に堆積させる。窒化物層は、これに続く酸化物層３０４の酸化
物エッチングが、下にある基板のシリコン表面に到達することを防ぐバリアとし
て働く。典型的には、酸化物層は５０００Åの厚みである。酸化物層の堆積の前
のプロセスで、バイアに対応させるために窒化物層３０２の一部３０３を除去し
た。
は、公知の製作方法によって形成される、典型的にはトランジスタである、複数
のデバイスを有すると理解される。銅ダマシン金属配線層の製作における最初の
ステップとして、典型的には２５０Åから５００Åの厚みのシリコン窒化物層３
０２を基板表面上に堆積させる。窒化物層は、これに続く酸化物層３０４の酸化
物エッチングが、下にある基板のシリコン表面に到達することを防ぐバリアとし
て働く。典型的には、酸化物層は５０００Åの厚みである。酸化物層の堆積の前
のプロセスで、バイアに対応させるために窒化物層３０２の一部３０３を除去し
た。
【００１３】
次に、図２で例示されるように、従来のフォトリソグラフィ技術を適用し、酸
化物層３０４をパターニングして、下にある基板１０２へのバイアを生成し、配
線を含むトレースを規定する。このことは、フォトレジスト層３０６を堆積させ
るステップと、それをパターンを通して露光するステップと、露光されたレジス
ト３０６ｘを現像ステップで除去するステップとを含む。
化物層３０４をパターニングして、下にある基板１０２へのバイアを生成し、配
線を含むトレースを規定する。このことは、フォトレジスト層３０６を堆積させ
るステップと、それをパターンを通して露光するステップと、露光されたレジス
ト３０６ｘを現像ステップで除去するステップとを含む。
【００１４】
図３では、酸化物エッチングの間、露光された酸化物を除去し、それを窒化物
層３０２で止め、このようにして窒化物層の一部３０５′を露出する。酸化物の
除去によって作られるチャネルは、図９からわかるように、最終的にトレース１
２０および１４０のためのパッドと、バイア１３０とになる。窒化物層を除去し
たところでは、酸化物と基板材料とをともに除去したため、チャネル３０７が基
板部分１０２へと延びる。
層３０２で止め、このようにして窒化物層の一部３０５′を露出する。酸化物の
除去によって作られるチャネルは、図９からわかるように、最終的にトレース１
２０および１４０のためのパッドと、バイア１３０とになる。窒化物層を除去し
たところでは、酸化物と基板材料とをともに除去したため、チャネル３０７が基
板部分１０２へと延びる。
【００１５】
図４で示されるように、次にバリア層３０８の被覆コートが、酸化物層３０４
の残った部分上に、窒化物層３０２の露出部分上に、基板の露出部分３０７へと
堆積される。バリア層３０８は典型的には、ＴａＮまたはＴａＷ等のタンタル化
合物である。加えて、バリア層３０８は銅シード層を含んでもよい。シード層が
提供されるか否かは、その後バリア層上にめっきされる銅の均一性および粘性特
性に依存する。めっきされる銅の粘性が乏しい場合には、約５０から１００Åの
薄いシード層が必要とされるであろう。シード層は、公知の物理蒸着（ＰＶＤ）
法によって堆積され得る。
の残った部分上に、窒化物層３０２の露出部分上に、基板の露出部分３０７へと
堆積される。バリア層３０８は典型的には、ＴａＮまたはＴａＷ等のタンタル化
合物である。加えて、バリア層３０８は銅シード層を含んでもよい。シード層が
提供されるか否かは、その後バリア層上にめっきされる銅の均一性および粘性特
性に依存する。めっきされる銅の粘性が乏しい場合には、約５０から１００Åの
薄いシード層が必要とされるであろう。シード層は、公知の物理蒸着（ＰＶＤ）
法によって堆積され得る。
【００１６】
次に、今度はバリア層３０８上で第２のフォトリソグラフィステップを行なう
。図２に示されるエッチングステップと同様の様態で、バリア層上にフォトレジ
ストを塗布する。次にマスクを通してフォトレジストを露光して除去し、バリア
層の一部を露出する。バリア層の露出部分は、公知のプラズマ異方性エッチング
処理によって除去される。バリア層３０８がタンタルと銅との複合物の場合には
、大量の銅膜をエッチングする時の副生成物の低い蒸気圧のために、異方性エッ
チングでは問題があるだろう。しかし、バリア層の銅部分は薄い銅シード層でし
かないため、プラズマ雰囲気内での不活性ガスの物理的ボンバードメントを用い
てそれを簡単に除去することができる。バリア層の露出部分の除去に続いて、残
りのフォトレジストを除去する。その結果は図５で示され、バリア層３０８の多
くが除去されて酸化物層３０４の表面の一部３０４′が露出していることがわか
る。
。図２に示されるエッチングステップと同様の様態で、バリア層上にフォトレジ
ストを塗布する。次にマスクを通してフォトレジストを露光して除去し、バリア
層の一部を露出する。バリア層の露出部分は、公知のプラズマ異方性エッチング
処理によって除去される。バリア層３０８がタンタルと銅との複合物の場合には
、大量の銅膜をエッチングする時の副生成物の低い蒸気圧のために、異方性エッ
チングでは問題があるだろう。しかし、バリア層の銅部分は薄い銅シード層でし
かないため、プラズマ雰囲気内での不活性ガスの物理的ボンバードメントを用い
てそれを簡単に除去することができる。バリア層の露出部分の除去に続いて、残
りのフォトレジストを除去する。その結果は図５で示され、バリア層３０８の多
くが除去されて酸化物層３０４の表面の一部３０４′が露出していることがわか
る。
【００１７】
次に図６で示されるように、バリア層の残りの部分上に銅層３１８を選択的に
堆積させる。公知の電気めっき処理法によってこれを達成する。最後にＣＭＰ研
磨ステップが行なわれ、図７に示されるように、銅層３１８をバリア層３０８の
レベルにまで除去する。バリア層３０８、３０９の小さなストリップのみが酸化
物層の上に残る。したがって、引き続いて行なわれる研磨によって、これらのス
トリップは容易に除去され、同様に銅部分３１８は酸化物層のレベルにまで平坦
化される。図８に示される最終的な製品は平坦化された銅構造を示し、より重要
なことにはこれにはディッシングアーティファクトがない。
堆積させる。公知の電気めっき処理法によってこれを達成する。最後にＣＭＰ研
磨ステップが行なわれ、図７に示されるように、銅層３１８をバリア層３０８の
レベルにまで除去する。バリア層３０８、３０９の小さなストリップのみが酸化
物層の上に残る。したがって、引き続いて行なわれる研磨によって、これらのス
トリップは容易に除去され、同様に銅部分３１８は酸化物層のレベルにまで平坦
化される。図８に示される最終的な製品は平坦化された銅構造を示し、より重要
なことにはこれにはディッシングアーティファクトがない。
【００１８】
この発明の２つの鍵となる局面が注目される。第１に、酸化物層の上面から実
質的にすべてのバリア層３０８を除去することが挙げられる。図５を図８と比較
する。これは、バリア材料が除去された比較的広い面積の露出酸化物面３０４′
で例示される。これを行うことの利点は図７で示され、ここでは銅層３１８のＣ
ＭＰ研磨が最終的にバリア層３０８のレベルに到達する。研磨すべきバリア材料
はずっと少ないため、銅とバリア材料とはともにその後ほぼ同じレートで酸化物
レベルにまで研磨されるであろう。先行技術での場合のように過度の研磨の必要
はない。銅構造が比較的より小さな面積を占めることを念頭において、たとえば
除去された銅４０８′によって広い面積のバリア層４０６が露出される図１５を
考察する。面積が広いので、銅材料４０８よりもかなりの多くの研磨を必要とす
るより多くのバリア材料が存在する。結果として、バリア材料４０６′が十分に
除去されるまでに、図１６で例示されるようなディッシング４１０が銅において
起こるであろう。
質的にすべてのバリア層３０８を除去することが挙げられる。図５を図８と比較
する。これは、バリア材料が除去された比較的広い面積の露出酸化物面３０４′
で例示される。これを行うことの利点は図７で示され、ここでは銅層３１８のＣ
ＭＰ研磨が最終的にバリア層３０８のレベルに到達する。研磨すべきバリア材料
はずっと少ないため、銅とバリア材料とはともにその後ほぼ同じレートで酸化物
レベルにまで研磨されるであろう。先行技術での場合のように過度の研磨の必要
はない。銅構造が比較的より小さな面積を占めることを念頭において、たとえば
除去された銅４０８′によって広い面積のバリア層４０６が露出される図１５を
考察する。面積が広いので、銅材料４０８よりもかなりの多くの研磨を必要とす
るより多くのバリア材料が存在する。結果として、バリア材料４０６′が十分に
除去されるまでに、図１６で例示されるようなディッシング４１０が銅において
起こるであろう。
【００１９】
この発明の第２の鍵となる局面は、酸化物層の上面からすべてのバリア材料を
除去するわけではないことである。図５を再び参照すると、バリア材料３０９の
いくらかが残されている。バリア材料のこれらの相互接続トレース３０９は、バ
リア層３０８のすべての残りのエッチングされていない部分が相互接続されるこ
とを保証する。このことは、次に続く銅の電気めっきのための、層全体を通した
電気的導電性を保証する。したがって、バリア層をエッチングするために用いら
れるパターンは：（１）酸化物層をエッチングするのに用いられたパターン（図
２）に一致しなければならない、（２）層を通しての電気的導電性を保証するの
に必要な相互接続トレース３０９を含まなければならない。これを行うための１
つの方法は、酸化物層３０４をエッチングするために用いられるパターンと、隣
接する金属層、つまり前の金属レベルまたは次の金属レベルの金属マスクパター
ンとからなる複合パターンを形成することである。交互の金属レベルは金属レベ
ルの間の静電容量を最小にするために通常は直交しているため、このような複合
物は大部分の場合においてうまくいくはずである。ウェハ中を通って接続される
レジスト被覆を有することが望ましい。代替的には、酸化物層３０４をエッチン
グするのに用いられるパターンに特徴を加えて、バリア層の残りの部分にわたる
電気的導電性を保証するバリア層３０８をエッチングするためのマスクを生成す
ることができる。
除去するわけではないことである。図５を再び参照すると、バリア材料３０９の
いくらかが残されている。バリア材料のこれらの相互接続トレース３０９は、バ
リア層３０８のすべての残りのエッチングされていない部分が相互接続されるこ
とを保証する。このことは、次に続く銅の電気めっきのための、層全体を通した
電気的導電性を保証する。したがって、バリア層をエッチングするために用いら
れるパターンは：（１）酸化物層をエッチングするのに用いられたパターン（図
２）に一致しなければならない、（２）層を通しての電気的導電性を保証するの
に必要な相互接続トレース３０９を含まなければならない。これを行うための１
つの方法は、酸化物層３０４をエッチングするために用いられるパターンと、隣
接する金属層、つまり前の金属レベルまたは次の金属レベルの金属マスクパター
ンとからなる複合パターンを形成することである。交互の金属レベルは金属レベ
ルの間の静電容量を最小にするために通常は直交しているため、このような複合
物は大部分の場合においてうまくいくはずである。ウェハ中を通って接続される
レジスト被覆を有することが望ましい。代替的には、酸化物層３０４をエッチン
グするのに用いられるパターンに特徴を加えて、バリア層の残りの部分にわたる
電気的導電性を保証するバリア層３０８をエッチングするためのマスクを生成す
ることができる。
【００２０】
したがって、銅をめっきする前にバリア物質のいくらかを除去することによっ
て、過度の研磨が最小になり、したがってＣＭＰの処理時間が減る。加えて、銅
の選択的めっきのために銅の消費がより少なくなり、さらに重要なことには、銅
電気めっき時間が減ることによってより速いスループットが実現される。この発
明はバリア層３０８の一部を除去するための追加のフォトおよびエッチングステ
ップを必要とするが、より速い銅の堆積、より速いＣＭＰ研磨を通して時間が節
約され、最終的にディッシングのない銅ダマシン構造が得られる。
て、過度の研磨が最小になり、したがってＣＭＰの処理時間が減る。加えて、銅
の選択的めっきのために銅の消費がより少なくなり、さらに重要なことには、銅
電気めっき時間が減ることによってより速いスループットが実現される。この発
明はバリア層３０８の一部を除去するための追加のフォトおよびエッチングステ
ップを必要とするが、より速い銅の堆積、より速いＣＭＰ研磨を通して時間が節
約され、最終的にディッシングのない銅ダマシン構造が得られる。
【図１】 この発明に従った処理の間の集積回路の等角図である。
【図２】 この発明に従った処理の間の集積回路の等角図である。
【図３】 この発明に従った処理の間の集積回路の等角図である。
【図４】 この発明に従った処理の間の集積回路の等角図である。
【図５】 この発明に従った処理の間の集積回路の等角図である。
【図６】 この発明に従った処理の間の集積回路の等角図である。
【図７】 この発明に従った処理の間の集積回路の等角図である。
【図８】 この発明に従った処理の間の集積回路の等角図である。
【図９】 典型的な先行技術の集積回路デバイスの斜視図である。
【図１０】 図９の線２−２に沿って見た断面図である。
【図１１】 銅構造のための典型的な先行技術の製作プロセスである。
【図１２】 銅構造のための典型的な先行技術の製作プロセスである。
【図１３】 銅構造のための典型的な先行技術の製作プロセスである。
【図１４】 銅構造のための典型的な先行技術の製作プロセスである。
【図１５】 銅構造のための典型的な先行技術の製作プロセスである。
【図１６】 銅構造のための典型的な先行技術の製作プロセスである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年８月１６日（２００１．８．１６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
ディッシング効果を最小にするための慣例的なアプローチは、２つの別々のス
ラリーシステムを用いることである。第１のスラリーを用いて銅層をバリア層に
まで研磨し、バリアと残りの銅層とをよりゆっくりとしたレートではあるが同じ
レートで研磨する第２のスラリーを用いる。このアプローチは、配線等の狭い銅
構造のディッシングを減じはするが、ディッシングをなくすわけではない。広い
区域のボンディングパッドについては、１０００Åよりも大きいディッシングが
起こる恐れがある。より重要なことには、大部分の研磨システムは、２つの異な
るスラリーシステムがその各々につながれるような２つの別々のプラテンを有さ
ない。二重のプラテンおよびスラリー配置を実際に有するソースシステムでは、
順次に研磨をする必要性によってスループットが減じられる。このようなシステ
ムは扱いにくく維持に費用がかかりさらには使用にも時間がかかり、ボンディン
グパッド等の広い区域の構造の場合には依然としてディッシングを適切に避けな
い。 以下の特許で、配線形成プロセスおよび配線形成構造が記載される。チャブク
ラボーティ他（Chavkravorty et al.）への米国特許第５，４３６，５０４号は
、タンタル層／タンタル酸化物層を有する配線構造を記載し、ＦＲ−Ａ−２ ７
７３ ２６２は、集積回路内で導電部材を形成するための構造と方法とを記載し
ている。
ラリーシステムを用いることである。第１のスラリーを用いて銅層をバリア層に
まで研磨し、バリアと残りの銅層とをよりゆっくりとしたレートではあるが同じ
レートで研磨する第２のスラリーを用いる。このアプローチは、配線等の狭い銅
構造のディッシングを減じはするが、ディッシングをなくすわけではない。広い
区域のボンディングパッドについては、１０００Åよりも大きいディッシングが
起こる恐れがある。より重要なことには、大部分の研磨システムは、２つの異な
るスラリーシステムがその各々につながれるような２つの別々のプラテンを有さ
ない。二重のプラテンおよびスラリー配置を実際に有するソースシステムでは、
順次に研磨をする必要性によってスループットが減じられる。このようなシステ
ムは扱いにくく維持に費用がかかりさらには使用にも時間がかかり、ボンディン
グパッド等の広い区域の構造の場合には依然としてディッシングを適切に避けな
い。 以下の特許で、配線形成プロセスおよび配線形成構造が記載される。チャブク
ラボーティ他（Chavkravorty et al.）への米国特許第５，４３６，５０４号は
、タンタル層／タンタル酸化物層を有する配線構造を記載し、ＦＲ−Ａ−２ ７
７３ ２６２は、集積回路内で導電部材を形成するための構造と方法とを記載し
ている。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ハスケル，ジェーコブ・ディ
アメリカ合衆国、94301 カリフォルニア
州、パロ・アルト、フォレスト・アベニ
ュ、1301
(72)発明者 フレーザー，ゲリー・エイ
アメリカ合衆国、80915 コロラド州、コ
ロラド・スプリングス、ザイガー・プレイ
ス、1514
(72)発明者 メリット，ジェイムズ・ディ
アメリカ合衆国、80906 コロラド州、コ
ロラド・スプリングス、シャイアン・ブー
ルバード、934
Ｆターム(参考） 5F033 HH11 HH21 HH22 HH32 JJ11
JJ21 JJ22 JJ32 KK01 MM01
MM02 MM12 MM13 NN06 NN07
PP14 PP27 QQ08 QQ09 QQ12
QQ16 QQ25 QQ37 QQ48 RR04
RR06 TT02 XX01
Claims (17)
- 【請求項１】 第１の材料層を有する半導体デバイスにおいて、銅構造を形
成するための方法であって、 前記第１の材料層の第１の表面上にバリア層を堆積させるステップと、 前記バリア層の一部を除去し、前記第１の表面の一部を露出するステップと、 前記バリア層の残りの部分上に銅層を堆積させるステップとを含み、前記銅の
大部分は前記バリア層の前記残りの部分上に形成され、 前記方法はさらに、前記銅層と、前記バリア層の部分とを前記第１の表面のレ
ベルにまで平坦化するステップを含む、方法。 - 【請求項２】 前記第１の表面を通って、および前記第１の材料層へと、チ
ャネルおよびバイアをエッチングするステップをさらに含み、 バリア層を堆積させる前記ステップは、前記チャネルおよびバイアの壁と底面
とに前記バリア層を堆積させるステップを含み、 前記バリア層の一部を除去する前記ステップは、前記バイアの底面から前記バ
リア層を除去するステップを含む、請求項１に記載の方法。 - 【請求項３】 前記バリア層は銅シード層を含む、請求項１に記載の方法。
- 【請求項４】 前記バリア層の前記残りの部分は相互に電気的に接触する、
請求項１に記載の方法。 - 【請求項５】 銅層を堆積させる前記ステップは、前記バリア層の前記残り
の部分上に銅を電気めっきするステップである、請求項４に記載の方法。 - 【請求項６】 前記平坦化ステップはＣＭＰ研磨ステップである、請求項１
に記載の方法。 - 【請求項７】 前記ＣＭＰ研磨ステップは、単一の種類のスラリーを用いて
行なわれる、請求項６に記載の方法。 - 【請求項８】 導電層を有する半導体デバイスにおいて、銅ダマシン構造を
形成するための方法であって、 前記導電層上に酸化物層を堆積させるステップと、 前記酸化物層の一部をエッチバックして前記導電層の一部を露出するステップ
とを含み、このことは、前記酸化物層上に第１のフォトレジスト層を堆積させる
ステップと、前記第１のフォトレジスト層を第１のパターニングされたマスクで
露光するステップとを含み、 前記方法はさらに、前記酸化物層の残りの部分上と、前記導電層の露出部分上
とにバリア層を堆積させるステップと、 前記バリア層の一部をバックエッチして前記酸化物層の一部を露出するステッ
プとを含み、このことは、前記バリア層上に第２のフォトレジスト層を堆積させ
るステップと、前記第２のフォトレジスト層を第２のパターニングされたマスク
で露出するステップとを含み、 前記方法はさらに、前記バリア層の残りの部分上に銅層を堆積させるステップ
と、 前記銅層と前記バリア層との部分を前記酸化層のレベルにまで除去するステッ
プとを含む、方法。 - 【請求項９】 酸化物層を堆積させる前記ステップは、はじめに酸化バリア
層を堆積させるステップを含み、前記酸化物層の一部をバックエッチする前記ス
テップは、前記酸化バリア層の一部をバックエッチするステップを含む、請求項
８に記載の方法。 - 【請求項１０】 前記酸化バリア層は窒化物層である、請求項９に記載の方
法。 - 【請求項１１】 前記銅層の部分を除去する前記方法は、前記銅層のＣＭＰ
研磨を含む、請求項８に記載の方法。 - 【請求項１２】 前記銅層と前記バリア層との部分を除去する前記ステップ
は、単一のスラリーを用いて行なわれる、請求項１１に記載の方法。 - 【請求項１３】 前記バリア層の後部をエッチングする前記ステップは、前
記バリア層の前記残りの部分を通して電気的導電性を維持するステップを含む、
請求項８に記載の方法。 - 【請求項１４】 銅層を堆積させる前記ステップは、前記バリア層の前記残
りの部分上に銅を電気めっきするステップである、請求項１３に記載の方法。 - 【請求項１５】 バリア層を堆積させる前記ステップは、銅シード層を形成
するステップを含む、請求項８に記載の方法。 - 【請求項１６】 バリア層を堆積させる前記ステップは、Ｔａ、ＴａＮ、お
よびＴａＷを含む群から選択される物質の層を形成するステップを含む、請求項
８に記載の方法。 - 【請求項１７】 バリア層を堆積させる前記ステップはさらに、銅シード層
を堆積させるステップを含む、請求項１６に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/352,545 US20010051431A1 (en) | 1999-07-12 | 1999-07-12 | Fabrication process for dishing-free cu damascene structures |
| US09/352,545 | 1999-07-12 | ||
| PCT/US2000/040365 WO2001004941A1 (en) | 1999-07-12 | 2000-07-11 | Fabrication process for dishing-free cu damascene structures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003504869A true JP2003504869A (ja) | 2003-02-04 |
Family
ID=23385575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001509074A Withdrawn JP2003504869A (ja) | 1999-07-12 | 2000-07-11 | ディッシングなしのｃｕダマシン構造のための製作工程 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20010051431A1 (ja) |
| EP (1) | EP1196946A1 (ja) |
| JP (1) | JP2003504869A (ja) |
| KR (1) | KR20020010937A (ja) |
| CN (1) | CN1373901A (ja) |
| CA (1) | CA2373710A1 (ja) |
| NO (1) | NO20020072L (ja) |
| TW (1) | TW457571B (ja) |
| WO (1) | WO2001004941A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521537B1 (en) * | 2000-10-31 | 2003-02-18 | Speedfam-Ipec Corporation | Modification to fill layers for inlaying semiconductor patterns |
| US7748440B2 (en) * | 2004-06-01 | 2010-07-06 | International Business Machines Corporation | Patterned structure for a thermal interface |
| US7951414B2 (en) * | 2008-03-20 | 2011-05-31 | Micron Technology, Inc. | Methods of forming electrically conductive structures |
| TW202231156A (zh) * | 2021-01-15 | 2022-08-01 | 美商伊路米納有限公司 | 實現感測器頂側打線接合 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5055425A (en) * | 1989-06-01 | 1991-10-08 | Hewlett-Packard Company | Stacked solid via formation in integrated circuit systems |
| US5098860A (en) * | 1990-05-07 | 1992-03-24 | The Boeing Company | Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers |
| FR2773262B1 (fr) * | 1997-12-30 | 2000-03-10 | Sgs Thomson Microelectronics | Procede de formation d'elements conducteurs dans un circuit integre |
| US6140234A (en) * | 1998-01-20 | 2000-10-31 | International Business Machines Corporation | Method to selectively fill recesses with conductive metal |
| US6071814A (en) * | 1998-09-28 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Selective electroplating of copper for damascene process |
-
1999
- 1999-07-12 US US09/352,545 patent/US20010051431A1/en not_active Abandoned
-
2000
- 2000-07-07 TW TW089113500A patent/TW457571B/zh not_active IP Right Cessation
- 2000-07-11 CA CA002373710A patent/CA2373710A1/en not_active Abandoned
- 2000-07-11 CN CN00810104.3A patent/CN1373901A/zh active Pending
- 2000-07-11 JP JP2001509074A patent/JP2003504869A/ja not_active Withdrawn
- 2000-07-11 WO PCT/US2000/040365 patent/WO2001004941A1/en not_active Application Discontinuation
- 2000-07-11 EP EP00958012A patent/EP1196946A1/en not_active Withdrawn
- 2000-07-11 KR KR1020027000464A patent/KR20020010937A/ko not_active Application Discontinuation
-
2002
- 2002-01-08 NO NO20020072A patent/NO20020072L/no unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001004941B1 (en) | 2001-06-28 |
| EP1196946A1 (en) | 2002-04-17 |
| WO2001004941A1 (en) | 2001-01-18 |
| KR20020010937A (ko) | 2002-02-06 |
| TW457571B (en) | 2001-10-01 |
| CN1373901A (zh) | 2002-10-09 |
| CA2373710A1 (en) | 2001-01-18 |
| NO20020072D0 (no) | 2002-01-08 |
| NO20020072L (no) | 2002-01-08 |
| US20010051431A1 (en) | 2001-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121348B2 (ja) | 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化 | |
| US5854140A (en) | Method of making an aluminum contact | |
| US6627539B1 (en) | Method of forming dual-damascene interconnect structures employing low-k dielectric materials | |
| US6258711B1 (en) | Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers | |
| US6121150A (en) | Sputter-resistant hardmask for damascene trench/via formation | |
| JP2000106396A (ja) | 半導体装置の製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| US6071814A (en) | Selective electroplating of copper for damascene process | |
| US6403466B1 (en) | Post-CMP-Cu deposition and CMP to eliminate surface voids | |
| US6867139B2 (en) | Method of manufacturing semiconductor device | |
| US6174813B1 (en) | Dual damascene manufacturing process | |
| JP3880929B2 (ja) | 半導体ウェハに位置合わせ用マーキングを施す方法 | |
| JP2003504869A (ja) | ディッシングなしのｃｕダマシン構造のための製作工程 | |
| US6670272B2 (en) | Method for reducing dishing in chemical mechanical polishing | |
| JP2003234414A (ja) | 誘導マイクロコンポーネントを組み込んだ電子コンポーネントの製造方法 | |
| US6699785B2 (en) | Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects | |
| KR100834283B1 (ko) | 금속 배선 형성 방법 | |
| JP2003520449A (ja) | ダマスク構造体とダマスク構造体を形成する方法 | |
| US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads | |
| JP2000357675A (ja) | ディッシング及びエロージョンを低減させるための銅ｃｍｐ方法 | |
| EP1350266B1 (en) | Conductor chemical-mechanical polishing in integrated circuit interconnects | |
| US6455413B1 (en) | Pre-fill CMP and electroplating method for integrated circuits | |
| US6426297B1 (en) | Differential pressure chemical-mechanical polishing in integrated circuit interconnects | |
| JP2001257188A (ja) | 半導体集積回路装置の製造方法 | |
| US6462409B1 (en) | Semiconductor wafer polishing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |