TW457565B - Method for transferring a thin layer comprising a step of excess fragilization - Google Patents

Method for transferring a thin layer comprising a step of excess fragilization Download PDF

Info

Publication number
TW457565B
TW457565B TW089115613A TW89115613A TW457565B TW 457565 B TW457565 B TW 457565B TW 089115613 A TW089115613 A TW 089115613A TW 89115613 A TW89115613 A TW 89115613A TW 457565 B TW457565 B TW 457565B
Authority
TW
Taiwan
Prior art keywords
substrate
thin layer
source
separation
thickness
Prior art date
Application number
TW089115613A
Other languages
English (en)
Inventor
Chrystelle Lagahe
Alain Soubie
Michel Bruel
Bernard Aspar
Original Assignee
Commissariat Energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique filed Critical Commissariat Energie Atomique
Application granted granted Critical
Publication of TW457565B publication Critical patent/TW457565B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

η D 7 5 6 5 a; B: 五、發明說明(1 ) - 發明之拮術頜域 <請先閱讀背面之江意事項再填寫本頁) 本發明係有關基材之薄層(即基材源)藉由一稱之為標 的支撐物的支撐物轉移之方法。 特別是,本發明發現在微電子學、微力學、積體光學 以及積體電學領域中的應用。 本發明允許,例如,結構之了解,其中因物理性質而 被選之材料所製成的薄層係在一支撐物上被去掉以形成一 數層之堆積。因此,吾人欲結合該薄層以及該支撐物之材 料的優點。特別是’一層的轉移允許在一相同的結構中剛 接觸時不相容的部分(諸如在熱膨脹係數上顯著之不同)之 結合β 發明之拮術領域 下文係參照數件文件,該等文件之參考資料係完整地 被詳細記載於本案發明說明書之末β 一般而言’在該等為薄層之形成所進行的方法中,特 別是’吾人欲引用一分隔的方法,該方法係在"精密-切割 "的名稱下所熟知且被描述於文件(1)中。 經濟部智慧財產局員工消费合作社印製 該”精密切割"的方法主要係基於在一基材中中性或離 子性形成之下氩或其他氣體之植入使得在該基材中一分隔 跪弱化區之形成β 在一基材平坦的情形下,該分隔區以多少平行於其之 表面的方式拉長且被置於該基材内至由植入能所固定的深 度。因此’該分隔區決定在該基材中之一表面薄層,該表 面薄層係呈厚度從分隔區直至該基材之表面塗撲。 -4- 本紙張尺度適用中國國家標準(CNS>A4規格(210 * 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 __B7 五、發明說明(2 ) 第二個步驟包括以該薄層係為該標的支撐物所支撐的 方式使基材源與一標的支撐物黏合》該薄層於該標的支搶 物上之固定可藉由膠及/或藉由一接觸薄層的中間物所發 生。該固定亦可藉由於該基材表面與該標的支撐物表面之 分子的直接黏合所發生。 然而,在後者的情形中,需要吾人欲黏合之面表現某 些與一好的平面度及一低粗糙處相同的性質。 本方法之最後一個步驟存在於該基材根據該分隔區為 分離該薄層之裂缝。然後,此維持該標的支撐物之固化。 在文件(1)所述方法的情況中,基材之裂縫(或分隔係 藉由能量於熱處理的形式下的供應所引起。 植入的條件界定該分隔且支配該薄層與該基材之分 離。 現在,儘管該植入有助於分離,但在該植入之後,吾 人觀察到該分隔的極度弱化造成該薄層表面的形變》該等 形變在泡狀物的形成下顯現且對薄層於標的支撐物上之固 定構成一干援。 此極度弱化可依賴一呈強劑量的離子植入或與一回火 有關之呈更弱劑量的離子植入。然後,該極度弱化可推測 在表面上更易出現的泡狀物 因為該被弱化的區係靠近該 表面β 在某些應用中,吾人欲獲得自承之薄層,也就是說, 基材源可被分離而先前未被固定在一支撐物上。 然後,這些薄層可於不同的標的支撐物上被轉移且, -5. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) I — — — — — — — — — — —— - — —thill » — — — — — — 1« (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 Α7 Β7 五、發明說明(3 ) - 特別是’於具在薄層的分離前不被黏合的基材源、(例如, 為熱膨脹係數不相容的緣故)之支撐物上β 在此標的中,吾人欲參照提供一衍生自文件之方 法的文件(2)。 文件(2)提供一種允許獲得原始基材與所自承之薄層 的分離之方法9有關於此,所植入之氣體種類需要達— 足夠的深度且/或為獲得與該不具有泡狀物之被植入區在 同一水平面上分離,在植入的步驟之後,吾人需要放置一 允許硬化該結構的材料層於一足夠的深度β 一薄層藉由一基材的分離之形成的技術之描述可藉由 提出經由弩曲、牵引以及/或剪力的機械力之使用完全基 材之裂縫(分離)的熱處理之文件(3)所齊備。 描述相等於一以文件(1)的基礎為主之方法的文件(4) 顯示根據從植入到裂縫之被置入該基材源的所有熱處理之 熱預算,熱預算係為引起該基材源之裂縫而被實施》 藉由熱預算,吾人預定數個熱處理/熱處理溫度的持 續期間。 在數種應用中,需要將一基材源之薄層與一呈現熱膨 脹係數不同該基材源之標的支撐物組合在一起。 在此等應用中,一般係特別針對於在基材源與標的支 撐物組合後所獲得之結構受到一具有一足以保證該薄層與 該基材源之分離的熱預算之熱處理。 而,對此問題的一解決之道係在於藉由進行被植入種 類之過量的植入條件之修飾。事實上,此過量允許分離的 -6- 本紙張尺度適用中囷國家標準<CNS)A4規格(210 X 297公* ) -------------裝 * t I n It It n t— n I 線 *- i請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A: B: 五、發明說明(4 ) - 裂縫之熱預算的降低。 例如,當該基材源為一聚矽氧板時,所植入之代替 6.1016/cm2而為1.10n/cm2之氩離子的劑量允許歷經一從 400°C降至28(TC的數小時熱處理之持續期間。 然而,在由植入之[仔細]計董分配所組成之解決之道 因為可存在於該基材舆該支撐物之間的膨脹係數之不同, 而非總是令人滿意《事實上,在分離中所需之熱預算可引 起該基材與該支撐物之脫去且/或該基材與/或該支撐物在 想積上的破碎。 另一個為避免介於薄層及標的支撐物間在特定之膨服 的作用下脫去的解決之道係在於基材源在裂縫(分離)的步 驟之前變薄。 然而,藉由文件(5)所提供的解決方法呈現出變薄化 之額外操作以及重要材料之消耗的不便處。 用以分離基材源與薄層之機械力的實施,如在上述文 件(3)中引起的,亦允許裂縫之熱預算的降低,特別是在 呈現不同的熱膨脹係數之材料相接觸的情形下。然而,在 基材源與/或標的支撐物上的機械性作用之運用下非總是 可行,特別是當所實施的材料為脆弱時或當經由離子植入 之分離區不夠弱化時。 最後,如上所述之薄層的分離及轉移之技術包含某種 程度的限制及妥協。特別是,此等限制係藉由為了構成基 材源、薄層及標的支撐物所使用之材料的種類而被迫者。 發明之概要說明 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) n f— I I a— fel· I fe— ϋ n n 1 tt I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^^7565 —
Ai ----- B7 五、發明說明(5 ) 本發明係在於提供一種薄層之轉移方法,而不表示以 下所指方法之困難與限制處》 特別是’本發明之一目的係建議實施此熱預算之方法 以減少所見之無用來獲得該薄層之分離的裂縫。. 本發明之另一個目的係提供適用於在一標的支撐物上 之薄層的轉移’其中該薄層及該標的支撐物之材料呈現出 不同的熱膨脹係數β 再者’本發明之另一個目的係提供—種轉移的方法, 其中基材源表面的最佳狀態(無泡狀物)可被保護以便允許 與標的支撐物之具或不具黏合劑(膠)的良好附著且同時允 許具有十分脆弱化的分離區。 最後’本發明之一目的為提供在轉移之後允許獲得在 標的支撐物上之薄層的轉移方法,該標的支撐物呈現出具 些微粗糙不平的自由表面。 為達到此等目的,本發明具有更確切地針對將基材源 之薄層向標的支撐物轉移之方法的標的,該方法包括之步 麻如下: a) 在基材源中之離子或氣體種類植入以便在該基材源 中形成一區,即所謂之分離,該區在基材泺中為上述的薄 層劃定界限, b) 在該標的支撐物上之基材源的轉移以及該薄層與該 標的支撐物的固化作用, c) 根據分離區之該薄層與該基材源之分離。 根據本發明,本方法包含先行之步驟b), -8- 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297公》〉 --I----------裝----l· — — — 訂!!線 •'· <請先閱ΐί背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印*1衣 A7 __B:__ 五、發明說明(6 ) -在該分隔區與該基材表面間之材料薄膜的厚度之形 成,使得此厚度係位於一該被自承之薄膜的厚度之限度的 上部或與其相等或相鄰。 -藉由在該基材源上之熱處理及/或機械作用操作所引 起的分隔區之弱化作用。 根據本發明之實施的第一具體實施例,薄膜厚度之形 成的步驟係在於為獲得該分隔區至前述的厚度之植入的步 驟a)之進行,該薄膜係藉由該薄層所構成。 根據本發明之實施的第二具醴實施例,一薄膜之厚度 的形成步驟係在於進行在該薄層上所謂的增稠劑層之形成 的步驟,然後薄層及厚度層形成該薄膜。 薄膜之厚度限制為允許結構之硬化以獲得達到表面無 泡狀物顯出之分隔區的標準之薄膜的分離《此即厚度限 制,該厚度限制允許所自承薄膜之獲得。特別是,該厚度 根據材料的機械性質,但亦根據步驟c)之分離條件諸如, 例如熱處理溫度的上升· 根據一較佳的具艘實施例,在步驟b)之前,本發明進 行相等於包含微電子學及/或微力學及/或光電學之實施。 在步驟C)中所進行之具有基材源之薄層的分離可在熱 處理的作用下、機械作用下或該等作用之合併下發生。 現在’因過度弱化作用之步驟,特別是,熱預算及/ 或在步驟C)中為分隔之裂縫實施的機械作用可被降低β此 具有不引起介於該薄層與該標的支撐物間之附著的破壞之 優點,在熱膨脹係數不同之相接觸的材料之情形中亦同。 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公笼) --— — — — — — — — — — — - I I I l· I I I t I I I I [ 1 - I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 ,457565 A; 事 — B7 五、發明說明(7 ) , 本發明之另一個優點為移除或減少作用在相接觸之部 分上的機械作用力且因此避免該等部分之損壞β因此促進 分離。 注意,過度弱化步驟並不受限於在該步驟係在標的支 樓物上基材源之轉移(步驟b)之前被作用的測量處之特定 膨脹作用的限制之作用》 根據本發明之一優點,該過度弱化包含一與一高於或 等於允許分離之全部熱預算的50%,且較佳的高於60%, 之熱預算實施的熱處理* 在此所考量之全部熱預算不僅是在本發明之方法的嚴 謹範疇内所操作的熱處理,而是亦包括可能之熱處理的實 施,例如用於組分之完成或用於介於步驟a)與b)之間的該 薄層材料上的沈積》 同之前所引起的記憶,步驟c)以及過度弱化作用之步 称可進行一機械力之使用。 此等機械力包括,例如,在一機械壓力及/或一機械 牵引的形式下之力及/或一氣體壓力之形式下之力的使 用· 亦可被選擇之分離的熱處理係足以用於引起在步驟c) 中之該薄層(1 8)之分離,例如基材源以及標的支撐物之間 陈或僅經由此熱處理之一完全分離。 植入步驟a)允許在該基材源内位於該分隔區内之空腔 的形成。 該等空腔(或微型空腔或小板或微泡)可以不同的形式 •10· 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公龙) — — — — — —--- I I I I * I I I I I I « — — — — — —I — {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(8 ) - 呈現出。具僅一些内部原子距離的厚度之該等空腔可為園 的及/或平的。再者,該等空腔可包含一游離氣相及/或固 定在形成空腔壁之材料的原子上之來自離子植入之氣體原 子或包含少數氣體或同樣的不包含氣體。 藉由該支撐物源之择然的熱處理且特別是一過度弱化 作用之熱處理的過程係在於空腔之全部或部分的聚結。該 聚結因此引起在分隔區内之基材的過度弱化作用。 在該支撐物與該裂縫之分離後,此外此現象可獲得一 具些微粗糙之薄層自由面。 增稠劑層,例如由Si、Si02、Si3N4*SiC所製成的, 覆蓋全部或部分之該薄層。為獲得一薄膜厚度之該增稠劑 層之厚度係,例如在對增稠劑Si02之從3至10# m之推進 範圍,被選擇® 特別是,本發明涉及同增稠劑層一樣被使用之層,該 層使用相同於在該薄層的表面上之全部或部分微電子學及 /或微力學及/或光電學之成分的完成。 本發明亦有關一種轉移一基材源之一薄層之方法,該 方法包括之步驟如下: a) 在該基材源中,離子或氣«種類之植入,該植入為 以在該基材源中形成一區,所謂分隔,的方式,該區為在 該基材源中之上述薄層劃定界限, b) 該薄層與該基材源(10)根據該分隔區之分離, 此外,根據本發明,該方法在步驟b)之前包含: •在該分隔區與該基材表面間之材料薄膜的厚度之形 •11· 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) — — — — — ! — — — — — — -nil·——— « — — — — — — II (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^57565 A7 _ B7 五、發明說明(9 ) - 成’使得此厚度係位於一該被自承之薄膜的厚度之限度的 上部或與其相等或相鄰,以及 •藉由在該基材源上之熱處理及/或機械作用操作所引 起的分隔區之弱化作用。 本發明之許可獲得過度弱化作用係十分重要,因欲達 80至90%之分離完全視一增稠劑的存在而定。此增稠劑係 被沈積於表面以具用以增進弱化作用之目的。 本發明之其他特徵及優點將在以下的陳述中以及所附 ffl式表示出來。此陳述係僅被作為敘述且不限於此。 圈式之簡要說明 第1围為一基材源的切面輪廓且描述離子植入之操作。 第2圖為第1囷之基材泺的一切面輪廓且描述一厚度層之形 成。 第3圓為第2圈之基材源的一切面輪廓i描述弱化作用之步 驟。 第4圈為第3圓之基材源所形成的結搆之一切面輪廓在一標 的支撐物上的轉移· 第5圊為在基材源之裂縫分離之後,第4圈之結構的一切面 輪廓。 發明之詳細說明 以下的敘述係有關在一熔融二氧化矽(誤稱為石英)之 標的支撐物上的一矽薄層。 然而,本發明可為用於其他固體材料的實施,該等固 體材料呈結晶狀或非結晶狀。該等材料可為介電質、導體、 -12- 本紙張尺度適用中國國家標準(CNS>A4規格(2】0 X 297公釐) -------------裝----l·---訂i n n t— I 線 1 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B: 五、發明說明(IG ) - 半絕緣體或半導艎β 同樣地,該標的支撐物可為一末端或中間支撐物(諸 如一手柄、一塊狀基材或一多層狀基材)。 特別是,本發明之方法可有助於像例如LiNb03的非 半導體、鐵電的、壓電的材料層或半導體ΠΙ-V層(諸如 AsGa、在矽或SiC上之InP)的轉移。 第1囷顯示由矽所製成的一初始基材10。該基材10經 歷氩離子的植入(用箭號12表示該植入對應於該方法的 步驟。 該與例如6.1016/cm2的劑量和70 keV的能量一起被進 行之植入允許微型空腔14在該基材10之7000A等級的深度 内形成· 該深度亦對應於一薄層18的厚度。該薄層18係在基材 的表面上藉由一包含該等微型空腔14之區16,被稱之為分 隔,所界定。 在該植入之前或較佳地在該植入之後,為在電子、光 學或機械構件之層中的形成’該薄層18的表面可受到其他 本質上己知的處理。為易於被了解的緣故,該等構件並不 被顯示於圊上。在此情形下’吾人持有用於過度弱化作用 之數個步驟* 同樣地,為易於了解本發明之圖式,不同層或所代表 的特性並非依據一均勻比例。特別是,那些非常薄的層以 一誇大的厚度所代表* 對應於一厚度加工之使用步麻的第2囷類示一在該薄 -13- 本紙張尺度適用中画國家標準<CNS)A4規格(210x297公爱) I I n n n n i J— I n 11_ n —i n · I i 1· ϋ n t <請先閱讀背面之注意事項再填寫本頁) 457565 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(11 ) * 層18上之5仁m或大於5;um等級的厚度的氧化梦層20之沈 積°例如’氧化矽層係經於3〇〇t之電漿的協助藉由氣相 化學沈積的方法所沈精。該等熱預算係於厚度達成之步驟 期問避免泡狀物出現的方式而被選擇。 氧化矽層20具有薄層18之一增稠劑部分。換言之,該 氧化梦層20具有用以避免該薄層在後來的熱處理的影饗下 變形。 第3囷係對應於本案之方法的過度弱化步驊。在此步 驟期間’驟然的基材處理之目的在於進一步弱化分隔區 16。 在所描述的實施例中,於450eC之溫度下進行熱處理 共12分鑀。 較佳地,此熱預算係高於用以藉由回火獲得僅一分離 所需之熱預算的60%。此過度弱化在具一足夠厚度的薄联 中係為可能的。 吾人觀察到,該熱處理造成分隔區16之撤型空腔14的 部分聚結。 在此操作期間,覆蓋薄層18之厚度層20避免變形且特 別是避免泡狀物的形成。 在厚度層20的缺乏中,在2分鐘之後以450°C的熱處理 (此為僅對應至在該分離中所需之熱處理的10%之熱處 理),泡狀物將像要顯現。 之後,熱處理可藉由僅用以改善粗糙表面之一增辆劑 層20的自由面之不規則化步驟以便用於分子拼貼之準備。 • 14- 本紙張K度適用中國國家標準(CNS>A4規格(210 X 297公釐〉 — — — — —II— — —— — — ' I I I l· I I I ^ 1111111 -- {請先閲讀背面之注t事項再填窵本頁) 經濟部智慧財產局負工消費合作社印製 A7 B7 五、發明說明(12 ) - 第4®顯示在一標的支撐物30上之基材源1〇轉移*在 此情形下,該標的支撐物30為一石英板。 該轉移係以一標的支撐物的平坦面與增稠層20的自由 平坦面相接觸的方式被進行。 實施於與相接觸之表面等高之分子附著力確保在基材 源與標的支撐物間之固化作用(固定)· 當此分子附著因材料的性質或表面的品質的緣故而不 可能時,該轉移可藉由黏合劑或膠之中間物所發生。 分子附著力可藉由’例如,熱處理及/或表面之製備 而被加強*在所描述之實施例中,由於在矽與石英之熱膨 脹係數十分不同的緣故,熱處理係在相當低的溫度下於2〇〇 °C的等級歷經一 20小時之時期被進行, 此熱處理可有助於造成,諸如基材之裂缝可根據此區 而被得到,之約束。 第5圖描述對應於基材源之裂縫的方法步碎c)。該裂 縫係根據分隔區而發生且分離留在基材之薄層18部分。 然後該最後殘留部分,例如’為薄層之新轉移可被再使用。 該薄膜18藉由增稠劑層20之中間物保持支撐物30之固 化。 在另一個實施例中(未示)’薄層之厚度對變形的移除 足夠重要處’增稠劑層可被忽略•然後,薄層可直接舆標 的支撐物相接觸。 在實施態樣中’吾人欲列舉由以約2〇〇 KeV所植入之 SiC所製成的基材以獲得約無增稱劑之薄旗的使 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公;g ) ---------1 I I I I I I I l· I I I » — — — — — — — (請先閱ΐί背面之注意事項再填寫本頁) 457565 A7 B:_____ 五、發明說明(13 ) ' 用》 基材源的裂缝可藉由機械力的使用及/或熱處理所造 成。 在所描述的實例中’雷射刀(未呈現出)可用手被插入 至被弱化區的位準内。 特別是’本發明應用在炼賊二氧化妙上之薄層的完 成,熔融二氧化矽主要重要性為具有一具將可包含該等成 分之半導艎層的透明支撐物》 列舉之文件 ⑴ FR-A-2 681 472 (US-A-5 374 564) (2) FR-A2 738 671 (US-A-5 714 395) (3) FR-A-2 748 851 (4) FR-A-2 767 416 (5) FR-A-2 755 537 元件標號對照表 經濟部智慧財產局員工消費合作社印製 基材 12 箭號 14 微型空腔 16 分隔區 18 薄層 20 氡化矽層/厚度層/坩稠劑層 30 支撐物 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公爱)

Claims (1)

  1. 457565 A8 B8 C8 D8 經奇部智慧財產局員工消脅合作社印製 六、申請專利範圍 - 1. 一種藉由標的支撐物(30)轉移基材源(10)之薄層(18)的方 法,該方法包括下列步驟: a) 在該基材源中,離子或氣體種類之植入,該揸入為以 在該基材泺中形成一區(16),所謂分隔,的方式,該區(16) 為在該基材源中之上述薄層(18)劃定界哏, b) 基材源在該標的支撐物上之轉移以及該薄層與該標的 支撐物的固化作用, c) 該薄層(18)舆該基材源(10)根據該分隔區之分離, 其特徵在於該方法在步驟b)之前包含: -在該分隔區舆該基材表面間之材料薄骐的厚度之形 成’使得此厚度係位於一該被自承之薄膜的厚度之限度 的上部或與其相等或相鄰,以及 -藉由在該基材源上之熱處理及/或機械作用操作所引 起的分隔區(16)之弱化作用。 ‘ 2. 如申諳專利範圍第1項之方法,其中該薄層(18)與基材源 (10)之分離係藉由熱處理及/或機械力之操作所引起的· 3·如申請專利範圍第1或2項之方法,其中該弱化作用包含 具允許該分離之熱預算的熱處理的實施。 4·如申請專利範面第2項之方法,其中所選擇之該分離的熱 處理係足以用於引起在步驟c)中之該薄層(18)之分離,例 如基材源以及標的支撐物之Η隙或僅經由此熱處理之一 完全分離β 5.如申請專利範圍第1項之方法,其中在步驟c)中以及過度 弱化作用的步騍中包含在一機械壓力及/或一機械牽引的 -17- ( CNS ) ( 21〇x 297/>tl ~ ---------^------iT------蛛 '*< <請先H讀背面之注意事項再填寫本頁) 經濟部智慧財4苟具工消費合作社印^ AS B8 C8 D8 六、申請專利範圍 - 形式下之力及/或一氣體壓力之形式下之力的使用。 6· —種轉移一基材源(10)之一薄層(18)之方法,該方法包括 之步期ί如下: a) 在該基材泺中,離子或氣體種類之植入,該植入為以 在該基材源中形成一區(16),所謂分隔,的方式,該區(16) 為在該基材泺中之上述薄層(18)劃定界限, b) 該薄層(18)與該基材源(10)根捸該分隔區之分離, 其特徵在於,該方法在步驟b)之前包含: -在該分隔區與該基材表面間之材料薄膜的厚度之形 成,使得此厚度係位於一該被自承之薄膜的厚度之限度 的上部或與其相等或相鄰,以及 -藉由在該基材泺上之熱處理及/或機械作用操作所引 起的分隔區(16)之弱化作用。 7-如申請專利範圍第1項之方法•其特徵在於薄膜之厚度的 形成步驊係在於進行揸入步驟a),以便在上述厚度内獲得 該分隔區•然後*該薄膜將藉由該薄層所组成· 8. 如申請專利範面第1項之方法,其中該薄膜厚度之形成步 驟包含在玆薄層上之所謂增稠劑(20)層的完成,然後,炫 薄層及該增稠剤層構成該薄旗· 9. 如申請專利範圍第1項之方法,此外,該方法在步驟b)之 前包括全部或部分撤電子學及/或微力學及/或光電學之成 分的完成。 -18- 本认張尺度適用中围國家摞車(CNS >六4規亦< 210X297公着) ---------^------iT------^ (請先Μ讀背面之注意事項存填寫本
TW089115613A 1999-08-04 2000-09-05 Method for transferring a thin layer comprising a step of excess fragilization TW457565B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9910121A FR2797347B1 (fr) 1999-08-04 1999-08-04 Procede de transfert d'une couche mince comportant une etape de surfragililisation

Publications (1)

Publication Number Publication Date
TW457565B true TW457565B (en) 2001-10-01

Family

ID=9548879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089115613A TW457565B (en) 1999-08-04 2000-09-05 Method for transferring a thin layer comprising a step of excess fragilization

Country Status (7)

Country Link
EP (1) EP1203403A1 (zh)
JP (1) JP2003506892A (zh)
KR (1) KR100742240B1 (zh)
FR (1) FR2797347B1 (zh)
MY (1) MY137329A (zh)
TW (1) TW457565B (zh)
WO (1) WO2001011667A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826285B (zh) * 2003-07-21 2010-10-20 原子能委员会 堆叠结构及其制造方法
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
TWI476870B (zh) * 2007-04-20 2015-03-11 Semiconductor Energy Lab Soi基板的製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
FR2845517B1 (fr) * 2002-10-07 2005-05-06 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
FR2846788B1 (fr) * 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4879737B2 (ja) * 2004-01-29 2012-02-22 ソワテク 半導体層の分離方法
EP1605504B1 (en) * 2004-06-10 2011-05-25 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing a SOI wafer
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP5367330B2 (ja) 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Soi基板の作製方法及び半導体装置の作製方法
JP5464843B2 (ja) 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Soi基板の作製方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5339785B2 (ja) * 2008-06-03 2013-11-13 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
FR3108787B1 (fr) * 2020-03-31 2022-04-01 Commissariat Energie Atomique Procédé basse température de transfert et de guérison d’une couche semi-conductrice

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
CN1146973C (zh) * 1997-05-12 2004-04-21 硅源公司 受控切分处理
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826285B (zh) * 2003-07-21 2010-10-20 原子能委员会 堆叠结构及其制造方法
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
TWI476870B (zh) * 2007-04-20 2015-03-11 Semiconductor Energy Lab Soi基板的製造方法
TWI478278B (zh) * 2007-04-20 2015-03-21 Semiconductor Energy Lab 用以生產soi基板及半導體裝置的方法

Also Published As

Publication number Publication date
EP1203403A1 (fr) 2002-05-08
KR100742240B1 (ko) 2007-07-24
MY137329A (en) 2009-01-30
KR20020085868A (ko) 2002-11-16
JP2003506892A (ja) 2003-02-18
FR2797347B1 (fr) 2001-11-23
FR2797347A1 (fr) 2001-02-09
WO2001011667A1 (fr) 2001-02-15

Similar Documents

Publication Publication Date Title
TW457565B (en) Method for transferring a thin layer comprising a step of excess fragilization
US7029548B2 (en) Method for cutting a block of material and forming a thin film
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
US7498234B2 (en) Method of producing a thin layer of semiconductor material
JP4688408B2 (ja) 材料の二層を剥離する方法
US7498245B2 (en) Embrittled substrate and method for making same
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
US6858517B2 (en) Methods of producing a heterogeneous semiconductor structure
TWI428956B (zh) 基板硬化方法以及用於層轉換過程所產生之裝置
US8679946B2 (en) Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
US7960248B2 (en) Method for transfer of a thin layer
JP2010514185A (ja) 注入によってGaN薄層を調製および出発基板を再利用するための方法
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
US20050112847A1 (en) Method for separating wafers bonded together to form a stacked structure
US11542155B2 (en) Method for preparing the remainder of a donor substrate, substrate produced by said method, and use of such a substrate
JP7275438B2 (ja) 剥離可能な構造及び前記構造を使用する剥離プロセス

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees