TW454090B - Apparatus and method for testing crossover point of voltage signal - Google Patents
Apparatus and method for testing crossover point of voltage signal Download PDFInfo
- Publication number
- TW454090B TW454090B TW088114368A TW88114368A TW454090B TW 454090 B TW454090 B TW 454090B TW 088114368 A TW088114368 A TW 088114368A TW 88114368 A TW88114368 A TW 88114368A TW 454090 B TW454090 B TW 454090B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- scope
- item
- signal
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
454090 五、發明說明(l) 本發明係有關於信號測試技術,特別是有關於一種電 壓说之交越點測試裝置及其測試方法,可用來測試萬用 串列匯流排信號之交越電壓。 諸如RS-232C之傳統串列埠 …-_____ _ ^ 點’即是速度慢、接線繁複、以及所能支援的埠數有限 等。然自1 996年萬用串列匯流排(Universal Serial Bus ’下文以USB簡稱)問世後,便以12Mbits/sec的高速、 避免接線錯誤的設計、支援高達1 2 7個週邊裝置的擴充能 力、,成本低廉、以及隨插即用(plug_and_play)等功能, 儼然成為新一代串列埠的標準。目前的電腦週邊產品中, 諸如顯示器、鍵盤、滑鼠、搖桿、掃描器、列印機、以及 = =(Digital Still Camera)等,均已有廠商相繼推 出支援萬用串列匯流排的產品。 =SB匯流排係採Μ動式(differentiai)信號。請 ^^/示,即為_匯流排内一對資料線抑和_之_ :低車ί 。圖示中,Vh和八分別表示邏輯高準位和邏。 ίν二丄資料線端DP由高邏輯準位、轉換至低邏輯t 準位、轉換呈高邏輯準位VH期間(或:
流排以高傳輸率X Γ時間為75,°ns;當咖匯 午Q例如,12Mblts/sec)操作時,此轉換時U
第4頁 高邏輯準位vH轉換至高邏輯準位、,由 a之電壓,即/立、請,兩者互為交越點 以vcrs稱之)。交越電壓(Cr〇SS〇ver v〇ltage,下 1.5Mbits/see^H^流排以低傳輸率(例如, 4 5 4 090 五、發明說明(2) 間為4〜20ns 。 此一交越電壓Vers是衡量USB輸出信號的重要參數,假 若高邏輯準位Vh約為3. 3V電壓與低邏輯準位VL約為0V,則 交越電壓Vcrs通常需位於13〜2·〇ν間之範圍。 凊參此第2圖’所示為用以測試交越點電壓之習知 裝置。假若此習知裝置用以測試第1圖之波形,係以一比 較器20之兩端連接資料線j)p和。則在時間點τ。”資料線 DP之電位始低於資料線DN者時,比較器2 〇便會產生一陡升 (abrupt)之脈衝22。此時,脈衝22會控制一取樣器24,對 資料線DP和DN之電位進行取樣後’自輸出端26輸出。然 後 由’則台(tester)之參數測量單元(parameter measurement: unit,未圖示)讀取,以獲取交越電壓之 值。 然而,雖然此一習知裝置可精確地測量出交越電壓 值’但是採用比較器20與取樣器24的方式,卻需重新設計 待測單元(unit-under-test,以UUT簡稱之)和測台 (tester)間載板(i〇ad board)之電路’而載板製作費用動 辄數萬或數十萬之譜,故更動載板之法並不符經濟效益。 因此,本發明之一目的,在於提供一種電壓信號之交 越點測試裝置及其測試方法,可以在不更動载板電路的前 提之下’測試差動式信號之交越點電壓,故可節省所需的 測試成本。 為獲致上述目的,本發明可藉由提供一種電壓信號之 交越點測試裝置來完成。此測試裝置適於處理經由一對資
第5頁 454090 五、發明說明(3) — 二,傳輸之一差動式輸入信號,包括兩個, ”至該等資料線中之-者。每-測試通道包括,一 if 比較器、一篦_屮护邸 ^ 乐 一比於哭/以及一通過/故障邏輯電路。第 該相=端;收一上限參考值、以非反相端連接 資料線、以非反相端^ :比車父器係以反相端連接相對應之 電路則連接第一比Γ二;:=:值:通過/故障气輯 於轉換週期時,第一 ^ : *差動式輸入馆號 料,由通過/姑暗n 比較器會產生-邏輯資 後,產生二=電路根據-測試嶋 :入信號m::種:㈡值適於處理-差動式 述電屢範圍對差動式i:信;資料。然,,根據亡 ί型二^動式輸入信號於轉換週期時’則後’產生一邏輯資 试型樣資料做—比 期時,以邏輯資料與該測 為讓本發明之上述和it試結果。 顯易馑,下文特舉一較佳實施的、、特徵、和優點能更明 細說明如下: 、’’並配合所附圖式,作詳 圖示之簡單說明: 第1圖係顯示U $ b匯流排—〜 塵波形圖; 士賢料線DP和DN之信號電 示用rj試交越電壓之習知裝置. 顯不一習知測試系統的方塊圖、 第6胃· 454090 五、發明說明(4) 第4圖係顯示為根據本發明一較佳實施例之測試裝置 的方塊圖;以及 第5圖係顯示資料端Dp和、選通信號STR〇BE波形圖 之一例。 符號說明: 20〜比較器;24〜取樣器;3〇〜測台;32〜待測單元; 載板;40、42〜測試通道;4〇1、4〇2、42ι、422〜比較 器;以及,405、425〜通過/故障邏輯電路。 實施例 請 圖。圖 3 2進行 程式, 須經由 之,此 由 器,因 故會耗 號之交 更動載 的成本
•、第3圖,所示為習知一測試系統的方塊示意 二中,一測台(tester) 30欲對一待測單元(υυτ) 量測’此測台30根據測試之所需載入相對應之測 =待測單元32可以是一積體電路(IC)。而測台3〇 一载板(load board) 34連接待測單元32 ;換言 載板34係做為測台30與待測單元32間之硬體界面 =2圖所示之習知裝|,尚須採用比較器與取福 =要修改測台30和待測單元32間載板34之電路 費所而的測試成本。因此,本發明提出一種電壓 =測試方法,僅需在測㈣端做些微修改,毋 板34之電$,故可省卻修改載板34電路時所需耗 請參照第4圖’所示為根據本發明一較佳實施例之測
454090
五、發明說明(5) 試裝置的方塊圖示,係以USB匯流排信號之測試為例,然 卻非用以限定本發明於USB匯流排之應用,舉凡採用差^ 式信號者’諸如:IE E E 1 3 9 4、乙太網路等均可適用。 者’根據本發明之測試裝置係位於第3圖所示之測台 内,故僅需修改載入於測台30之測試程式及運用'既σ有之 路’便可以組合出第4圖之測試裝置。 如第4圖所示,測試裝置以兩個測試通道(t channel) 40和42,分別連接USB資料線DP和DN。其^,測
試通道40包含兩個比較器401和4〇2、以及一個通過/故障、1 邏輯電路405。比較器4〇1係以反相端連接上限參考電壓 V0H,比較器402係以非反相端連接下限參考電壓、。由於 USB匯流排之交越電壓ν_通常需位於丨^⑽之^,故^ 限參考電壓VQH即為2. 〇V,而下限參考電壓Vql即是i 3V。而 比較器401之非反相端與比較器4〇2之反相端均連接至資料 線DP。比較器401和402分別以輸出端4〇3與404,連接至通 過/故障邏輯電路4〇5。通過/故障邏輯電路4〇5經由輸入 鈿τρι,接收測試型樣(test pattern)資料,並據以與比 較器401、402之輪出端403、404,做—比對。若相符則自 輸,端R1輸^「通過」信號;若不相符,則自輸出端^輸 出「故障」信號。如下表一所示,即當於相符情況時,資 料線DP之電位VDP、403與404之邏輯準位、以及τρι測試型 樣資料等之對照表:
4 54 09 0
VnP 403 404 TP1 Η L H V〇H>Vnp>VnT L L Z V〇H>VnT>VnD L H L 表一 其中,Η代表邏輯高準位,L代表邏輯低準位,ζ代表 高阻抗(high impedance)狀態。 測試通道42包含兩個比較器421和422、以及一個通過 /故障邏輯電路425。比較器421係以反相端連接上限參考 電壓VQH,比較器4 2 2係以非反相端連接下限參考電壓。 由於USB匯流排之交越電壓通常需位於i 3〜2. 〇v之間, 故上限參考電壓VM即為2. 〇V,而下限參考電壓、即是 1. 3V。而比較器421之非反相端與比較器422之反相端均連 接至資料線Μ。比較器421和422分別以輸出端423與424, 連接至通過/故障邏輯電路425。通過/故障邏輯電路425 經由輸入端ΤΡ2,接收測試型樣(test pattern)資料,並 據以與比較器421、422之輸出端423、424,做一比對。若 相符則自輸出端R2輸出「通過」信號;若不相符,則自輸 出端R2輸出「故障」信號。如下表二所示,即當於相符情 況時,資料線DN之電位、、4 23與424之邏輯準位、以及 TP2測試型樣資料等之對照表:
第9頁 454090 五、發明說明(7)
Vn w 423 424 ΤΡ2 VDH>VnTT>VnT Η L Η L L Ζ L Η L 表二 其中’ Η代表邏輯高準位,l代表邏輯低準位,z代表 高阻抗(high impedance)狀態。 另外’通過/故障邏輯電路4〇 5和425,均經由一選通 信號STROBE所控制。 請參照第5圖所示,為資料端dp和dn、選通信號 STROBE波形圖之一例,對第4圖測試裝置之操作做詳細說 明。為方便說明起見,將時間區分為週期1、2、3、4、 5、6、7,其中,在週期4内,資料線卯係由高邏輯準位、 轉,至低邏輯準位VL,而資料線DN係由低邏輯準位(轉換 至高邏輯準位VH,故週期4係為轉換週期(transiti L cycle)。 下表三所列係為各週期内TP1及ΤΡ2之測試型樣資料、 與測試結果R1及!^2等之對照表:
454090 修正昏 ____室—號.881143RR__8?年午月日 五、發明說明(8) 週斯 TP1 ΤΡ2 R1 R2 1 — i— Η L Ρ Ρ 2 Η L Ρ Ρ 3 Η L Ρ Ρ 4 Ζ Ζ 待項ί) 待測 5 L Η Ρ --- Ρ 6 L Η Ρ Ρ 7 L Η Ρ Ρ 表三
其中,p代表測試輪出端或R2輸出「通過」信號。 DP 據ί發明,.係針對轉換週期(即週期4)内之資料線 内、如=ίί電壓,進行電壓值之量測,至於在其他週期 在二' 輸私 Μ,均會輸出「通過」信號。如表三, I端了^及^2之測試型樣資料均呈z狀態,故 衝貝^寧與DN互為交越點處,配合㈣信號str晒之脈 衝,對此交越點之電位進行範圍值之量測。 電布信號之選通脈衝誠内,資料餅與Μ之 「、甫=H0H與?間之範圍’則測試輸出端R1和以輸出 線t = i f。若於STR0BE信號之選通脈衝期間内,資料 、’、 位"於v〇h與\間之範圍,而資料線忡之電位則<
454090 五、發明說明(9) 否,則測試輸出端R2便會輸出「故障」信號。若於STR〇BE 信號之選通脈衝期間内,資料線⑽之電位介於與?儿間之 範圍,而資料線DP之電位則否,則測試輸出端R1 ^會輸出 「故障」信號。 至於STROBE信號產生脈衝之時機,則可以利用線性搜 尋法(linear search)、亦或二元搜尋法(binary 36盯^) 方式為之。 據此便了以經由測量得知資料線DP或DN之交越電壓
Vcrs,疋否位於參考電壓^和^所定義的電壓範圍内。再 f、,上述實施例所舉參考電壓Vqh和\分別為2. 〇v和丨.3v, 若欲更進一步獲知交越電壓Vcrs之精確值,則可將參考電 严:。H考V:,電,範圍再予縮小’例如:參考電壓、為 日:機、二Ϊ5ν〇Η為1,7V ’並配合STR〇BMt號產生脈衝之 $機山便 更精確地獲知交越電壓Vcrs之值。 内,故= 試裝置係設置於第3圖所示之測台30 ;,便測試程式及運用既有之電 第4圖之測試裝置。振、^口内繼電1§開關(1^1^)組合出 之測試為例,麸卻非田者,上述實施例僅以USB匯流排信號 用,舉凡採用2定本發明於USB匯流排之應 路等均可適用。 4唬者,諸如:IEEE 1394、乙太網 雖然本發明已r — 限定本發明,任何熟:::J:揭露如上,然其並非用以 和範圍内,當可竹宙 β者’在不脫離本發明之精神 動與潤飾,因此本發明之保護範圍當
4 54 09 0 五'發明說明(ίο) 視後附之申請專利範圍所界定者為準 ΙΪΗΪ 第13頁
Claims (1)
- 4 5 4 Ο 9 Q 案號 88114368 修正 A. 六、申請專利範圍 1. 種 輸入信號; 兩個測 一該測試通 一第 反相端連接 一第 以非反相端 —通 二比較器; 該第二比較 路根據一測 2. 如申 該輸入信號 3. 如申 該差動式信 4. 如申 若該交越點 邏輯資料與 5. 如申 該測試結果 6. 如申 若該交越點 則該邏輯資 測試裝置,適於處理經由一對資料線傳輸之一 該測試裝置包括: 試通道,分別對應至該等資料線中之一者,每 道包括: 一比較器,以反相端接收一上限參考值,以非 該相對應之資料線, 二比較器,以反相端連接該相對應之資料線, 接收一下限參考值;以及 過/故障邏輯電路,連接該第一比較器與該第 當該輸入信號於轉換週期時,該第一比較器與 器會產生一邏輯資料,由該通過/故障邏輯電 試型樣資料做一比對後,產生一測試結果。 請專利範圍第1項所述之該測試裝置,其中, 是一差動式信號。 請專利範圍第2項所述之該測試裝置 號於該轉換週期内具有一交越點。 請專利範圍第3項所述之該測試裝置 位於該上限參考值和該下限參考值之間,則該 該測試型樣資料具有對應關係。 請專利範圍第4項所述之該測試裝置,其中, 是一通過信號。 修$貝 請專利範圍第3項所述之該測試裝置,其中, 超過該上限參考值和該下限參考值間之範圍|| 料與該測試型樣資料無對應關係。 其中 其中0608-4623TWFl.ptc 第14頁 454090 _案號88114368 年JT月/#日 修正_ 六、申請專利範圍 7. 如申請專利範圍第6項所述之該測試裝置,其中, 該測試結果是一故障信號。 8. 如申請專利範圍第2項所述之該測試裝置,其中, 該差動式信號是一USB匯流排信號。 9. 如申請專利範圍第2項所述之該測試裝置,其中, 該差動式信號是一 I EEE 1 3 9 4匯流排信號。 I 0 .如申請專利範圍第2項所述之該測試裝置,其中, 該差動式信號是一乙太網路信號。 II .如申請專利範圍第1項所述之該測試裝置,尚包括 一選通信號,控制該通過/故障邏輯電路對該邏輯資料與 該測試型樣資料做比對。 1 2 . —種測試方法,適於處理一輸入信號;該測試方 法包括: 提供一電壓範圍,該電壓範圍係由一上限參考值和一 下限參考值所界定; 提供一測試型樣資料; 根據該電壓範圍偵測該輸入信號,產生一邏輯資料; 當該輸入信號於轉換週期時,以該邏輯資料與該測試 型樣資料做一比對後,產生一測試結果。 1 3 .如申請專利範圍第1 2項所述之該測試方法,其 中,該輸入信號是一差動式信號。 fj 14.如申請專利範圍第13項所述之該測試方法,其 中,該差動式信號於該轉換週期内具有一交越點。0608-4623TWFl.ptc 第15頁 454090 案號 88114368 分年, A日 修正_ 六、申請專利範圍 中,若該交越點位於該電壓範圍内,則該邏輯資料與該測 試型樣資料具有對應關係。 1 6 .如申請專利範圍第1 5項所述之該測試方法,其 中,該測試結果是一通過信號。 1 7.如申請專利範圍第1 4項所述之該測試方法,其 中,若該交越點位於該電壓範圍外,則該邏輯資料與該測 試型樣資料無對應關係。 1 8 .如申請專利範圍第1 7項所述之該測試方法,其 中,該測試結果是一故障信號。 1 9 .如申請專利範圍第1 3項所述之該測試方法,其 中,該差動式信號是一USB匯流排信號。 2 0 .如申請專利範圍第1 3項所述之該測試方法,其 中,該差動式信號是一 I EEE 1 3 9 4匯流排信號。 21. 如申請專利範圍第1 3項所述之該測試方法,其 中,該差動式信號是一乙太網路信號。 22. 如申請專利範圍第1 2項所述之該測試方法,尚包 括提供一選通信號,控制該邏輯資料與該測試型樣資料間 之比對。 乂1〇 i ^0608-4623TWFl.ptc 第16頁
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW088114368A TW454090B (en) | 1999-08-23 | 1999-08-23 | Apparatus and method for testing crossover point of voltage signal |
US09/510,589 US6605966B1 (en) | 1999-08-23 | 2000-02-22 | Apparatus and method for testing crossover voltage of differential signals |
DE10012287A DE10012287A1 (de) | 1999-08-23 | 2000-03-14 | Verfahren und Vorrichtung zum Prüfen der Kreuzungsspannung differentieller Signale |
JP2000127726A JP3375597B2 (ja) | 1999-08-23 | 2000-04-27 | 差分信号の交差電圧をテストするための装置及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW088114368A TW454090B (en) | 1999-08-23 | 1999-08-23 | Apparatus and method for testing crossover point of voltage signal |
Publications (1)
Publication Number | Publication Date |
---|---|
TW454090B true TW454090B (en) | 2001-09-11 |
Family
ID=21642009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088114368A TW454090B (en) | 1999-08-23 | 1999-08-23 | Apparatus and method for testing crossover point of voltage signal |
Country Status (4)
Country | Link |
---|---|
US (1) | US6605966B1 (zh) |
JP (1) | JP3375597B2 (zh) |
DE (1) | DE10012287A1 (zh) |
TW (1) | TW454090B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829726B1 (en) | 2000-03-06 | 2004-12-07 | Pc-Doctor, Inc. | Method and system for testing a universal serial bus within a computing device |
US6452436B1 (en) * | 2001-04-12 | 2002-09-17 | Teradyne, Inc. | Apparatus and method for managing automatic transitions between multiple feedback paths |
KR100473387B1 (ko) * | 2001-06-30 | 2005-03-08 | 매그나칩 반도체 유한회사 | 트랜시버 테스트 기능을 갖는 유에스비 장치 |
US7363568B2 (en) * | 2004-11-03 | 2008-04-22 | Texas Instruments Incorporated | System and method for testing differential signal crossover using undersampling |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4149160A (en) * | 1978-01-30 | 1979-04-10 | Honeywell Inc. | Multi-input signal comparator and indicator circuit |
US4255792A (en) * | 1978-10-13 | 1981-03-10 | Das Pawan K | Automated analog circuit test system |
JPS6337267A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | デイジタル出力レベル検出回路 |
US5210527A (en) * | 1989-06-28 | 1993-05-11 | Ceridian Corporation | Programmable spike detector |
US4968902A (en) * | 1989-08-02 | 1990-11-06 | Tektronix, Inc. | Unstable data recognition circuit for dual threshold synchronous data |
GB9203587D0 (en) * | 1992-02-20 | 1992-04-08 | Motorola Inc | Bus format detector |
US5324995A (en) * | 1992-11-06 | 1994-06-28 | National Semiconductor Corporation | Sample and hold voltage receiver having reduced harmonic distortion |
US5534770A (en) * | 1992-12-17 | 1996-07-09 | Texas Instruments Incorporated | Method and device for resistive load compensation |
US5544175A (en) * | 1994-03-15 | 1996-08-06 | Hewlett-Packard Company | Method and apparatus for the capturing and characterization of high-speed digital information |
US5627488A (en) * | 1994-06-23 | 1997-05-06 | Kabushiki Kaisha Toshiba | Delay circuit, oscillation circuit and semiconductor memory device |
KR0139657B1 (ko) * | 1994-11-09 | 1998-07-01 | 문정환 | 자동레벨선택기능을 가지는 신호수신장치 |
IT1312287B1 (it) * | 1999-05-03 | 2002-04-10 | St Microelectronics Srl | Circuito comparatore per segnali positivi e negativi,avente consumonullo,adatto per dispositivi a singola alimentazione positiva |
-
1999
- 1999-08-23 TW TW088114368A patent/TW454090B/zh not_active IP Right Cessation
-
2000
- 2000-02-22 US US09/510,589 patent/US6605966B1/en not_active Expired - Lifetime
- 2000-03-14 DE DE10012287A patent/DE10012287A1/de not_active Ceased
- 2000-04-27 JP JP2000127726A patent/JP3375597B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6605966B1 (en) | 2003-08-12 |
JP2001086197A (ja) | 2001-03-30 |
DE10012287A1 (de) | 2001-03-08 |
JP3375597B2 (ja) | 2003-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7208937B2 (en) | Hybrid AC/DC-coupled channel for testing | |
TWI276820B (en) | Interface circuit | |
US7032151B2 (en) | Systems and methods for testing integrated circuits | |
US6856158B2 (en) | Comparator circuit for semiconductor test system | |
TW201020873A (en) | Apparatus for testing electronic system with 4-wires resistive touch panel and the method therefor | |
TW454090B (en) | Apparatus and method for testing crossover point of voltage signal | |
EP1380847B1 (en) | Monitor circuitry and method for testing analog and/or mixed signal integrated circuits | |
JP2005195600A (ja) | 被試験装置の内部インピーダンス変化に関係ない電流ソースを有するテスト刺激信号を発生させる装置 | |
TWM458558U (zh) | 用於檢測系統的控制介面 | |
TW514744B (en) | High resolution skew detection apparatus and method | |
JP4720696B2 (ja) | 信号測定装置 | |
JP2009156580A (ja) | 入力容量測定回路 | |
KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
JP3353288B2 (ja) | Lsi試験装置 | |
JP3868843B2 (ja) | エッジ変換回路及びエッジ変換回路を備えた半導体試験装置 | |
CN109901041A (zh) | 差分时钟信号的测试系统及其方法 | |
JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
TWI738937B (zh) | 差分時脈信號的測試系統及其方法 | |
JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
Herres et al. | Oscilloscope Troubleshooting Techniques | |
JP2010085230A (ja) | アナログディジタル混在集積回路装置 | |
JPH04172270A (ja) | Ic試験装置 | |
JP2001183429A (ja) | ノイズ検知回路および情報処理装置 | |
JPH04124479U (ja) | Lsiテスタ | |
JPH07306245A (ja) | テストパターン作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |