TW452881B - Method and apparatus for improving accuracy of plasma etching process - Google Patents

Method and apparatus for improving accuracy of plasma etching process Download PDF

Info

Publication number
TW452881B
TW452881B TW088116760A TW88116760A TW452881B TW 452881 B TW452881 B TW 452881B TW 088116760 A TW088116760 A TW 088116760A TW 88116760 A TW88116760 A TW 88116760A TW 452881 B TW452881 B TW 452881B
Authority
TW
Taiwan
Prior art keywords
etching
cover layer
layer
plasma
thickness
Prior art date
Application number
TW088116760A
Other languages
English (en)
Inventor
Ii Walter E Klippert
Vikorn Martin Kadavanich
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TW452881B publication Critical patent/TW452881B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/22—Measuring arrangements characterised by the use of optical techniques for measuring depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Description

4 528 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 發明領域 本發明係關於一種改良其精確度之電漿蝕刻方法及裝置。 發明背景 積租€路製造上常見需要於一堆材料包括導電、半導電 及介電材料之堆疊垛蝕刻問口例如渠溝、凹槽、接點及通 孔。介電材料包括攙雜矽氧化物如氟化矽氧化物（FSG)， 未攙雄矽氧化物如二氧化矽，矽酸鹽坡璃如硼磷酸鹽矽酸 鹽玻璃（BPSG)及磷酸鹽矽酸鹽玻璃（PSG)，攙雜或未攙雜 疋加熱生長矽氧化物，攙雜或未攙雜之TE〇s沉積矽氧化物 等。介電攙雜劑包括硼、磷及/或砷。導電或半導電材料 包括多晶矽，金屬例如鋁、銅、鈦、鎢、鉬或其合金：氮 化物例如氮化鈦：金屬矽化物例如矽化鈦、矽化鈷、矽化 鎢、矽化鉬等5 多種於矽氧化物蝕刻開口之電漿蝕刻技術揭示於美國專 利案第 5,013,398 : 5,013,400 ; 5’021，121 ; 5,022,958 : ),269,879 ; 5,529,657 : 5,595,627; 5,6U，888 及 5,780,338 號。 电漿蝕刻可於中密度反應器進行，例如，398專利案敘述的 平行板電漿反應器腔室，或，400專利案敘逑的三極體型反 應器，或，657號專利案所述高密度反應器例如電感耦合電 漿反應器。 和姐屯路處理要求於漸％晶-圓大小上對漸減的幾何做密 切控制。結果此種製造過程的監視成本儘管使用線上監視 設備及技術仍不斷升高。随著裝置幾何的變小，相當努力 致力於改良蝕刻過程用以達到無瑕疵積體電路結構。例如 -4- 本紙張尺度通用中國國家標準（CNS)A4規袼（210 x 297公餐） (請先閱讀背面之注意事項再填寫本頁) I n - li i I— - ο— < I. I I— - I I I -- 4 528 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（2 ) 參考美國專利第5，丨31>752 : 5,362,356及5,450,205號= 4聚蚀刻過程中’達成精確深度之一項問題來自於罩蓋 厚度的改變°軍蓋厚度變化可能來自於蝕刻過程前進行的 化學機械抛光（CMP) ^雖然此種拋光過程可對罩蓋提供目 標厚度’但正在接受處理的晶圓之罩蓋層厚度仍有某種程 度的變化。蚀刻過裎中’目標蝕刻深度係經由使用干擾儀 原位測疋蝕刻深度而予控制，各晶圓之罩蓋厚度變化可能 促成罩盅層下方該層開口例如通孔、接點、渠溝等之過度 蝕刻或蚀刻不足。 已知藉由分析電漿室之物質r排放物監控電漿室之蝕刻過 权終點。典型如美國專利第4,6〗5,76】號揭示，涉及監視對 應於選足的電漿反應產物之—之輻射量而確定何時結束反 應5美國專利第5,〇45，149號揭示一種偵測於第二材料上方 蝕刻系—材料之處理終點之方法及裝I。電漿蝕刻製程之 發光強度分別藉產生第一及第二信號的正濾波器及負濾歧 器同時監視，第一及第二信號合併而獲得组合信號a組合 信號監视是否出現指示第一材料已經被蝕刻去除且暴露出 第二材料的變化s 美國專利第5,450,2〇5號揭示利用電荷耦合裝置（CCD)攝 影機’其於電漿製程期間檢視晶圓而監視晶圓的蝕刻或薄 膜况積於晶圓。由晶圓反射之-電漿發射或雷射照明具有於 晶圓触刻或沉積期間藉干涉計量術引起的時間調變，且用 以監視蝕刻或沉積處理終點。 美國專利第5,413 J66號揭示一種渠溝银刻過程，其中渠 -5- 本紙張尺度中@ 0家標準（CNS)A4祕（21Q x 297公髮） (請先閱讀背面之注意事項再填寫本頁} -----:tT·丨 Γ--------*我| 4528 8 經濟？5'·智慧財產局員工消t合作社印" A7 B7 五、發明說明（3 ) 溝罩益係由後雖或未攙雜多晶碎上層與二氧化碎或氮化石夕 下層形成。兩層於第一蝕刻歩驟被圖樣化而形成一渠溝罩 蓋’用於隨後於下方矽基材蚀刻渠港。上層沉積厚度係對 應於待蚀刻的渠溝深度s渠溝蚀刻终點係藉由清潔多晶碎 及暴露軍蓋下層提供。此種過程中’於完全相同的處理條 件下，於一批接受處理的晶圓中各晶圓之上層厚度變化 (甴於沉積過程變化或厚度減薄過程例如化學機械拋光變 化）可能導致生成的渠溝對預定用途而言爲過深或過淺。 此外备·基材不含搞止層’其坪可藉質量光譜術來監視氣释 物種’則原位測量與蝕刻過租r的即時控制達到預定蝕刻深 度成問題。 美國專利第5,807,761號揭示一種即時原位監視渠溝形成 過程之方法。根據此種方法’干涉計量術用以監視蝕刻過 程期問之蝕刻深度。但使用此種量測來控制蝕刻终點可能 導致不精確結果，原因爲干涉計量術僅能提供相對於接受 触刻結構頂部的蝕刻深度《以於罩蓋層蝕刻開口爲例，若 罩盖層係連同開口一起被蚀到，則藉干涉計量術提供之蚀 刻深度量測，同時提供經歷定時蝕刻改良的可能不足以防 止不合規格的蝕刻深度，原因在於蝕刻前對罩蓋層厚度變 化之補償値並未考慮蝕刻深度測量故。 遺著商業製造技術採用更加讀小的裝置幾何，於量產期 間達成各晶圓之精確蝕刻深度變得又更具關鍵重要性。先 前技術使用計時蝕刻來達成目標蝕刻深度不再適用於量產 ’原因爲若開口過深或過淺，相對於罩蓋層底側之實際姓 -6- 本紙張尺度这用中國舀家標準（CNSMj規格（21〇 x 2g7公釐） (請先閱讀背面之注意事項再填寫本頁) ^衣--------_ 訂--.-------線— 4528 6 經濟部智慧財產局員工消費合作社印製 Λ7 五、發明說明（4 ) 剔'禾度即使有微小變化也可能導致無法操作的裝置^ 發明概述 本發明提供一種於電漿腔室於—丰導體基村上蝕刻開口 之方法’包含下列步驟：支持一半導體基材於—電漿腔室 之一基材支架上’半導體基材包括—罩蓋層及於罩蓋層之 開口含有待蚀刻材料：經由於電漿腔室產生一蝕刻電漿而 蚀刻罩蓋層開口内部的材料；於完成罩蓋層開口材料的蚀 刻n'丨’量測罩盖層厚度；控制蝕刻步驟期間而達成相對於 罩二層底側之目標蝕刻深度：當獲得開口之目標蝕刻深度 時熄滅蝕刻電漿：以及由腔室讷部移出基材。 根據本發明之—方面’測量步驟可藉干涉計量術進行， 及/或當偵測得電漿之化學物種例如氣化矽或一氧化碳時 進仃厚度測量步骤。根據另—方面，於厚度測量步驟前由 罩蛊層清除覆蓋於罩蓋層上的—層材料。例如於蝕刻步驟 則，覆蛊於罩盖層上之一層材科可藉化學機械拋光去除。 本發明方法之優點爲蝕刻操作，其中開口内部材料不含— 措止層於目標蝕刻深度。較佳具體例中，罩蓋層主要係由 氛化矽组成’及開口的材料主要係由多晶矽組成。但軍蓋 層包含二或多層材料或光阻。 本發明也提供-種於-電後腔室蚀刻一 _導體基材之開 ’裝«亥裝置包含’一電-漿蝕刻腔室包括一氣體供應 源用以供給—種蝕刻氣體至腔室内部：一基材支架用以： 持-丰導體基材於電漿腔室内部，半導體基材包括一罩蓋 層及開口於罩蓋層含有待蝕，料；一能源其可激勵蝕刻 本賴尺度糾 Ti @ 家料（CNS)A4 麟⑵ Q x 297 ------______ ί請先閱讀背面之注意事項再填寫本頁}
---------^ilr-----— I 4 528 8 1 A7 B7 五、發明說明（5 ) (請先閱讀背面之注意事項再填寫本頁) 氣體成爲電漿，電漿於蝕刻步驟期間蝕刻罩蓋層開口内部 材料；一厚度量測裝置其量測罩蓋層厚度及於完成蝕刻罩 蓋層的開口材料前，輸出一信號可代表該量測得之罩蓋層 厚度；以及一控制器其接收由厚度量測裝置輸出的信號， 及自動調整蝕刻步驟而達到相對於罩蓋層底側之目標蝕刻 深度，當獲得開口之目標蝕刻深度時，控制器終止蝕刻步 騍。 經濟部智慧財產局員工消費合作社印製 根據本發明之一方面，厚度量測裝置爲干擾儀及/或裝 置進一步包含一偵測器，其偵測覆蓋於罩蓋層頂上之一層 材料蝕刻期間罩蓋層上表面暴^露出，當偵測得電漿的化學 物種時，偵測器輸出一厚度量測信號:給控制器。化學物種 於罩蓋層包括氮化矽之例可爲氣化矽，及當罩蓋層爲光阻 之例，開口材料可爲多晶矽或一氧化碳=根據一具體例， 於蝕刻過程期間，厚度量測裝置量測罩蓋層厚度，包括清 除覆蓋於罩蓋層頂上之一層材料。根據另一具體例，厚度 量測裝置量測已經藉化學機械拋光而平面化的罩蓋層厚度 。根據又一具體例，控制器於蝕刻開口内部材料期間終止 蝕刻步驟，其中於目標蝕刻深度不存在有一擋止層。 圖式之簡單説明 本發明之特點及優點經由研讀後文詳細説明連同附圖將 顯然易明，附圖中類似的编號指示類似的元件，及附圖中： 圖1顯示藉干涉計量術對400至500毫微米光譜範圍所得 曲線，曲線指示存在有透明薄膜，可用於開發一種軟體程 式其可測量根據本發明之罩蓋層厚度； -8 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 452881 A7 五、發明說明（6 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 圖2顯示於晶回測得對450毫微米的光譜響應，該晶圓有 一層氮化矽罩蓋層其已經藉化學機械拋光曝光，西線指示 根據本發明之蝕穿及凹槽蝕刻步驟： 圖3顯示於具有一層多晶矽層覆蓋於気化矽罩蓋層上的 晶圓對450毫微米測得的光譜響應，曲線指示根據本發明 之蚀穿、本體及凹槽蚀刻步驟；以及 圖4顯示於具有一層多晶矽層覆蓋於氮化矽罩蓋層上的 晶圓對彻毫微米及5。。毫微米測得之多頻率光错響；，曲 線指示根據本發明之蝕穿、本體及凹槽蝕刻步驟。 早父佳例之詳細説明 : 本發明提供一種改民電装蝕刻製程例如渠溝及凹槽蚀刻 製程之精確度之方法。此種方法中，渠溝或凹槽被姓刻入 —層材料，該層材料於預定㈣開口深度不具有—層播止 層。取而代之’ I虫刻製程被進行—段設定的時間間期：該 時間間期基於蚀刻速率之測量値或估値算出可達成預定蚀 刻深度。舉例言之，達到目標深度之蚀刻時序時問可基於 統計分析或藉干涉計量術即時測量蚀刻深度之測量値4 使用蚀刻速率估値或干涉計量術來控制何時須終止㈣獲 杆預足蚀刻深度，由於蚀刻開口過深或過淺可能導致缺陷 結構。根痒本發明提供-種可以可更佳可再現方式達成較 為精確的蚀刻深度的方式控制蝕刻製程之技術。 根據本發明㈣過程以許可獲得更精確的㈣深度之方 式監視。姓刻過程可於低、中或高密度電聚反應器進行， 任何適當膜厚度及蚀刻深度，設備皆可用於本發明。測 本紙 (cns)a4 --~~—- (請先Mli背面之注意事項再填寫本頁) k r訂.1.-1 線丨 4S2 Α7 Β7 五、 發明說明（ 量薄膜厚度之設備之資料處理軟體可得自多個公司例如魯 道夫（Rudolph)技術公司，普羅密翠司（prometrix)，李包德 (Leybold) ’所菲（s〇fie)，sc技術公司等。下列實例中，蝕 刻過程係於得自LAM研究公司之9400 PTX高密度電漿蝕刻 器進行’以及使用英士派克特（Inspect〇r) 3〇〇〇干擾計量薄 膜厚度’以及得自SC技術公司的蝕刻深度監視系統獲得薄 膜厚度與蝕刻深度的量測。 本發明提供一種印時蝕刻深度監視配置，其可於單一晶 圓触刻器處理一批晶圓過程中補償逐晶圓的罩蓋層厚度變 化。根據本發明，罩蓋層厚度I係藉自動化方法決定，自動 化方法於蝕刻罩蓋層開口前量測各晶圓的罩蓋層厚度。罩 蓋層較佳爲硬質罩蓋材料例如氮化物或氧化物材料。蝕刻 過知中，半導體基材於蝕刻前接受CMP而去除罩蓋層上方 各層，由於CMP後罩蓋層厚度的變化，使用干涉計量術測 疋蚀刻深度可能導致不精確，原因爲罩蓋之上表面被用作 幾何參考故。爲了提供根據本發明較爲精確的測定蝕刻深 度’ CMP後罩^厚度用於凹槽進行干擾計量終點链刻期 間用以k正蝕刻深度。此可藉由添加軟體常式於外部終點 系統軟體或於蝕刻器軟體本身達成。罩蓋厚度量測也可用 於其它校正有用的線上量測。 罩蓋層厚度量測可藉標準干:擾計量技術進行，且用作隨 後或其餘蚀刻過程的參考點。例如於晶圓進入電浆腔室且 被夾緊於適當基材支架如靜電央頭後，可藉任何適當技術 例如使用干擾計量系統進行罩蓋層厚度的測量。干擾計量 10- . . '哀--------，訂 i:-------線-1 <請先閱讀背面之江意事項再填寫本頁) 部 i. % 產 員 -ΐ. 消 費 合 作 社 印 製 本紙張尺度適用令國國家標準（CNS)A4規格 452881 A7 B7 五、發明說明（8 ) 系統可圮錄來自晶圓的干擾計量信號圖樣，以及可藉光係 數及晶圓上透明薄膜厚度決定信號形狀3若最頂上薄膜對 照明光之波長範圍爲不透明且晶圓表面平坦，則未見任何 仏號圖樣。若最頂上薄膜對波長範圍爲透明，則本發明方 法可用於改良蝕刻深度量測的精確度。 本發明提供一種改良電漿蝕刻過程如渠溝及凹槽蝕刻過 程之精確度之方法。此種方法中，渠溝或凹槽被蝕刻入— 層材料層，其於預定蝕刻開口深度不具有擋止層。反而蝕 刻過程進行一段設定時間間期，該段時間基於量測得或估 計得的蝕刻速率計算可獲得預二定蝕刻深度。舉例言之，達 到目標深度之蝕刻時間可基於統計分析或藉干涉計量術即 時測量触刻深度。但使用蝕刻速率估値或干涉計量術來控 制何時須結束蝕刻獲得預定蝕刻深度，由於蝕刻開口過深 或過淺可能導致瑕施結構。根據本發明，提供一種技術以 較爲可再現方式達成更佳精確蝕刻深度之方式控制蝕刻過 程’至於照明光，於反應強度相對於照明光波長作圖將出 現某種彎西圖樣。此圖樣之形狀乃薄膜厚度、此薄膜下方 薄膜之透明度或不透明度、下方薄膜厚度、及全部薄膜之 光學係數的函數。若下方薄膜之厚度及光係數以及上方薄 膜之光係數爲已知’則可對指定上薄膜厚度構成理論信號 。籍由改變上薄膜之指定輸入谭度，可形成一種圖樣，其 密切匹配反射強度相對於波長的實際圖樣。此項匹配出現 於當上薄膜之輸入厚度等於上薄膜之實際厚度該點。根據 本發明，前述量測薄膜厚度技術可用於自動化過程，其對 ^纸误0 S家標準（CNS)A4規格（21〇x 297公釐） (請先閱讀背面之注意事項再填寫本頁) ..-¾--------•訂 iT-------線 經濟部智慧財產局員工消費合作社印製 452881 ^濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 各晶圓於接受處理時補償蝕刻步驟的終點、结果可獲得較 爲在的#刻*度’藉由免除於之後進行離線測量罩 蓋厚度來估計計時蚀刻間期，俾便配合於一批晶圓姓刻過 程中可能遭遇的罩蓋厚度範圍的需求，可改良生產效率。 根據本發明方法可用於決定較爲精確的蝕刻過程终點， 其中罩蓋層係於未由罩蓋層覆蓋時被蝕刻的相同時間區被 蝕刻。此種方法中，蝕刻計劃設計成蝕刻罩蓋層之速率比 蚀刻未由罩盖層覆盖區之速率更慢。蚀到過程中，干擾儀 所見的信號改變，原因爲可見光由罩蓋層之上及下表面反 射，由罩蓋層下方薄膜產生及二由正在被蝕刻的凹槽底部反 射。若最上方薄膜之蝕刻速率比較最上方罩蓋薄膜之蝕刻 速率爲已知，則可估計隨時間之經過有多少最上方薄膜被 钮刻過程去除。由最上方薄膜或罩蓋及下方薄膜產生的信 號可由全體信號中扣除，全體信號爲薄膜信號及來自凹槽 底部信號的组合。藉此方式可獲得更爲精確的測定凹槽深 度3 傳统干涉計量術進行凹槽/渠溝蝕刻深度測量時，被蝕 刻的開口深度係與罩蓋層頂部相關。雖然統計學上可能實 際罩蓋厚度等於預期罩蓋厚度，但更爲可能由於製造過程 的起伏波動，造成罩蓋層厚度變化至某種的程度。藉由麥 照藉干涉計量術量測至罩蓋層颉部的蝕刻深度，於需要高 精度的裝置結構中，以介於開口底部與罩蓋層頂部間距之 函數來結束蝕刻過程可能造成未滿足蝕刻深度需求的独刻 深度。此點於軍蓋層比預期更薄時特別成問題。藉由參照 _ -12- _____ 本纸張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） _-----------1¾ --------'訂 *1^=-------I {請先閔讀背面之.注意事項再填寫本頁) 4 528 b 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（1〇) 至罩I層底郅的蝕刻深度而非罩蓋層頂部的蝕刻深度測量 値可獲得更爲精確㈣刻深度測定。即使罩蓋層爲整氧化 物頂上的硬質罩盅其可於硬質罩蓋被去除時作爲擋止層， 罩蓋層底邵可作爲臨界參考點。 根據本發明可使用不同光波長於罩蓋層厚度量測。例如 光波長愈長，則薄膜顯然較爲透明。但於淺凹槽/渠溝蝕 刻（例如目標深度爲200至3〇〇毫微米）時，可能需使用約1〇〇 至150毫微米的較短波長來量測淺蝕刻深度。較短波長可 能使罩蓋變成對量測光呈不透明，該種情況下若僅使用單 —波長，則將沒有由罩蓋層底二部產生的信號可用於原位分 析決定罩蓋厚度s根據本發明罩蓋厚度可於固定時間點藉 由觀察波長7晋亦即頻讀範圍產生的圖樣測量s 於覆蛊罩盖層上之一層未完全由本體蝕刻步驟去除之情 况下，可能需要藉由修改蝕刻過程來完全去除罩蓋層上的 殘餘物而進一步改良覃蓋層厚度測量的精確度。例如罩蓋 層厚度量測可能被延遲至凹槽蝕刻開始後，或本體蝕刻持 續一段短時間例如數秒超出監視電漿化學物種產生的终點 信號爲止。舉例言之，凹槽蚀刻可始於一段足夠清除足量 殘餘物來改良厚度量測精確度的時間，厚度量測可於射頻 能量關掉期間於穩定化步驟進行，凹槽蝕刻可於量測完成 後完成。由罩蓋層清除殘餘物支處理常式包括下列步驟· 蝕穿天然氧化物之氣體安定性（無電漿），蝕穿至去除天狄 氧化物，本體蚀刻之氣體安定性（無電毁），本體姓刻附有 由化學物種強度下降監視得之終點，衣體過蚀之氣體安定 -13- 本紙張尺度適用中舀國家標準（CNS)A4規格（210 X 297公釐） (請先"讀背面之注意事項再填寫本頁)
---------h訂 ---------線 I A7 B7
4 528 L 五、發明說明（11 ) 性，本體過蝕經計時而清除殘留於本體蝕刻的殘餘物且恰 開始凹槽蝕刻，凹槽電漿之氣體安定性（無電漿），測量罩 蓋層厚度，凹槽蝕刻附有終點基於干涉計量術比較蝕刻深 度釗量値與先fl彳測得之罩蓋厚度，該厚度已經對凹槽蝕刻 過程厚度的減少作調整。 要言之，根據本發明方法可獲得多種優點，包括蚀刻深 度精確度增高’藉由於晶圓進入電t腔室前免除離線量測 罩蓋厚度的步驟而使生產效率增高，藉由免除需要基於個 別晶圓人工改變蝕刻計劃的需求而提高生產效率D因本發 明方法許可自動原位控料祕點，&本發明比較基於統 計學導出的罩蓋厚度預期値及做刻速率預期値之計時蚀刻 方法可提供顯著優點。 下列實例係供舉例說明如何於半導體製造過程執行本發 明仁本1明可於其它方法具體表現而可由本發明之優點 獲益° 實例1 本發明方法可於凹槽蝕刻方法實施如後。此種方法中’ 開口被蝕刻入基材’基材上有—層罩蓋層，罩蓋層具有開 口’開口呈對應於待形成於基材上開口的預定圖樣3根據 界發明，軍盅層厚度係於蝕刻開口前量測，該厚度用於控 制蝕刻步驟持續時間3藉干涉計量術測定罩蓋層厚度於罩 蓋層屬單屬材料之例被簡化，原因爲厚度的計算將依單層 材科的折射率決定。於罩蓋層係由二或多層组成時，罩蓋 層厚度可計算由於各層折射率不等而複雜化時，仍可使用 ____-14 ~ 本紙張尺度中® ® 準（CNS)A4規格（210 X 297公髮)-—------- (請先閲讀背面之注意事項再填寫本頁) k--------.訂--·!------線 ^濟郄智"·一財雇局員工消費合作社印- 4 528 8 1 A7 B7 五、發明說明（12) 經濟部智慧財產局員工消費合作社印- 干涉計f術來計沐革蓋層厚度s 後文討論中’多晶矽貫穿二氧切軍蓋層之凹槽独刻係 使用南岔度電漿蝕刻器進行，其中射頻能係電感耦合入電 聚反應器内部。㈣過程包括料步報，丨中晶園上的天 然氧化物被去除：本體蝕刻步驟其中罩蓋層頂上的材料被 清除：及凹槽㈣㈣其中罩蓋層開口被㈣至目標深度。 類似的圖案所述作圖之光譜作圖可用來產生資料用於根 據本發明之罩蓋層厚度量測。特別圖1所示4〇〇至5〇〇毫微 米光譜作圖可用來開發軟體程式，該程式計算於罩蓋層蝕 剑開口前之罩蓋滑厚^但無似資訊可於不同光譜範圍例 如10至1000毫微米範圍獲得。軟體程式可用於匹配儲存的 西線側綠（profile)與量測得的曲線側錄，如此於軍蓋層被蝕 刻作用電漿溶蝕之前之一時間點導出罩蓋層厚度。雖然較 佳方法係於罩蓋層蝕刻開口前量測罩蓋層厚度，但使用適 篇開發的軟體，罩盅層厚度的量測也可於蝕刻開口期間獲 得，蝕刻開口期間當罩蓋層由蝕刻作用電漿溶蝕之一或多 個時間點進行曲線匹配處理而量測。換言之，軟體程式可 用於監視溶触期間的實除罩蓋層厚度，以及使用記錄得之 厚度測量値來更爲精確地決定相對於罩蓋層底面之蝕刻深 度測量值。 根據本發明之較佳方法’罩:蓋層厚度係於多晶矽被蝕穿 至罩蓋層之瞬間藉干涉計量術測量。舉例言之可監視電聚 之化學物種（例如氣化矽），且於被監視的電漿化學物種指 示罩蓋層上方該層已經被蝕穿至罩蓋層的瞬間量測罩蓋層 -15- 本纸張尺度通用中國國家標準（CNS)A4規格（210 >=297公釐） <請先閱請背面之;i意事項再填寫本頁) k-------- 丁 I Λέ .1 線丨 528 8 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 A7 B7 五、發明說明（13) 厚度。於蝕刻過程之凹槽蝕刻期間，開口深度可藉干涉計 量術量測。爲了決定何時結束蝕刻過程使開口相對於罩蓋 層底側處於精確蝕刻深度，可使用電腦計算何時已經達到 目標蝕刻深度，計算時考慮⑴相對於同時被蝕刻的罩蓋層 表面之開口深度測量値，（2)罩蓋層蝕刻速率，及（3)先前 量測的罩蓋層厚度。要言之，藉由資料處理補償於干擾儀 量測開口深度期間，參照蝕刻深度測量値至罩蓋層頂面的 相關不精確度，可獲得相對於罩蓋層底面高度精確測定蝕 刻深度。 實伸2 後文討論中’使用高密度電漿蝕刻器，其中射頻能係電 感耦合入電漿反應器’對P -攙雜矽基材上之多晶矽於氮化 矽罩蓋層上之堆疊結構進行凹槽蝕刻。凹槽蝕刻過程係於 一系列反向蝕刻及多晶矽填補步驟進行。第―蝕刻步驟中 ，堆登結構包括一層300毫微米多晶矽層於一層2〇〇毫微米 氮化物罩蓋層上於p -攙雜碎基材上，各凹槽具有一 (臭氣CVD)軸環，進行第一步驟達到目標凹槽蝕刻超過 1000毫微米。多晶矽沉積於蝕刻開口，罩蓋層上覆蓋多晶 矽，此時堆疊結構包括一層400毫微米多晶矽層於氮化物 罩盖層（於第一步驟已經被蝕刻至！ 5〇毫微米）上於p -攙雜 矽基材上。第一蝕刻步驟中開-口被蝕刻至目標深度12〇± 3〇 毫微米。於沉積多晶矽而填補蝕刻開口且覆蓋罩蓋層後， 結構藉CMP平面化，此時堆疊結構包括氮化物罩蓋層（被抛 光至約120毫微米）於p-攙雜矽基材上。於第三蝕刻步驟， -16- 本紙張尺度適用中固國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ‘^--------，訂--Γ--------線丨 4 528 8 經濟部智慧財產局員工消費合作社印製 Λ7 _________Π7__ 五、發明說明（14) 開口被蝕刻至50± 1 5毫微米目標深度。 於第三蝕刻步驟前之400毫微米至5〇〇毫微米光譜響應顯 示於圖1 ’其中曲線指示存在有透明膜，亦即氮化矽罩蓋 層，原因爲多晶矽已經藉CMP過程由罩蓋層上清除故。於 450毫微米的光譜響應相對於時間作圖顯示於圖2，其中曲 線顯示一波尖於約20秒，此處天然氧化物被去除：—平坦 部此處射頻能被關閉，而蝕刻氣體處方對凹槽蝕刻作改變 且電漿破穩定化：一弩曲邵係由罩蓋層頂及姓刻開口底反 射的組合信號之干擾計量圖樣產生：及一波尖於約7〇秒指 示蚀刻終點。 二. 前述第一及第二蝕刻步驟中進行蝕穿、本體蝕刻及凹槽 蝕刻步驟。蝕穿步驟去除天然氧化物，本體蝕刻步驟則由 罩蓋層清除多晶石夕’及於凹槽蚀刻步驟，開口於第—蚀刻 步驟被蝕刻至超過1000毫微米深度及於第二蝕刻步躁被姓 刻至超過100毫微米深度。第一及第二蝕刻步驟之本體姓 刻及凹槽蚀刻部分於4 5 0毫微米之光譜強度相對於時間作 圖類似圖3所示，其中最初曲線尖銳升高指示電漿被開啓 ，於10秒之凸塊指示蝕穿步驟接著爲電漿穩定化步驟，及 於约70秒出現彎西信號指示於本體蝕刻期間多晶矽層被蚀 刻去除而使剩餘多晶矽薄膜對被監視的頻率（亦即450毫微 米）爲透明3如圖3所示’随著-多晶砂膜的變薄，臂曲信號 強度增高，以及於約90至100秒出現的曲線平坦部指示射頻 能被關閉而凹槽蝕刻之新蝕刻氣體化學被穩定化之間期。 於西線平坦部前方，產生本體多晶矽蝕刻完成之特徵性终 __— -17- 尺度这用中0國家標準（CNS)A4規格（210* 297公芨） (請先閱讀背面之注意事項再填寫本頁) . n n t 1 n nr,._ t n I : I V" 線- 45288» A7 ____ B7___ 五、發明說明（15) 點信號，於該點，蝕刻氣體化學改成凹槽蝕刻氣體化學， 以及進行罩蓋層厚度測量。 <請先閱讀背面之沒意事項再填寫本頁) 圖4顯示450毫微米及500毫微米之光譜響應曲線。如所 示，於450毫微米及500毫微米之光譜響應差異在於較長波 長500毫微米線偵測得被溶蝕的多晶矽膜透明度比450毫微 米線更早》此種多頻資料可與根據本發明所得其它資料合 併用於決定凹槽蝕刻步驟的適當終點。 前述第三蚀刻步報僅進行蚀穿及凹槽姓刻步驟〇蚀穿步 驟中’天然氧化物被去除，凹槽蝕刻期間，罩蓋層開口被 蝕刻至超過30毫微米深度。45二0毫微米之光譜作圖示於圖2 ’其中曲線最初升高指示電漿的激勵，第—平坦部指示電 漿ί急足化’ 20秒左右的波尖指示天然氧化物被蚀穿，於 至40秒的平坦部栺示凹槽蝕刻之蝕刻化學改變及電衆魏定 化’於約35秒的彎曲部指示開口被蝕刻，及於約乃秒的波尖 指示蝕刻終點。於第一及第二蝕刻步驟中，於凹槽蝕刻氣 體穩定化期間可進行罩蓋層厚度量測，當晶圓首次被引進 電漿腔室内部時，可作第三蝕刻步驟之罩蓋層厚度量測。 雖然已經參照晶圓作爲半導體基材説明本發明，但本發 經濟部智慧財產局員工消費合作社印製 明方法可應用於其它需要蝕刻深度精確的半導體基材。例 如此等基材包括磁碟機组件，扁平面板顯示器基材等。 前文已經説明本發明之原理、較佳具體例及作業模3但 本發明絕非視爲囿限於此處討单的特定具體例。如此前述 具體例需視爲説明性而非限制性，需瞭解業界人士可未悖 離如隨後申請專利範圍界定之本發明之範圍對該等具體例 做改變。 ____- 18- 紙張尺度適闬令國國表標準（CNS)A·!規格（21〇 X 297公髮) '—-

Claims (1)

  1. 經濟部中央標準局負工消費合作社印装 ~'申請專利範圍 種於—電漿腔室中在—半導體基材上蝕刻開口之方 法’包含下列步驟： 將半導體基材支持於一電漿腔室之一基材支架上， 此半導體基材包括—罩蓋層及於罩蓋層中之開口，其 含有待蚀刻材料； 經由於電漿腔室產生—蝕刻電漿而蝕刻罩蓋層開口内 部的材料； 於元成罩蓋層開口材料的蝕刻前，量測罩蓋層厚度； 控刮蝕刻步驟期間而達成相對於罩蓋層底侧之目標蝕 刻深度； :: 當獲得開口之目標蝕刻深度時熄滅蝕刻電漿：以及 由腔室中移出基材。 2·如申請專利範圍帛i，之方法…該測量步驟係藉 干涉計量術進行及該電漿爲高密度電漿。 3_如申請專利範圍第τ項之方法，其中該測量步驟係於 電漿之化學物種被偵測得時進行。 4. 如申請專利範圍第3項之方法，其中該罩蓋層爲氮化 矽製成，及該化學物種爲氣化矽，或罩蓋層爲光阻及 化學物種爲一氧化碳。 5, 如申請專利範圍第丨項之方法，其中於測量步驟前覆 蓋於覃蓋層上之一層材料由輩蓋層上清除。· 6 .如申請專利範圍第1項之方法，其中於蝕刻步驟前， 覆蓋於罩蓋層上之一層材料係藉化學機械拋光去除。 _ _ ^ 19 - 本紙乐尺度適用中國囿家標準（CNS ) A付L格（210X297公楚） . 乂· .1Γ—. 魂3 * *· (請先閲讀背面之注意事項再填寫本頁·) 4 52G c, ABCD 六、申請專利範圍 {請先閱讀背面之注意事項再填寫本頁) -7 .如申請專利範圍第1項之方法’其中於開口中的材料 於目標蝕刻深度上不含一擋止層3 8 .如申請專利範圍第1項之方法，其中該罩蓋層主要係 由氮化矽组成，及開口的材料主要係由多晶矽組成3 9 .如申請專利範圍第1項之方法，其中該罩蓋層包含二 或多層材料或光阻。 10. —種於一電漿腔室蝕刻一半導體基材之開口之裝置， 該裝置包含： 一電漿蚀刻腔室，包括一氣體供應源用以供給一種蝕 刻氣體至腔室内部； 一 一基材支架，用以支持一半導體基材於電漿腔室内部 ，半導體基衬包括一罩蓋層及於罩蓋層中之開口含有 待蝕刻材料： 一能源，其可激勵蝕刻氣體成爲電漿，電漿於蝕刻步 驟期間蝕刻罩蓋層開口内部材料： 經濟部中央標孪局員工消費合作社印裝 一厚度量測裝置，其量測罩蓋層厚度及於完成蝕刻罩 蓋層的開口材料前，輸出一信號可代表該量測得之罩 蓋層厚度；以及 一控制器，其接收由厚度量測裝置輸出的信號，及自 動調整蝕刻步驟而達到相對於罩蓋層底側之目標蚀刻 深度，當獲得開口之目標蝕刻深度時，控剎器終止蚀 刻步驟s 11. 如申請專利範圍第10項之裝置，其中該厚度測量裝置 _-20-_ 本纸張尺度適用中國國家榡準（CNS } A4規格（210X297公釐） 4 528 b 8 8 8 8 ABCD 經-部智'"財產局員工消費合作社印裝 六、申請專利範圍 爲干擾儀及能源產生高密度電漿。 12.如申請專利範園第10項之裝置，其進一步包含一偵測 器，其可於蝕刻覆蓋於軍蓋層頂上之一層材料層期間 偵測罩蓋層上表面的暴露出，於電漿的化學物種被偵 測得時，偵測器輸出厚度量測信號給控制器。 1 3.如申請專利範園第1 2項之裝置，其中該罩蓋層爲氮化 矽製成及偵測器偵測得之化學物種爲氣化矽：或罩蓋 層爲光阻及由偵測器偵、測得之化學物種爲一氧化碳3 14. 如申請專利範園第10項之裝置，其中該厚度測量裝置 測量於蚀刻過程期間之厚度，該独刻過程包括清除覆 蓋於罩蓋層上之一層材料層。 15. 如申請專利範園第10項之裝置，其中該厚度測量裝置 測量已經藉化學機械拋光之罩蓋層厚度。 1 6.如申請專利範圍第1 0項之裝置，其中該控制器於蝕刻 開口材料期間結束蝕刻步骤，開口中無擋止層存在於 目標蝕刻深度。 1 7.如申請專利範圍第10項之裝置，其中該罩蓋層主要係 由鼠化碎组成及開口材料主要係由多晶^夕組成3 18.如申請專利範固第10項之裝置，其中該罩蓋層包含二 或多材料層或一光阻5 -21 - (讨先閱讀背面之注意事項再填艿大二貝)
    本紙汝尺度速用令國國家標準（CNS ) A4現格（210X297公釐）
TW088116760A 1998-09-30 1999-09-29 Method and apparatus for improving accuracy of plasma etching process TW452881B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/163,303 US6136712A (en) 1998-09-30 1998-09-30 Method and apparatus for improving accuracy of plasma etching process

Publications (1)

Publication Number Publication Date
TW452881B true TW452881B (en) 2001-09-01

Family

ID=22589402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116760A TW452881B (en) 1998-09-30 1999-09-29 Method and apparatus for improving accuracy of plasma etching process

Country Status (8)

Country Link
US (2) US6136712A (zh)
EP (1) EP1129478B1 (zh)
JP (1) JP4563584B2 (zh)
KR (1) KR100659163B1 (zh)
AU (1) AU6246499A (zh)
DE (1) DE69942983D1 (zh)
TW (1) TW452881B (zh)
WO (1) WO2000019505A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089318A1 (en) * 1999-09-30 2001-04-04 Infineon Technologies AG Method for determining the endpoint of etch process steps
US6413867B1 (en) * 1999-12-23 2002-07-02 Applied Materials, Inc. Film thickness control using spectral interferometry
US6620631B1 (en) * 2000-05-18 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Plasma etch method for forming patterned layer with enhanced critical dimension (CD) control
CN1258811C (zh) * 2001-02-14 2006-06-07 先进微装置公司 控制蚀刻选择性的方法和装置
US6545753B2 (en) * 2001-06-27 2003-04-08 Advanced Micro Devices, Inc. Using scatterometry for etch end points for dual damascene process
KR100438379B1 (ko) * 2001-09-05 2004-07-02 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자제조공정의 종점판정방법과 장치 및 그것을사용한 피처리재의 처리방법과 장치
US6778268B1 (en) * 2001-10-09 2004-08-17 Advanced Micro Devices, Sinc. System and method for process monitoring of polysilicon etch
US7204934B1 (en) * 2001-10-31 2007-04-17 Lam Research Corporation Method for planarization etch with in-situ monitoring by interferometry prior to recess etch
US6686270B1 (en) * 2002-08-05 2004-02-03 Advanced Micro Devices, Inc. Dual damascene trench depth monitoring
US7399711B2 (en) * 2002-08-13 2008-07-15 Lam Research Corporation Method for controlling a recess etch process
US6979578B2 (en) 2002-08-13 2005-12-27 Lam Research Corporation Process endpoint detection method using broadband reflectometry
US7019844B2 (en) * 2002-08-13 2006-03-28 Lam Research Corporation Method for in-situ monitoring of patterned substrate processing using reflectometry.
DE10255850B4 (de) * 2002-11-29 2007-12-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Halbleiterstrukturen unter Ausbildung einer Signalschicht zur Generierung charakteristischer optischer Plasmaemissionen und integrierter Schaltungschip
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
US6979579B1 (en) * 2004-03-30 2005-12-27 Lam Research Corporation Methods and apparatus for inspecting contact openings in a plasma processing system
US7069098B2 (en) * 2004-08-02 2006-06-27 Advanced Micro Devices, Inc. Method and system for prioritizing material to clear exception conditions
US7514277B2 (en) * 2004-09-14 2009-04-07 Tokyo Electron Limited Etching method and apparatus
US7296103B1 (en) 2004-10-05 2007-11-13 Advanced Micro Devices, Inc. Method and system for dynamically selecting wafer lots for metrology processing
US7076321B2 (en) * 2004-10-05 2006-07-11 Advanced Micro Devices, Inc. Method and system for dynamically adjusting metrology sampling based upon available metrology capacity
US20080066866A1 (en) * 2006-09-14 2008-03-20 Martin Kerber Method and apparatus for reducing plasma-induced damage in a semiconductor device
US7444198B2 (en) * 2006-12-15 2008-10-28 Applied Materials, Inc. Determining physical property of substrate
US7952708B2 (en) 2007-04-02 2011-05-31 Applied Materials, Inc. High throughput measurement system
KR101307247B1 (ko) * 2012-09-26 2013-09-11 가톨릭대학교 산학협력단 보상구조물을 이용한 실리콘웨이퍼 에칭 방법 및 이를 이용한 에너지 하베스터 제조 방법
CN103107080B (zh) * 2013-01-11 2017-02-08 无锡华润上华半导体有限公司 一种解决深沟槽刻蚀工艺中圆片表面糊胶的刻蚀方法
KR101469000B1 (ko) * 2013-07-17 2014-12-04 주식회사 엠엠테크 글라스 박형화 장치 및 그 방법
US10998215B2 (en) * 2018-06-27 2021-05-04 Facebook Technologies, Llc Monitoring dry-etching of polymer layer for transferring semiconductor devices
US11830779B2 (en) 2020-08-12 2023-11-28 Applied Materials, Inc. In-situ etch material selectivity detection system

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328068A (en) * 1980-07-22 1982-05-04 Rca Corporation Method for end point detection in a plasma etching process
US4367044A (en) * 1980-12-31 1983-01-04 International Business Machines Corp. Situ rate and depth monitor for silicon etching
US4376672A (en) * 1981-10-26 1983-03-15 Applied Materials, Inc. Materials and methods for plasma etching of oxides and nitrides of silicon
US4615761A (en) * 1985-03-15 1986-10-07 Hitachi, Ltd. Method of and apparatus for detecting an end point of plasma treatment
JPS6223113A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 終点検出方法
JPS62299032A (ja) * 1986-06-19 1987-12-26 Canon Inc エツチング監視装置
US4675072A (en) * 1986-06-25 1987-06-23 International Business Machines Corporation Trench etch endpoint detection by LIF
JPS6323324A (ja) * 1986-07-16 1988-01-30 Sharp Corp ドライエツチング装置
JPS63148675A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
FR2616269B1 (fr) * 1987-06-04 1990-11-09 Labo Electronique Physique Dispositif de test pour la mise en oeuvre d'un procede de realisation de dispositifs semiconducteurs
US5045149A (en) * 1988-10-24 1991-09-03 Vlsi Technology, Inc. Method and apparatus for end point detection
US5013400A (en) * 1990-01-30 1991-05-07 General Signal Corporation Dry etch process for forming champagne profiles, and dry etch apparatus
US5021121A (en) * 1990-02-16 1991-06-04 Applied Materials, Inc. Process for RIE etching silicon dioxide
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US5022958A (en) * 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5362356A (en) * 1990-12-20 1994-11-08 Lsi Logic Corporation Plasma etching process control
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
JPH04370929A (ja) * 1991-06-20 1992-12-24 Sharp Corp ドライエッチング方法
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5450205A (en) * 1993-05-28 1995-09-12 Massachusetts Institute Of Technology Apparatus and method for real-time measurement of thin film layer thickness and changes thereof
US5529657A (en) * 1993-10-04 1996-06-25 Tokyo Electron Limited Plasma processing apparatus
JPH07221073A (ja) * 1994-01-31 1995-08-18 Sony Corp 基板のエッチング方法及びエッチング装置
US5465859A (en) * 1994-04-28 1995-11-14 International Business Machines Corporation Dual phase and hybrid phase shifting mask fabrication using a surface etch monitoring technique
JP3778299B2 (ja) * 1995-02-07 2006-05-24 東京エレクトロン株式会社 プラズマエッチング方法
EP0756318A1 (en) * 1995-07-24 1997-01-29 International Business Machines Corporation Method for real-time in-situ monitoring of a trench formation process
US5626716A (en) * 1995-09-29 1997-05-06 Lam Research Corporation Plasma etching of semiconductors
US5747380A (en) * 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
US6034389A (en) * 1997-01-22 2000-03-07 International Business Machines Corporation Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array
US5780338A (en) * 1997-04-11 1998-07-14 Vanguard International Semiconductor Corporation Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
JPH1112769A (ja) * 1997-06-27 1999-01-19 Canon Inc エッチング方法並びに装置及び回折光学素子の製造方法並びに装置

Also Published As

Publication number Publication date
DE69942983D1 (de) 2011-01-05
EP1129478A1 (en) 2001-09-05
JP2002526918A (ja) 2002-08-20
EP1129478B1 (en) 2010-11-24
US6270622B1 (en) 2001-08-07
WO2000019505A1 (en) 2000-04-06
KR100659163B1 (ko) 2006-12-18
US6136712A (en) 2000-10-24
AU6246499A (en) 2000-04-17
JP4563584B2 (ja) 2010-10-13
KR20010075467A (ko) 2001-08-09

Similar Documents

Publication Publication Date Title
TW452881B (en) Method and apparatus for improving accuracy of plasma etching process
EP1218689B1 (en) Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source
TW398036B (en) Method of monitoring of chemical mechanical polishing end point and uniformity
US7884024B2 (en) Apparatus and method for optical interference fringe based integrated circuit processing
TW498475B (en) Detection of process endpoint through monitoring fluctuation of output data
TW516075B (en) Method and apparatus for controlling operation of a substrate processing chamber
TW407328B (en) Improved endpoint detection for semiconductor processes
TW541233B (en) Method and apparatus for endpoint detection for chemical mechanical polishing
TW460973B (en) Method and apparatus for monitoring the process state of a semiconductor device fabrication process
TW464967B (en) Plasma etching termination detecting method
TWI311793B (en) Chamber stability monitoring by an integrated metrology tool
TW200405501A (en) Method for controlling a recess etch process
JPH07183348A (ja) デバイスの製造方法
JPH0831446B2 (ja) エツチング過程の制御調節方法
JP2007040930A (ja) 膜厚測定方法及び基板処理装置
TW592891B (en) In-situ detection of thin-metal interface using optical interference
TW201206630A (en) Endpoint control during chemical mechanical polishing by detecting interface between different layers through selectivity change
TWI240326B (en) Method and apparatus for determining an etch property using an endpoint signal
US6635573B2 (en) Method of detecting an endpoint during etching of a material within a recess
TW200403780A (en) Method of judging residual film by optical measurement
US6772620B1 (en) Method of generating calibration data for relative height measurement
TW494449B (en) Method for fabricating test piece of transmission electron microscope
TW201908715A (zh) 資訊判定設備及方法
CN101083220B (zh) 衬底、衬底检测方法以及制造元件和衬底的方法
TW544795B (en) Method for monitoring end point of electrolyzing polishing process

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees