TW451458B - Semiconductor memory device - Google Patents

Description

A7 B7 五、發明說明（1 ) 發明詳述 本發明係有關時鐘同步型的半導體記憶裝置。 過去時鐘同步型SRAM的結構如圖10所示。係將記憶格' 配置在位元線對與字線各交又部上，構成記憶格陣列 。同時設有行解碼器（Row E^ecodh) 105a及字線驅動電 路105b，用於選擇驅動該記憶格陣列ιοί的字線，並設有 攔解碼器106及欄閘（Column Gate)109，用於選擇位元線。 位址Add放入位址緩衝器1 04内，行位址RA被送入行解碼 器1 05a内，欄位址CA則被送入攔解碼器106内。位址緩衝 器丨04包含位址鎖存器（Address Latch)，與藉由時鐘緩衝器 10 2所放入的時鐘信號c L K同步控制位址的放入。放入晶 片賦能（Chip Enable)信號/CE '寫入賦能（Write Enable)信 號/ WE的指令緩衝器1 〇7也是藉由時鐘信號CLK來控制。輸 出賦能信號/ OE不實施同步控制。 藉由時鐘緩衝器102所放入的時鐘信號CLK，被送至控制 信號產生電路103上，藉由該控制信號產生電路1〇3，與時 鐘信號CLK同步產生各種控制脈衝信號。具體而言，是從 控制信號產生電路103上產生用於啓動感測放大器110的感 測.放大器脈衝信號SAP、用於啓動寫入電路111的寫入脈衝 信號WP及用於啓動字線驅動電路1 〇5b的字線脈衝信號WLP 等。 、 放在指令緩衝器107内之晶片賦能信號/CE、窝入賦能信 號/WE及轉送指令缓衝器1〇7的輸出賦能信號/OE，在指令 解碼器108中邏輯合成，與感測放大器脈衝信號SAP同時產 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

· j — l· I I I 訂--------I 經濟部智慧財產局員工消費合作社印製 45 1 45 8 A7 ___B7五、發明說明（2 ) 經濟部智慧財產局員工消費合作社印製 生用於啓動感測放大器電路110的感測放大器控制信號 SAC、與寫入脈衝信號WP同時產生用於啓動寫入電路111 的寫入電路控制信號WCC及用於啓動讀出資料緩衝器112 的輸出緩衝器控制信號OBC。藉由寫入資料緩衝器1 13所 放入的資料，藉由啓動寫入脈衝信號WP及寫入電路控制 信號WCC的寫入電路111，提供記憶格陣列101。 圖11A及圖11B爲用於説明圖10之時鐘同步型SRAM工作 的時間（Timing)圖，分別顯示寫入週期及以後的讀出週 期。. 希望解決的問題 上述的時鐘同步型SRAM需要將藉由控制信號產生電路 103所產生的内部控制信號時間及脈衝寬做最適當的設 定，其具體説明如下：如圖11A及圖11B所示， (a-1)字線脈衝信號WLP，爲了防止選擇錯誤的字線，需 要設定確定行解碼器105a的輸出信號後所產生的時間。若 該時間設定埤遲，就會因後續孰行的工作延後而降低電路 工作的速度。 (a-2)字線脈衝信號WLp的脈衝寬度決定了啓動字線的時 間.。字線啓動時間包括記憶格資料從位元線，經由資料 線，以.足夠的振幅傳送至感測放大器u〇所需的時間。這 個時間若過長，會增加記憶格的耗電。 (b-Ι)如圖11A所示，寫入脈衝信號|!>爲了防止資料寫入 錯誤襴的位元線，需要設定確定攔解碼器1〇6輸出信號後 所產生的時間。若該時間設定過遲，就會因後 -5- 本紙張尺度適國家標準（CNS)A4規格⑽x挪公釐） (請先閱讀背面之注意事_項再填窩本頁) I'裝·

Λ I n I l·---訂---------線 5 彳 45 8 A7 B7 五、發明說明（3 作延後而降低電路工作的速度。 〇>2)寫入脈衝信號WP的脈衝寬度決定 ⑴的時間。寫入電路⑴啓動時間包括足夠傳== 至貪枓線線及位辑，似記憶格資料所需的時間 時間若過長，會延遲以後所執行之位元線預充電的時間， 當工作頻率高時’在下一個讀出工作中，寫入資料仍块奋 殘留在位元線上，因而影響資料讀出工作。 |、3 (C)感測放大器脈衝信號SAP，如圖nB所示，由於傳送 至資料線上的資料振幅極大，因此需要設定啓動感測放大 器H0所發生的時間。㈣間若過早，可能造成感測放大 器110工作錯誤；料間過遲，則連帶延後讀出資料的輸 出，降低讀出工作迷度。 & 隨著圖形微細化及記憶體容量的增加，受到信號線的寄 生容量及寄生電阻的影響較大，因而不易設定以上之内部 控制信號的時間與脈衝寬度。爲求做最適當的設定，需要 製作數個改變用於設定時間之反向器鏈（Inverter chain)階 數的試製品，並對這些試製品進行特性評估。然而進行試 製评估將耗費較大的成本及時間，以致造成記憶體成本過 高 此外，爲了確實防止電路工作錯誤，雖然需要設定所犧 牲的工作速度及耗電時間等，但是過去實際上並不能確認 是否犧牲了過多的工作速度及耗電。. 另外一項問題是，記憶體工作頻率高時，不可以使用廉 價的低工作頻率測試器來進行電路工作的驗證評估。只能 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) (請先閱讀背面之注意事項再填貧本頁) T -----r---訂---------線( 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 使用以高速工作的筇貴測試器來驗證評估，等於增加了記 憶體的成本。 圖l2(a) (b)分別顯示工作頻率低及高時，圖nA及圖UB 所示之工作時間圖中的主要部分。 字線脈衝信號WLP及寫入脈衝信號wp下降、完成對記憶 格的寫入後，位元線對藉由預充電電路向VCC充電。但是 位元線上的寫入資料與從記憶格所讀出的資料不同，因 ” L"端的電位低，因而對VCC的充電耗時。圖i2(a)中，因 週期時間長，寫入週期中之位元線上沒有寫入資料，位元 線對於VCC預充電充滿後，產生感測放大器脈衝信號 SAP。此時，藉由感測放大器電路讀出資料，不會受到前 一個週期所窝入資料的妨礙。但是，若如圖12(b)所示，週 期時間短時，位元線預充電的時間變短，位元線在對vcc 充電充滿之前即產生感測放大器脈衝信號SAP。若讀出週 期的讀出資料與之前的寫入資料相反時，可能無法正常的 執行資料讀出，造成工作錯誤。過去對此種高速工作的驗 證評估，必須使用高速的測試器。 本發明的目的是針對上述狀況，提供一種便於驗證評估 特拄的時鐘同步型半導體記憶裝置。 解決問題的手段 本發明有關的半導體記憶裝置係由以下各部分所構成： 記憶格陣列；控制信號產生電路，其係依據時鐘信號至少 產生第一至第三個控制信號；字線驅動電路，其係與該控 制信號產生電路所產生之第一個控制信號同步驅動前述記

本紙張尺㈣财_ 29?i¥T 451458 A7 B7 五、發明說明（5 ) 憶格陣列的字線；感測放大器電路，其係與前述控制信號 產生電路所產生之第二個控制信號同步讀出前述記憶格陣 列的位元線資料；寫入電路，其係與前述控制信號產生電 路所產生之第二個控fl!信號同步對前述記憶格陣列執行資 料窝入：及監視手段，其係用於從外部監视至少一個從前 述控制信號產生電路所產生的第一至第三個控制信號。 本發明具備監視手段，可以監視依據時鐘信號所產生之 内部控制信號的時間及脈衝寬度，因而便於驗證評估記憶 體内部電路。具體而言，本發明可以運用從控制信號產生 電路所產生之第一至第三個控制信號來執行資料讀出/寫 入的第一個工作模式（一般工作模式），與啓動監視手段， 輸出至少一個第一至第三個控制信號的第二個工作模式 (測試工作模式）’來驗證評估記憶體内部電路。 經濟部智慧財產局員工消費合作社印製 此外，本發明有關之另一種半導體記憶裝置係由以下各 部分所構成：記憶格陣列；控制信號產生電路，其係依據 時鐘信號至少產生第一至第三個控制信號；字線驅動電 路，其係與該控制信號產生電路所產生之第—個控制信號 同步驅動前述記憶格陣列的字線；感測放大器電路，其係 與前述控制信號產生電路所產生之第二個控制信號同步讀 出前述記憶格陣列的位元線資料；寫入電路，其係與前述 控制信號產生電路所產生之第三個控制信號同步對前述記 憶格陣列執行資料窝入；及控制信號切換手段，其係在前 述控制信號產生電路上產生依據外部控制信號的脈衝^ 號，來取代至少一個從前述控制信號產生電路所產生之第 -8 - 本紙張尺度舶巾關家標準（CNS)A4規格（210 X 297公g ) 451458 經濟部智慧財產局員工消費合作社印製 A7 Β7 五、發明說·明（6 ) 一至第三個控制信號。 如此，藉由運用外部的控制信號，取代内部與時鐘信號 同步產生的控制信號，可以執行切換時間與脈衝寬度的各 種驗證工作。 本發明的最佳實施例爲，除了上述第一與第二個工作模 式之外，還具備藉由控制信號切換手段供應外部控制信 號，執行資料讀出/寫入的第三個工作模式，來取代至少 一個前述第一至第三個控制信號。 本奋明的監視手段可以由以下各部分所構成：監視器輸 出端子’其係至少輸出一個從前述控制信號產生電路所產 生之第一至第三個控制信號；監視器用輸出緩衝器，其係 用於將至少一個由從前述控制信號產生電路所產生之第一 至第三個控制信號輸出至前述監視器輸出端子；及監視器 控制輸入端子，其係供應用於啓動該監視器用輸出緩衝器 的監視器控制信號。 此時的監視器輸出端子可以設定爲專用端子，或是至少 部分與其他信號端子共用。 另外’本發明的控制信號切換手段可以由以下各部分所 構成：切換控制信號輸入端子，其係輸入用於啓動至少部 分前述控制信號產生電路的切換控制信號，及外部控制信 號輸入端子，其係用於輸入前述外部控制信號。此時，對 於至少一個前述第一至第三個控制信號，可以不設定外部 控制信號輸入端子.，而是將時鐘信號輸入端子所輸入的時 鐘信號作爲前述外部控制信號之用。 111 - ----r---訂---if--線、". (請先閱讀背面之注意事項再填寫本頁) -9 - 本紙張尺度適用中國國家趙進相始· ΟΙΛ * / a S3 < 0 Λ 4 \ - 4 4 一 * ) 451458 A7 B7 五、發明說明（7 ) 具體實施例 · 以下參照圖式來說.明本發明的具體實施例。 採用本發明*體實施例之時鐘同步型服趙的記憶格陣 列及其周邊電路結構，如圖！所示；配置在圖t之電路周邊 的電路結構，如圖2所示。 記憶格陣列1由靜態型記憶格Mc配置在各個位元線對 BL、bBL及字線WL的各交又部上所構成。並設有行解碼 器2及字線驅動電路3，用於選擇驅動該記憶格陣列ι的字 冰WL。行％碼器2將行位址ra解碼，選擇一條字線wl。 字線驅動電路3藉由與時鐘信號同步產生的字線脈衝信號 WLP來啓動，並將解碼輸出傳送至字線所 構成。 記憶格陣列1的位元線對BL、bBL係藉由欄解碼器4及藉 由其解碼輸出所控制的攔閘（CSG) 5來選擇。欄解碼器4將 欄位址CA解碼，選擇一攔，欄閘5藉由該解碼輸出選擇性 的啓動，位元線對BL、bBL連接資料線,DQ、bDQ。 資料線對DQ、bDQ中設有用於讀出位元線資料的感測放 大器電路6及將寫入資料傳送至bBL的窝入電路8。感測放 大,器電路6藉由與時鐘信號CLK同步產生的感測放大器脈 衝信號SAP與依據指令，以資料讀出模式所產生的感測放 大器控制信號SAC的邏輯積來啓動。窝入電路8藉由與時 鐘信號CLK同步產生的寫入脈衝信號wp與依據指令，以資 料寫入模式所產生的寫入控制信號WCC的邏輯積來啓動。 藉由感測放大器電路6所讀出的資料，經過讀出用資料 •10- (請先間讀背面之注意事項再填寫本頁)

. I I I l· I I I * J I I I 經濟部智慧財產局員工消費合作社印製 1U Z Λ y Q ' V f 师 n I } 一 / y 4 5 彳 45 8 A7 B7 五、發明說明（8 ---------------!}衷! .、 (請先閲讀背面之注意事項再填'寫本頁) ^衝器7,從資料輸*端子卿了取出，並經過依據指令所 產生之輸出緩衝器控制信號0BC來啓動的讀出用資料緩衝 器7’從資料輸出端子_丁取出。寫入資料從資料輸入端 子din經過寫入用資料缓衝器1〇傳送至資料暫存器9,再傳 送至寫入電路8。 記憶格陣列i的各位元線對BL、bBL上分別設有位元線預 充電電路P C Η。該位元線預充電電路p c H係藉由寫入脈衝 k號WP及字線脈衝信號WLp所輸入的G2來控制。 亦即，NOR閘G2在字線脈衝信號WLp及寫入脈衝信號wp 均爲11 L”時，輸出” H”，藉此來啓動位元線預充電電路 PCH。 --線：、 爲了產生内那控制信號的字線脈衝信號Wlp、窝入脈衝 k號WP及感測放大器脈衝信號sap ’設有如圖2所示的控 制信號產生電路U ^構成該控制信號產生電路〗丨的字線脈 衝信號（WLP)產生電路lla、寫入脈衝信號（wp)產生電路 lib及感測放大器脈衝信號（SAp)產生電路ilc，依據藉由 時鐘緩衝器23從時鐘信號輸入端子22所傳送的時鐘信號 CLK ’分別產生指定時間與脈衝寬度的字線脈衝信號 WLP、寫入脈衝信號WP及感測放大器脈衝信號SAP。 經濟部智慧財產局員工消費合作社印製 本實施例’爲了可以從外部切換從控制信號產生電路i j 所產生之各内部控制信號的時間與脈衝寬度，因此設有輸 入切換控制信號PCS的PCS輸入端子16、輸入寫入脈衝控 制信號WPC的WPC輸入端子18及輸入感測放大器脈衝控制 信號SAPC的SAPC輸入端予20。切換控制信號PCS、寫入 n I- -11- 本紙張尺度適用申國國家標準（CNS)A4規格（210 X 297公釐） A7 45 1 45 8 _______B7_____ 五、發明說明（9 ) 脈衝控制信號WPC及感測放大器控制信號SAPC分別經過 緩衝器17 ' 19及21傳送至控制信號產生電路1丨上。 詳細内容如後述，不輸入切換控制信號PCS時，控制信 號產生電路11則輸出内部預設時間與脈衝寬度的字線脈衝 信號WLP '寫入脈衝信號WP及感測放大器脈衝信號SAP。 輸入切換控制信號PCS時，部分的控制信號產生電路11不 啓動，而是依據從外部所提供的寫入脈衝控制信號WPC、 感測放大器脈衝控制信號SAPC，產生指定時間的寫入脈 衝信號WP及感測放大器脈衝信號SAP。字線脈衝信號WLP 不提供外部控制信號，可以藉由調整時鐘信號CLK的週期 來調整時間及脈衝寬度。 此外本實施例如圖2所示，爲了監視將控制信號產生電 路11所產生之内部控制信號脈衝取出至外部，設有用於分 別將各内部控制信號輸出至外部之監視器用輸出缓衝器 12a、12b、12c及相對應的監视器輸出端予13a、13b、 13 c。此外，爲了執行一般資料讀出/寫入工作模式與利用 監視器端子13a、13b、13c監視内部控制信號之工作模式 的切換，設有輸入監視器控制信號PM的PM輸入端子14及 輸.入緩衝器15。監視器控制信號pm是在監视工作模式中 啓動監視器用輸出緩衝器12a、12b、12c。 監視器輸出端子13a、13b、13c也可以全部採用監視器專 用端子’不過本實施例是將其部分與其他端子共用。具體 而言，寫入脈衝信號監視器端子13b並非專用端子，而是 採用監視器輸出端子DOUT。因此，設有由輸出緩衝器控 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 7^裝 -----^丨丨訂---！丨丨丨*線、· 經濟部智慧財產局員工消費合作社印製 A7 451458 B7___ 五、發明說·明（1〇 ) 制仏號OBC及監視器控制信號pM之邏輯積的閘g3， 並藉由該AND閘G3的輸出來啓動監視器用輸出缓衝器 12b 〇 另外’該輸出缓衝器12b的輸出，也可以輸入至連接如 圖1所不之資料輸出端子D0UT的輸出緩衝器7上，作爲控 制其啓動、不啓動的信號◊亦即，啓動寫入脈衝信號wp 的監視器用輸出緩衝器12b時，不啓動連接資料輸出端子 DOUT的輸出緩衝器7。藉此，資料輸出端子D〇UT可以共 用在一般工作模式中的讀出資料輸出及測試工作中的監視 器輸出，不致產生衝突。 從位址輸入端子24所輸入之外部位址Add，藉由時鐘信 號CLK放入位址緩衝器/暫存器25内。所放入之位址Add 中’行位址RA係提供給行解碼器2，攔位址CA提供給欄解 碼器4。賦予輸入端子26、28之晶片賦能信號/ CE及窝入賦 能信號/ WE ’分別藉由時鐘信號CLK放入缓衝器/暫存器27 及29内，並送至指令解碼器32中。從輸入端子30所輸入之 輸出賦能信號/ OE，經過緩衝器3 1提供給指令解碼器32。 指令解碼器32藉由所提供之信號邏輯合成，產生寫入電 路控制信號WCC、感測放大器控制信號SAC及輸出緩衝器 控制信號OBC。具體而言，寫入電路控制信號WCC在 / CE=/ WE=" L”的資料寫入工作時爲有效H")。感測放大 器控制信號SAC在/ CE=" L"，/ WE=" H"之資料讀出工作時 爲有效（=ΜΗ·_)。輸出緩衝器控制信號OBC在 /CE=/OE="L”，且/ WE=" Η"之資料讀出工作時爲有效 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

» ί 訂.- KK 1 — ϋ n I 經濟部智慧財產局員工消費合作社印製 4 5 1 45 8

(="H'，）。這些控制信號分別在，，L"時，窝入電路8、感測放 大器電路6及輸出緩衝器7保持在高輸出阻抗不啓動狀態。 記憶格MC、位元線預充電電路pcH及攔閘CSG的部分具 體結構如圖3所示。記憶格^1(：係由反並聯反向器n、12的 鎖存器，以及將其節點選擇性連接在位元線對B]L、吣乙用 的選擇電晶體Q1、Q2所構成。位元線預充電電路pcH係由 閘G2輸出來啓動，藉由電源vcc對位元線對BL、bBL充電 的電晶體Q3、Q4所構成。欄閘(；：阳係由欄解碼器輸出來啓 動之 CMOS傳送閘（Transfer Gate)TGl、TG2所構成。 圖4爲感測放大器電路6的結構圖。該感測放大器電路6 具有經過傳送閘QP1、QP2分別連接資料對dq、bDQ節點 的正反（Flipflop)型感測故大器本體6〇1，及用於以該感測 放大器本體601讀出資料之反向器I45、146之反並聯構成的 鎖存電路602 ^並設有.啓動控制電路603，用於控制使感測 放大器本體601啓動的電晶體QP3、QN3。 啓動控制電路603爲具有與時鐘信號CLK同步，在各時鐘 週期產生感測放大器脈衝信號SAP，及在資料讀出週期產 生感測放大器控制信號SAC之邏輯積的AND閘G42的主 體_。感測放大器脈衝信號SAP藉由OR閘G41及偶數階之反 向器鏈的延遲電路D1，放大延遲電路D1之延遲時間部分 的脈衝寬度，並傳送至AND閘G42。藉此，感測放大器本 體601於感測放大器控制信號SAC爲"H"之資料讀出週期 中，感測放大器脈衝信號SAP所放大的脈衝寬度被時間啓 動。 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) Μ -l·---訂---------線' 經濟部智慧財產局員工消費合作社印製 A7 45 彳 458 _____B7__ 五、發明說·明（12 ) 啓動控制電路603具有感測故大器脈衝信號SAP與感測放 大器控制信號SAC之邏輯積的AND閘G43。藉由該AND閘 G43的輸出所控制的時控反向器（Clocked Inverter)604，設 置在感測放大器本體601及資料鎖存器602之間。亦即，藉 由感測放大器本體601所讀出的資料，經過反向器142及時 控反向器604，傳送至鎖存器電路602内。啓動控制電路 603的延遲電路D1控制感測放大器本體601的啓動時間。在 時控反向器604關閉後，不啓動感測放大器本體6〇 1。 圖5扃寫入電路8的結構圖。寫入電路8具有用於將互補 資料提供给資料線對DQ、bDQ的輸出電路81及82。爲求依 據資料輸入端子DIN的資料互補控制輸出電路81及82，設 有反向器15卜153及NOR閘G52及G53 » NAND閘G51與時鐘 信號CLK同步在各時鐘週期產生之窝入脈衝wp與僅在資料 寫入工作模式週期中產生之寫入電路控制信號WCC進行一 致檢測。該NAND閘G51的輸出爲"L"時，NOR閘G52、G53 的輸出對應於寫入資料，一端爲” H”，另一端爲"L"。如 此，藉由輸出電路81及82，賦予資料線對DQ、bDQ的互補 信號。 圖6爲控制信號產生電路丨丨的具體結構。如前所述，切 換控制信號PCS控制部分控制信號產生電路1丨的啓動、不 啓動，以預先設定之脈衝寬度及時間控制產生字線脈衝信 號WLP、寫入脈衝信號wp及感測放大器脈衝信號sap(一 般工作模式）’或是藉由外部控制信號切換（測試工作模式） 這些脈衝的寬度及時間。在一般工作模式時，切換控制信 ________ _15_ 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公髮） II----------r't·---------tr----------線 ο- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 ^5145s A7 ____-__B7 _ 五、發明說明（13 ) 號爲PCS = "L"。此時，在WLP產生電路〖la、WP產本電路 1 1 b及SAP產生電路1 1 c上，分別保留不啓動的AND閘G6〇、 G63 ' G66及保留啓動的and閘G61、G64及G67。 在一般工作模式時，WLP產生電路1丨&中，時鐘信號CLK 及藉由其奇數階的反向器鏈構成之延遲電路61所產生之延 遲信號的積’藉由AND閘G61取入，該and閘G61的輸出 再經由OR閘G62及偶數階之反向器鏈構成的延遲電路62輸 出字線脈衝信號WLP ».延遲電路6丨決定字線脈衝信號WLP 的脈赛T宽度’延遲電路62的延遲時間r 1則決定字線脈衝 信號WL P之時鐘信號上昇起的時間。 一般工作模式中，藉由WP產生電路lib產生寫入脈衝信 號wp的工作亦同。亦即，時鐘信號CLK及藉由其奇數階的 反向器鏈構成之延遲電路63所產生之延遲信號的積’藉由 AND閘G64取入，該輸出再經由閘g65及偶數階之反向 器鏈構成的延遲電路64輸出寫入脈衝信號wp。延遲電路 63決定寫入脈衝信號WP的脈衝寬度，延遲電路64的延遲 時間r 2則決定寫入脈衝信號wp之時鐘信號上昇起的時 間。 r·般工作模式中，藉由SAP產生電路1 lc產生感測放大器 脈衝信號SAP的工作亦同。時鐘信號clk及藉由其奇數階 的反向器鏈構成之延遲電路65所產生之延遲信號的積，藉 由AND閘G67取入，該輸出再經由閘·G68及偶數階之反 向器鏈構成的延遲電路66輸出感測放大器脈衝信號SAP。 延遲電路65決定感測放大器脈衝信號sap的脈衝寬度，延 -1 6- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁} 裝------„---- 訂--------1 線' ^ 5 1 45 § A7 B7 五、發明說明（14 ) 遲電路66的延遲時間τ 3則決定感測放大器脈衝信號SAp之 時鐘信號上昇起的時間。 在PCS = "H"時的測試模式中，WLP產生電路1 la、WP產 生電路lib及SAP產生電路lie分別啓動保留在AND閘G60、 G63及G66中，AND閘G61、G64及G67則不啓動保留。此 時，時鐘信號CLK在WLP產生電路11a中，通過AND閘 G60、OR閘G62及延遲電路62，輸出字線脈衝信號WLP。 亦即，在WLP產生電路ua中不使用外部控制信號，而是 利用時鐘信號CLK作爲字線脈衝信號WLP。時鐘信號CLK 的脈衝寬度及延遲電路62的延遲時間，決定字線脈衝信號 WLP的脈衝寬度及時間。 另外在WP產生電路1 lb中，屬於外部控制信號的寫入脈 衝控制信號WPC進入藉由PCS= "H”啓動的AND閘G63内。 該AND閘G63的輸出則是經由〇R_閘G65及延遲電路64輸出 寫入脈衝信號WP。亦即，此時藉由控制從外部提供的寫 入脈衝揸制信號WPC的脈衝寬度來決定寫入脈衝信號WP 的脈衝寬度。產生寫入脈衝信號WP的時間則是藉由延遲 電路64的延遲時間r 2及對提供控制信號WPC之時鐘信號 CLK延遲部分的和來決定。 SAP產生電路11 c也是同樣的，屬於外部控制信號的感測 放大器脈衝控制信號SAPC進入藉由PCS = 11 H"啓動的AND 閘G66内。該AND閘G66的輸出則是經由閘G68及延遲電 路66輸出感測放大器脈衝信號SAP。此時藉由控制從外部 提供的感測放大器脈衝控制信號SAPC的脈衝寬度來決定 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) (請先閱讀背面之注意事項再填寫本頁) .，裝· -------J 訂·! !線/ 經濟部智慧財產局員工消費合作社印製 A7 45 1 45 8 五、發明說明（15〉 感測放大器脈衝信號SAP的脈衝寬度。產生感測放大器脈 衝L號SAP的時間則是藉由延遲電路的延遲時間『3及對 提供控制信號SAPC之時鐘信號咖延遲部分的和來決定。 採用上述結構之時鐘同步型一般資料讀出/寫入 工作，與過去相同。於—般工作時，如前所述的監視器控 制仏號PM爲"L"，且切換控制信號pcs亦爲"L"。接著在 執行内部控制信號的監視工作時，pcs仍然爲，,L"，監視 益控制#號PM則爲’’ H"，來執行位址輸入及資料輸入。具 體而s ’在執行窝入週期與爾後之讀出週期時的工作波 形，如圖7A及圖7B所示。圖7A及圖7B使部分時間重疊， 顯示連續的週期。 在窝入週期中，顯示輸入位址# ρ丨作爲行位址RA，輸入 位址# ql作爲欄位址的資料寫入工作。此時，在時鐘信號 CLK上昇端（Edge)開始時間7丨（圖6之延遲電路62的延遲時 間）產生字線脈衝信號WLP，在時鐘信號CLK上昇端開始時 間r 2(圖6之延遲電路64的延遲時間）產生寫入脈衝信號 wp。並藉由寫入脈衝信號WP及寫入電路控制信號Wcc的 AND啓動寫入電路8。 圖7 A中’啓動行解碼器（RD)的輸出後，字線脈衝信號 WLP隨之啓動；襴解碼器（CD)的輸出啓動後，寫入脈衝信 號WP隨之啓動。藉此執行正常的資料寫入工作，並將寫 入資料傳送至對應於攔位址# q 1的位元線對BL、bBL内。 採用本實施例時，是針對這些脈衝信號，由圖2的監視 器端子13a輸出WLP監視器，並由圖2的監視器端子13b(亦 "18" K紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音m-項再填寫本頁) ----r I I _ ---— ml— . 經濟部智慧財產局員工消費合作社印製 4 5 1 45 8 A7 五、發明說明（16 ) 即’共用端子的資料輸出端子DOUT)輸出WP監視器。 寫入週期之後的讀出週期，如圖7B所示，顯示輸入位址 # p2作爲行位址RA，輸入位址# q2作爲櫚位址的資料讀出 工作。此時，在時鐘彳言號CLK上昇端開始時間τ丨（圖6之延 遲電路62的延遲時間）產生字線脈衝信號wlp，在時鐘信 號CLK上昇端開始時間r 3 (圖6之延遲電路66的延遲時間）_ 產生·感測放大器脈衝信號SAP。並針對這些控制信號，由 監視器端子13a輸出WLP監視器，並由監視器端子i3c輸出 SAP監·視器。 如上所述，在監視器控制信號PM = H”，切換控制信號 PCS =" L”的條件下，藉由執行資料寫入/讀出工作，可以 監視屬於内部控制信號的字線脈衝信號WLP、寫入脈衝信 號WP及感測放大器脈衝信號SAP _。藉此，即可藉由比.較最 佳的内部控制信號時間與脈衝寬度來進行評估驗證。 其次，圖8A及圖8B爲在監視器控制信號pm="H"，切換 控制信號PCS =" H"的條件下，藉由外部控制信號切換内 部控制信號，執行測試工作時的工作時間。圖8A仍爲寫入 週期，圖8B則爲爾後的讀出週期，並使兩者的時間部分重 疊來顯示。晶片賦能信號/CE '寫入賦能信號/WE、位址 Add輸入及資料輸入DIN與圖7A及圖7B相同，故予以省 略〇 如圖8A所示，在該測試工作模式中，字線脈衝信號WLP 具有由時鐘信號CLK之脈衝寬度所決定的脈衝寬度，並在 時鐘信號CLK上昇端開始時間it 1產生。如圖6的説明，雖 • 19- 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝------„— —丨訂--------線^y · 經濟部智慧財產局員工消費合作社印製 451458 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（17 ) 然對於字線脈衝信號WLP不使用外部控制信號，但是，如 圖8A中的虛線與實線所示，可以藉由改變時鐘信號CLK的 寬度來設定字線脈衝信號WLP的脈衝寬度。而該字線脈衝 信號WLP則可藉由從監視器端子i3a輸出WLP監視器來獲 得。 至於寫入脈衝信號WP，則藉由提供屬於外部控制信號的 寫入脈衝控制信號WPC，以該寫入脈衝控制信號WPC的脈 衝寬度來決定其脈衝寬度。此外，寫入脈衝信號WP的產 生時簡，如圖8A所示，爲寫入脈衝控制信號WPC上昇端開 始時間r 2。該寫入脈衝信號WP之行解碼器RD輸出及欄解 碼器CD輸出的時間關係，如虛線與實線所示，可以藉由 從外部提供寫入脈衝控制信號WPC的時間來設定。該寫入 脈衝信號WP的監視器輸出，與圖7A相同，可以從讀出資 料輸出端子DOUT上獲得。 至於感測放大器脈衝信號SAP，也是藉由提供屬於外部 控制信號的感測故大器脈衝控制信號Sapc，以該控制信 號SAPC的脈衝寬度來決定其脈衝寬度。此外，感測放大 器脈衝信號SAP的產生時間，如圖8B所示，爲控制信號 SA.PC上昇端開始時間r 3。與該感測放大器脈衝信號 之解碼器輸出的時間關係，如虛線與實線所示，可以藉由 從外部提供感測放大器脈衝控制信號SApc的時間來設 定。孩感測放大器脈衝信號SAp的監視器輸出，與圖❿相 同’可以從專用的監视器端子Uc上獲得。在讀出週期的 後半邵，輸出緩衝器控制信號〇BC爲，,Ηι，，讀出資料從輸 (請先閱讀背面之注意事項再填寫本頁) 装 l·---訂---------線、 -20- 451458 A7 B7 玉、發明說明（18 ) 出端子DOUT送出。此時，圖2的監視器用輸出緩衝器 12b，因輸出緩衝器控制信號〇bc=，,h"，變成不啓動，可 避免監視器輸出與讀出資料輸出的衝突。 執行如上述的測試工作模式時，不變更控制信號產生電 路，即可執行調整各内部控制信號之時間與脈衝寬度的工 作測試，可以做最佳條件的驗證。具體而言，可以執行用 於高.速度資料讀出的感測放大器電路啓動最佳條件、用於 高速度資料窝入的窝入電路啓動最佳條件及用於記憶格電 流節約的字線啓動最佳條件等的驗證。 此外，在圖8A、圖8B的工作説明中，雖然將監視器控制 信號固定在PM =" H”，來執行寫入週期及讀出週期，但是 在内部控制信號的時間關係確認後，也可以固定在pM = "L"。此時，讀出用資料端子d〇ut僅輸出從記憶格陣列所 讀出的資料。因此’從寫入週期切換成讀出週期時，作爲 寫入脈衝信號WP之監視器輸出端子來共用的資料輸出端 子DOUT上可以防止因WP監視器輸出影響到爾後的讀出資 料。 其次’説明於上述的測試工作模式中，以低頻時鐘來實 現與先前圖12(b)中説明之高頻時鐘工作波形相同的工作波 形。圖9即是其工作波形。基本上圖9與圖8A及圖8B相同， 在切換信號PCS = ” H"時，從外部控制内部脈衝控制信 號。此時’藉由增加寫入脈衝信號WP的脈衝寬度，來評 估寫入週期的寫入資料對下一個讀出週期的影響。雖然時 鐘信號CLK的頻率使用低頻，但是仍然顯示寫入週期的寫 -21- 私紙張尺度適用辛國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) '裝. 訂----------線、 經濟部智慧財產局員工消費合作社印製 451458

五、發明說明（19 ) 成爲與圖12(b)等價的 經濟部智慧財產局員工消費合作社印製 入資料會影響到讀出週期的位元線 工作波形。 在此種條件下，若漏工作料低、廉價_試器 :己憶體特性的評估時’可以得到與採用提高工、： 速度的測試器相同的特性評估。 ’、千同 广發明不限定爲上述的實施例。例如，在上述實施例中 疋説明有關字線脈衝信號WLP、，窝入脈衝信號抑及⑽ 放大器脈衝信號SAP這三個内部控制信號的監視及外部控 制，但是，這三個信號的任何一個均可以執行監視及 控制。 4此外，上述實施射，雖是錢定内部㈣脈衝之時鐘 端開始時間的延遲電路作爲決定外部控制時之外部控制信 號端開始時間的延遲電路，不過這些延遲電路也可以分別 設置〇 上述的實施例，雖然可以執行内部控制信號的監視及從 外部執行可變控制，但是即使只可以執行監視或是從外部 執行可變控制，也足可進行記憶體的特性評估。 此外，上述貫施例的字線脈衝信號WLP未設.外部控制信 號、子’是利用從時鐘信號端子所輸出的時鐘信號，來控 制字線脈衝信號WLP的時間與脈衝寬度，不過對其他控制 ^號同樣的，也可以設置專用的外部控制信號端子。除了 字線脈衝信號WLP之外，寫入脈衝信號WP及感測放大器 脈衝信號SAP ’對上述實施例中的字線脈衝信號WLP，同 樣的也可以利用時鐘信號作爲外部控制信號 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

A7

五、發明說明（2〇 ) 此外也不限於實施例中所説明的SRAM，同樣可以適用 於時鐘同步型的其他各種丰導體記憶裝置。 本發明如上所述’藉由可以監視依據時鐘信號所產生之 内部控制信號的時間及脈衝寬度，以便於驗證評估時鐘同 步型半導體記憶裝置的内部電路。此外，由於本發明還可 以從外部切換控制内部控制信號的時間及脈衝寬度，因而 可以執行多種記憶體特性的評估驗證。 圖式概述 圖1顯示本發明實施例之SRAM的格陣列及其四周结構。 圖2顯示該實施例四周的電路結構。 圖3顯示該實施例之記憶格、位元線預充電電路及欄間 的結構。 圖4顯示該實施例的感測放大器電路結構。 圖5顯示該實施例的寫入電路結構。 圖6顯示該實施例的控制信號產生電路結構。 圖7 Α爲用於説明該實施例内部控制信號監視工作的時間 圖。 圖7B爲用於説明該實施例内部控制信號監視工作的時間 圖8 A爲用於説明藉由切換控制該實施例内部控制信號之 測試工作的時間圖。 圖8B爲用於説明藉由切換控制該實施例内部控制信號之 測試工作的時間圖。 圖9爲用於説明藉由切換控制該實施例内部控制信號之 ___-23-______ 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) 棄·----l·---訂------!線\ 經濟部智慧財產局員工消費合作社印製 A7 B7 4 5 1 45 8 五、發明說明（21 ) 測試工作的時間圖。 圖10顯示過去的SRAM結構。 圖11A爲用於説明過去SRAM工作的時間圖。 圖爲用於説明過去SRAM工作的時間圖。 圖12爲用於説明過去SRAM工作速度影響的時間圖。 符號説明 1…記憶格陣列’ 2…行解碼器，3…字線驅動電路，4… 欄解碼器’ 5…攔閘，6…感測放大器電路，7...讀出用資 料緩衝器，8…寫入電路，9…資料暫存器，1〇…寫入用資 料缓衝器，Π…控制信號產生電路，1 la〜字線脈衝信號 (WLP)產生電路，1 lb…寫入脈衝信號（WP)產生電路， 11 c…感測放大器脈衝信號（SAP)產生電路，12a〜12c…監 視器用輸出緩衝器，13 a~ 13c···監視器輸出端子，μ·.·監 視器控制信號（PM)輸入端予’ 16…切換控制信號(pcs)輸 •入端子，18…寫入脈衝控制信號（WPC)輸入端子，20.··感 測放大器脈衝控制信號（SAPC)輸入端子，22…時鐘信號 (CLK)輸入端子，24…位址信號（Add)輸入端子，15、17、 19、21、23、31…輸入缓衝器，25…位址緩衝器/暫存 器.，27、29…緩衝器/暫存器，32…指令解碼器。 I ------.---J裝----------訂----------線 \ 、. ，- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. A8 B8 C8 D8 451458 六、申請專利範圍 1. 一種半導體記憶裝置，其係由以下各部分所構成： 記憶格陣列；. 控制信號產生電路，其係依據時鐘信號，至少產生第 一至第三個控制信號； 字線驅動電路，其係與該控制信號產生電路所產生之 第一個控制信號同步驅動前述記憶格陣列的字線； 感測放大器電路，其係與前述控制信號產生電路所產 生之第二個控制信號同步讀出前述記憶格陣列的位元線 資料； 寫入電路’其係與前述控制信號產生電路所產生之第 二個控制彳5號同步對前述記憶格陣列執行資料寫入；及 監視手段，其係用於從外部監視至少一個從前述控制 k號產生電路所產生之第一至第三個控制信號。 2‘如申請專利範圍第丨項之半導體記憶裝置，具有第一個 工作模式，其係利用從前述控制信號產生電路所產生之 第一至第三個控制信號執行資料.讀出/寫入；及第二個 工作模式，其係啓動前述監視手段，並輸出至少一個前 述第一至第三個控制信號。 3·卸申請專利範園第丨項之半導體記憶裝置，具有第三個 工作模式，其係藉由控制信號切換手段提供外部控制信 號，來執行資料讀出/寫入，取代至少一個前述^一 ^ 第三個控制信號。 & 4.如申請專利範園第丨項之半導體記憶裝置，前述監視手 段係由以下各部分所構成：監視器輸出端予，其於 (請先閱讀背面之注意事項再填寫本頁) -----r---訂---------線「.-J. 經濟部智慧財產局員工消費合作社印製 -25- 45 1 45 8

   六、申請專利範圍 輸出至少-個從前述控制信號產生電 第三個控制信號；監視器用輸出緩衝器，生<第—至 少一個從前述控制信號產生電路所產生之^係用於將至 控制信號輸出至前述監視器輸出端予；第二個 入端子，其係提供用於啓動該 :視态控制輸 視器控制信號。 衝器的監 5.如申料利範圍第4項之半導體記憶裳置，前 輸出端子設計成專用端予。 見器 6·如申，專利範圍第4項之半導體記憶裝置，前述監视 輸出袖子至少有一邵分與其他信號端子共用。 7.-種半導體記憶裝置，其係由以下各心所構 記憶格陣列； 控制信號產生電路，其係依據時鐘信號，至少 一至第三個控制信號； ) 弟 字線驅動電路’其係與該控制信號產生電路所產生、 第一個控制信號同步驅動前述記憶格陣列的字線丨^ 感測放大器電路，其係與前述控制信號產生電路所產 生之第二個控制信號同步讀出前述記憶格降列的位 f料； 寫入電路，其係與前述控制信號產生電路所產生之第 三個控制信號同步對前述記憶格陣列執行資料寫入；及 控制信號切換手段，其係在前述控制信號產生電路上 產生依據外部控制信號的脈衝信號，來取代至少一個從 前述控制信號產生電路所產生之第一至第三個控制$ -26- 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {锖先閱讀背面之注意事項再填寫本買} 訂---------線' 經濟部智慧財產局員工消費合作社印製

   號。 8·=申請專利第3.項或第7項之半導體記憶裝置，前述控制 信號切換手段具有切換控制信號輸入端子，其係用於輸 入切換控制信號，使前述控制信號產生電路至少有一^ 分不啓動；及外部控制信號輸入端子，其係用於輸入前 述外部控制信號。 9.如申請專利第3項或第7項之半導體記憶裝置，對於至少 一個前述第一至第三個控制信號，不設置外部控制信競 輸人端子，而是利用從時鐘信號輸入端子所輸出的時鐘 信號作爲前述外部控制信號。 I — —';破：----r---訂----- (請先閱讀背面之注意事項再填寫本Ϊ

   經濟部智慧財產局員工消費合作社印製 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）