TW451197B - Ferro-electric memory-arrangement - Google Patents

Description

451197 ： 五、發明說明（1 ) 本發明像蘭於一種由多値記億胞所構成之記億饈配置 ，各記憶胞分別具有至少一艢鑷電質記億電容器及一偏 選擇霣晶體且可藉由字元線和位元線對（pair)來控鲥， 其中在讀出放大器中一種經由位元線對而由參考晶胞中 所獲得之參考信《可和一種來自記億胞之讀出信號相比 較。 習知方式可利用例如由鉅酸秘錤（SBT)或鈦酸鉛貉 (PZT)所構成之鐵霣性介罨質來樺成永久性紀憧醴配置 在此種記憧靄配置中各別之記德胞分別由一傾S擇電 晶醱及一楢記憶笛容器（其介轚質是由SBT或ΡΖΤ所製成） 所構成，因此存在一種所謂"1T/1C-晶胞概念"。利用此 種1T/1C-晶胞概念，則基本上可達成一種類似於傳統 DRAMs之記憶體密度。 在讓出一種具有雄霣霣記億電容器之記億胞（所讚 FeR AM記億胞）時，在由記德睢讀出原來之資訊之前首 先須産生一種參考轚壓，逭可藉由讀出一種參考-記德 胞對（pair)來達成。只有在由參考-記億胞對（pair)得 到此參考電壓之後才讀出原來之記億胞，此择由記德胞 所得到之讀出信號須與先前所産生之參考電磨在曠出放 大器中比較且進行評估。 此種必須"串聯"之讀出遇期需要較多時間，這是因為 參考電壓和特定之讀出信號在時間上須依序産生。目前 為止尚未有人考盧到如钶使此棰較長之時間以可能之方 式來縮短》 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) il^f^---II 訂----— II--線- 經濟部智慧財產局員工消费合作社印製 451197 A7 B7 五、發明說明（ 逋基本上 FeRAM記椹 配置）時， 將讀出之記 之選擇霣晶 位元線上産 轚》此種較 邏輯位準》 雷屋應以較 邏輯1時所 可能來自下述原因：目前為止在讀出一種由 胞所構成之記镱龌配置（即，鑤電質記億豔 使用一種和醭出DRAM時類似之方法：此種邸 億胞（其具有一種由鐵電性介電質（例如由 構成）所構成之記憶電容器）藉由該記憶胞 髏而舆位元線相連接β由於霣容之特性而在 生一種大小是數锢（several)lQOaV之有效信 小之有效信號在讀出放大器中放大成完全之 但讀出放大器需要一種參考霣壓，此種參考 佳之方式來表示渣些由記億胞讀出蘧輯0或 得到之電壓之平均值β可鹿生此種參考電壓 請 先 閲 讀 背 面 之 注 項 再 填 窝 本 頁 1)位 el此 (C使 胞後 晶然 考。 參> 锢 1 二和 出 ο UK · 上 即 嫌ί 元訊 位資 Γ)之 ai反 P 3 {相 對有 1 含 在須 中必 其其 號保 信號 出佶 讓考 之參 到之 得值 所均 前平 先有 雇具 二之 此生 到産 得所 而樣 路這 短。 Γ)值 ai均 ίρ平 對術 線算 元之 上諛在 線所磨 元對電 位後之 條然出 一 中讀 另器所 在大使 後放且 然出較 ，黷比 上在行 條ii進 1 億壓 之記電 中之考 線出參 元謓該 位將與 條卽來 二種睡 此此轚 在動之 持驅出 經濟部智慧財產局員X消费合作社印製 存 式 列 串 统 傳 有 具 之 。有 準現 位在 輯圖 ^ 6 之第 全至 完 4 成第 大據 放依 段將 階下 後以 最 概容 之電 器億 大.記 放質 出電 黷鐵 明個 銳一 細由 詳其 中 * 置胞 配億 體記 億種 記 一 質一汛 電翮 鐵圔 之 4 期第 週 ο 取念 晶T6 轚龌 擇晶 選電 該擇 中選 其該 , 且 da? L IS B 構線 所元 β Τ 位 體至 晶接 霣連 擇是 選極 個汲 一 或 和極 ro源 er之 f G c T 器體 公 97 2 X 10 2 /V 格 規 4 U l-NS (C 準 標 家 |國 一國 中 用 適 度 尺 張 -紙 本 1978S 1 W475發明說明（ A7 B7

«請委興明示，本衆修正後是否變更原贫質内44 經濟部智慧財產局負工消費合作社印製 之閘極是在字元線WL處》鐵電質記憶®容器cferro是在 選捧電晶鹿TG之源極（或汲極）和共間之平板電IEPL之 間β 在第1 , 3 ，5圖中此種記憶胞是藉由第4圖中所示 之符號來表示。 第δ圖顯示傳統記億體配置之霣路構迪，其具有串列 式存取週期用之一般性諛出放大器概念。在此種傳統之 記億髏配置中，位元線對BL<0>，1)BL<0>^BL<1>，bBL <i>經由選擇電晶體S而分別與讀出放大器SA<d>或SA <1>相迪接。重要的是：在此種現有之記憶醱配置中參 考晶胞S和卽將讀出之晶胞L在霣性上分別與相同之位 元線對BL<0>和bBL<0：^ BL<ie〇 bBL<l>相連接》因此只 能藉由參考晶胞R依序産生上逑之參考電壓且随後讀出 記億胞L之内容。 此種依序産生該參考電壓且随後謓出記億胞之内容以 下将依據第6圖來詳述。 讀出週期例如利用掃瞄倍號或選通（strobe)信號之負 邊緣而在t=10ns時開始β然後在時段A中産生一種參考 霣壓ref。因此，首先使此二條位元線BL<G>和bBL<〇> ;:預充電至：〇伏（volt)(第6圈中之"pre"過程）然後利用具 有相反資訊之位元線BL<0>和bBL<0>來讀出此種介於參 考字元線liEFWL<03>和REFWL<12>2間的介面上之二掴參 考晶胞R之内容，逭搛會産生一種信號"ref 最後， 藉由短路電晶體SG使此二條位元線BL<D>和bBL<Q>短路 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填窝本頁) .办—1 — —訂--------.線. 5 4 a f

五、發明說明（） 而形成這些參考晶胞R之參考電壓之算術平均值（第6 圖中之時段"Short"),其中短路電晶薛SG是由短路線 SHT<0>(或 SHT<1> 所控制）。 在随後之時段B中，即將謓出之位元線，例如位元線 B L < 0 >，澦充電至；0V (伏持）（請比較第6圈中之時段 wprerd ")，然後謓出記億胞（請比較第6圖中之時段 "r e a d ” 〇 現在施加一種電鼴至此種即將謓出之位元線BL<G>i:， 此捶電壓依據即將讀出之記傯胞之記億内容而可較參考 電懕小或大。在随後之於時段C中之放大過程中此種較 小之電壓被放大至完全之邏輯位準（時段” sens e M) * 大約在t = 70ns (因此大約在讀出週期起始之後6Dds) 時此種已讀出之資訊已經在資料線LDQ<〇dnbLDQ<0>i 以便作進一步之處理。最後，使資訊寫回至參考晶胞β (時段” write back”）中旦在時段D時又回至靜止狀態 第5圖另外顯示一些開關電晶體S ，其可經由控制線 MUX<0>和MUX<1>來控制且其可使各別之位元線BL<0>， bBL<0>, BL<1>，和bBL<l>分別舆讀出放大器34<0>或3八 < 1 >相連接β各記憶胞L分別位在位元線B L < Q > , b B L < 0 : ，BL<1> 和 bBL<l> 以及字元線 WL<[)>，WL<1), VL<2>， WL < 3 >.....WL<0 + n* 4>, WL<l + n* 4>, WL(2 + n* 4>和 VLU + r 4>之各値介面處e記億胞L因此形成一種晶胞 陣列，如第5圖所示。 本發明之目的是設計一種記億體配置，其中讀出遇期 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） (請先閱讀背面之注意事項再本頁： 訂·- --線· 經濟部智慧財產局員工消費合作社印Μ 經濟部智慧財產局員工消费合作社印製 4S1 197 A7 ' B7 五、發明說明（） 在其各®時段中可大大地減小《» 依據本發明，此目的在本文開頭所述技S之記德體配 置中以下述方式來逹成：二齒位元線對（Pair)配鼹於此 鞲出放大器，須連接此對（Pair)位元線，使参考信號可 經由第一位元嫌對而施加至讀出放大器，同時該讀出信 號可經由笫二位元線對而施加至讀出放大器。 在本發明之記慊體配置中，藉由現有槪念之極為撤小 之電路技術上之改變可使此種封記億胞之讀出過程缩短 大約3flX ,逭在以下将再詳述。上述技術上之改變在原 理上是基於：8由一些短路组件（因此是上述之霣晶髏 SG)，則不是此種相鄰之位元嫌而是再下一條位元線須互 相連接，使得這些短路組件將此種"再下一條"之位元線 互相建接》逭些短路组件可以較佳方式配置在晶胞陣列 之位於讀出放大器中互相面對之末端上，逭是因為相鄰 位元線之互相跨越在電路佈局（lay out)中可較容易地達 成。由於所使用之位元線對之平行配置，則主勤性 (active)記慊胞和參考晶胞可較密集而相鄰地設置在記 億胞陣列之相同方塊中，這樣對干擾上之安全性有正面 之效用〇謓出倍號和參考信號經由遴擇電晶醱S而切換 至各別讀出放大器之輸入端。同時由於使用逭些邐擇電 晶鱔而使所霱之讀出放大器數目減半，因此該讀出放大 器所需之半導體晶Η面積亦减半。 在本發明之較佳之其它形式中之設計方式是：毎一位 元線對之位元線藉由起始霣晶醴而互相連接。在本寅施 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I iI.!----------^— — — — — y. (請先閱讀背面之注意事項再填窝本頁) 4gt 1 97 A7 B7 五、發明說明（） 例中，二條控制線不是用來預充電，而是用來使二條位 元線短路》 依據本發明之其它實施例之設計方式是：毎一條位元 線都設置一舾可控制之恃殊位元線-選痒電晶釀P因此 可各別地控制金部位元線對之位元線-遘擇轚晶艨，其 中短路組件不是使相邾之位元線互相連接，而是使"再 下一搽"之這些位元線互相連接。 本 發 明 以 下 將 依 據 圖 式 來 詳 細 描 述 0 園 式 簡 單 説 明 如 下 第 1 _ 本 發 明 第 一 實 施 例 之 接 線 画 〇 第 2 醑 在 第 1 圈 之 實 施 例 中 讀 出 遇 程 之 時 序 圖 0 第 3 囫 本 發 明 第 二 實 施 例 之 接 線 爾 0 第 4 圖 記 慵 胞 之 接 線 _ 〇 第 5 圓 傳 统 記 億 腰 £ 置 之 接 線 圃 〇 第 6 圃 在 第 5 顯 之 記 億 m 配 置 中 讀 出 遇 ύ 之 時 序 釀。 第 4 至 6 画 已 在 本 文 開 頭 中 有 所 説 明 〇 在 第 1 至 3 Η 中 就 相 對 應 之 组 件 而 是 使 用 一 些 和 第 4 至 6 圓 相 m 之 參 考 符 號 0 逭 些 組 件 不 再 特 別 描 述 〇 , 第 1 圈 是 本 發 明 記 憧 醱 配 置 之 寅 旅 例 * 其 中 舆 現 有 之 第 5 困 所 示 之 記 慊 醱 配 置 之 不 同 黏 是 • ♦ 以 場 效 霣 晶 體 形 式 構 成 之 短 路 組 件 SG ' 不 是 使 相 鄰 之 位 元 線 互 相 連 接 t 而 是 使 ”再下- 位 元 線 互 相 連 接 * 造 就 像 麵 中 之 位 元 線 B L < 0 > , B L < 1 > 或 b B L < 0 >，1) B L < 1 > 所示者一樣。此處二 條控制線INIT<mtI INIT<1>〒是用來預充霉，而是用來 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印紫 ^«51 1丨0化仏的曰修正補充 經濟部智慧財產局貝工消费合作社印製 Α7 Β7 五、發明說明（7 ) 使二條位元線BL<Q>, &81<0>或^<1>, bL<l>短路。短 路紐件S G ^ (其可使再下一條位元線互相連接）以較佳之 方式配置在晶胞陣列之與讀出放大器S A相面對之末端上 ，這是因為此處這些相鄰位元線之互相跨越在電路佈局 中可較容易地逹成。由於所使用之位元線對之平行配置 ，則各主動式記憶胞L和參考晶胞R可較密集地相鄰， 這樣對干擾上之安全性有正面之作用。謓出信號和參考 倍號經由選擇電晶體S而切換至謓出放大器SA<01>之输 入端。同時由於此種選擇電晶體S之使用而使所裔之讀 出放大器S A之數目減半，因此亦使謓出放大器所藤之半 導醱晶Η面積減半。 藉由第1画之記憶髏配置可使謓出過程大大地縮短。 此共同之讀出放大器SA<01>經由4掴選擇霄晶體5 (其 建接在控制線《UXA或MUXB上）而舆二個位元線對BL<0>， bBL<0>和BL<1>, bBL<l>相連接。例如若宇元線<β>與 位元線BL<0>之交點處之記憶胞L須被讀出時，則須使 用宇元線bREFWL與位元線bBL<0>之交鲇處以及宇元線 bREFW與位元線bBL<l>之交黏處之參考晶胞R來獲得上 述之參考信號。即將諛出之位元線之預充電作用是薛由導 線PRE<0>上之信铖來進行，參考，位元線乏I預充電作用是 藉由導線PRE<0>，PRE<1>和ΙΝΙΤ<0>上之一些信號來進 行。但導銶INIT<1>上之信號則保持非驅動性（inactive)。 反之，若字元線和位元線BL<1>之交點處之記億 胞L須被讀出時，則此種印將讀出之位元線之預充電作用 是藉由導線PRE<1>和導線INIT<1>±之信號來進行’而參 考-位元線之預充電作用是藉由導線PRE<1>*bSHT上之一 -111— I —1 I I I I I J - . I I I ',f、 (請先g讀背面之注意事項再填窝本頁) 訂---------線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

些倍號來進行。換言之，在此種情況下在短路導線bSBT 上之短路組件S6r亦作為參考-位元線之預充鼋用，逭樣 即可省略其它之控制線。 笫2圃類似於第6圖，其顯示一種對應於第1圖之實 施例之讀出週期所諝之倍號曲銶。讀出週期也是在時間 黏T = 10ns時開始，利用STB-倍號之負邊緣來起始·參考 霣壓之産生（第6圃中之時段A )和記億胞之讀出（第 6圃中之時間B)同時在霄性上未連接之位元線對（pair) 上開始。位元線b B L < 0 >和b B L < 1 >預充電至Ο V (時段"P r e 11)， 然後此二猶具有相反資訊之參考-記憶胞R被讀出（時段 "ref"),最後，藉由短路導線bSHT上之短輅元件S 6'而 使該二條位元線短路而得到算術平均值（時段"short")。 (請先M讀背面之注項再填寫本頁) 段經 時著 νί接 ο 至)0 S Η 充 a 預^ > ” V 段 BL時 線f-兀ML 億 記 出 讀 後 然 位 之 出 讀 將 卽 i° 種 此), 使dn 時re 同re 線 導 由0 S 體 晶 電 瞄 僱 二 由位 Β b 線 元 位 而 > ο < L B 線 元 器se 大en 放ns 出之 讀中 。圖 1 2 ο 菪 < 耷 A ( S 器大 大放 放號 出信 信 出 讀 使 而 經濟部智慧財產局員工消費合作社印製 s 1 π ο . ο < 4 Q 後LD _J 之 始 開01 期Q< 週LD 出線 胰料 ，資 即於 ί處 和 切 使 ft bf S ί: 4 至 換 謓 至 送 發 號 信 考 參 之 上 C 段 時 在 non 差 點 間 時 在 約 大 時 .已 即 訊 資 之 出 鑛 所 中 億® β1ι狀 Τ止 考靜 參到 至回 回且 寫} 仍k'· #*- 訊 資 後 最 a b 進 作 以 上胞 • 0L· 理 處 步

段 時 此 較 tb0 中 R 段 時 之 中 躕 2 笫

D 時 之 需 所 料 資 效 有 供 提 則 法 方 出 讀 之 行 违 時 同 由0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 451 197 A7 B7 五、發明說明（） 間可由大約6Gns下降至大約40ns,此種存取時間之減少 恰巧等於對此種即將讀出之位元線進行預充電（"prered Μ 且將記憶胞黷出（"read Μ)所需之時間。 此種存取時間之減少由第2和第6画之比較立即可看 出：在與第6國比較時，在本發明之記億鰱配置中可節 省此時段·_Β",這表示可大大地滅少此記億醱配置所餺 之讀出時間。其它《路上之费用（其是使讀出時間減少 時所需要者）實際上是可忽輅的，逋藉由第1蘭之實施 例來與現有之第5圔之記億龌配置相比較即可看出。因 此待別是亦須注意：在本發明之記嫌腰配置中讀出放大 器之數目可減半，逭揉即可輕易地補償其它鬭關霣晶龌 所需之額外費用。 第3圃是本發明之記镣鼸配置之0 —簧施例，其中此 二對（pair)位元線 BL<fl>, &81*<0>或81<<：1>，bBL<l> 之開 關霣晶體S都可分別受到控制且短路導線SHT或bSHT上 之短輅組件SG'不是使相鄰之位元線（諸比較第5圖） 互相連接，而是使''再下一條"之位元線互相連接，這就 像第1圈之實施例中所示之情況—樣第3鼸之實施例 亦像第1圖中之實施例一樣，該共同之讀出放大器SA<01> 經由4個開鼸電晶體S (其是以控制線MUX<0>, bMUX<0> ,MUX<1>, bMUX<l>來控制）而連接至二對（Pair)位元線 B L < 0 > , b B L < G >或 BL < 1 > , bB L < 1 > 〇 現在例如要讀出宇元線》1<0>與位元線相交黠 處之記憶胞L ，則這是以類似於第1團之實施例所用之 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------1 — — — — ------ί·線'，> (請先閲讀背面之注意事項再填-¾本頁) 451197 A7 ( B7 五、發明說明（ 第2圓中之方式來進行。 利用第3 Η之實施例因此亦可使晶胞遇期下降至大約 40ns,這表示相較於先前技藝（第5園）而言在時間上 大約可減少成三分之一。 符號之説明 短路導線 短路霣晶體 參考-記億胞 參考-宇元線

S Η T，b S Η T SG 1 R REFWL,bREFWL 經濟部智慧財產局具工消f合作社印髮 位元線 字元線 記隹胞 選擇霣晶龌 短路霣晶體 S 開两霄晶睡 SA<0> , SA<1> 讀 tB 放大器 PRE<0>,PRE<1> 預充霣導線 INIT<0>,INIT<1> 起始線 MUXA，HDXB，bMUX<l>，bMl)X<0>，MO<l>，HUX<〇> 控制線 SHT<1>,SHT<0> 短路導纗

BL<0>,bBL<fl>,BL<l>,bBL<l> WL<0> , WL< 1 >,SL< 2>,WL<3> L TG 1 SG

BL ¥L C f e r r PL 位元線 宇元» 記懨電容器 平板電壓 - -----1 — I.-----------訂 —- - ----線 (請先《讀背面之注意事項再填窝本頁> 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 451197 A7 B7 11 五、發明說明（） A,B,C,D 時段 LDQ<01>,bLDQ<Bl>,LDQ<0>, 資料線 bLDQ<0>,LDQ<1>,bLDQ<1> <請先Μ讀背面之注意事項再填寫本頁) ----訂--------線· 經濟部智慧財產局員工消費合作杜印製 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 451197 A8B8C8D8 a 供贫委員明乐，本案修正後是否變更原實質内客 經濟部智慧財產局員工消费合作杜印製 六、申利範圍 第88119475號「鐵電質記憶髖配置J專利案 (89年3月修正） η申請專利範圍： 1. 一種記億體配置，其由多值記億胞（L)所構成，各記 億胞分別具有至少一艏鐵電質記億電容器（Cferro)及 一個選擇電晶體（TG)且可經由字元線____) 和位元線對（BL<0>，bBL<0>，BL<l>,bBL<l>)來控制， 在謓出放大器（SA<1>)中一種經由位元線對（pair)而 由參考晶胞對（R)所獲得之參考信號可和一種由記億 胞（L)而來之讀出信號相比較，其特徵為： 此讀出放大器（SA<1>)設有二對（pair)位元線（BL <0>,bBL<0>;BL<l>，bBL<l>);短路紐件（SGM 使其中 一對位元線中之一條位元線與另一位元線中之一條位 元線相建接，於是可經由一對位元線（BL<0>,bBL<0>) 而使參考信號施加至讀出放大器（SA<01>)且同時可經 由S —對位元線（BL<l>，bBL<l>)而使讀出倍號施加至 謓出放大器（SA<0 1> )。 2. 如申請專利範圍第1項之記億體配置，其中短路組件 (SGJ 配置於位元線（BL<0>,bBL<0>, BL<l>，bBL<l>) 之與謓出放大器（SA<01>)相面對之末端處。 3. 如申請專利範圍第1或第2項之記憶體配置，其中由 二對（Pair)相鄰之位元線（BL<0>，bBL<0>;BL<l>，bBL <1>)中分別使一對位元線中之一條位元線與另一對位 元線中之一條位元線一起引導至該謓出放大器。 4. 如申請専利範圔第3項之記億體配置，其中每一對位 元線之各條位元線經由起始電晶釀（SG)而互相連接。 本紙張尺度適用尹园國家標準（CNS)A4規格（210x297公釐) V ·'- --- ---ml— ---— In— — II (請先聞讀背面之注意事項再填寫本頁) • I /V- I---VI i I — I — — — — — — — — — — — — — 六、申請專利範

   A8 B8 C8 D8 5. 如申請專利範圍第1或第2項之記憶體配置，其中在 每一條位元線中設置一種可控制之特殊位元線-開關電 晶體。 6. 如申請專利範圍第3項之記憶體配置，其中在每一條 位元線中設置一種可控制之特殊位元線·開關電晶體。 7. 如申請專利範圍第4項之記憶體配置’其中在每一條 位元線中設置一種可控制之特殊位元線-開關電晶體。 (請先閒讀-f面之注意事項再填寫本頁) I ---I---—訂--------線--fv I 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 n n ^ i Li _ _ I_________ ί-