TW451134B - Microcomputer and chipset module - Google Patents
Microcomputer and chipset module Download PDFInfo
- Publication number
- TW451134B TW451134B TW086116870A TW86116870A TW451134B TW 451134 B TW451134 B TW 451134B TW 086116870 A TW086116870 A TW 086116870A TW 86116870 A TW86116870 A TW 86116870A TW 451134 B TW451134 B TW 451134B
- Authority
- TW
- Taiwan
- Prior art keywords
- microcomputer
- power supply
- external memory
- line
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Description
45113 4 A7 五、發明說明(1 > 本發明係有關於半導體積體電路裝置,特別是有關 於微電腦與結合微電腦的多晶片模組。 隨著附接於半導體元件連接端子數目的增加,使得 裝設此元件於基底如何適當地繞線更加地困難。半導體 元件安裝於經加大尺寸之基底上,需呈匯流排(bus)结 構,其驅動能力需足以使訊號能遍及基底正確地傳輸。 這些發展所伴隨者便是額外的輻射雜訊(radiation noises) ’故需要適當的技術來減低。此外’測試成本在 全般半導體製造成本所佔的比例曰益增加,因此,故亟 需簡化測試程序的設計。 關於本發明領域的幾個典型的習知技術將詳述如 下。 先前拮藝一 經濟部智慧財產局員工消費合作社印製 第14圖所示為包含一習知微電腦之電路基本設計 方塊圖。第14圖中,標號〖代表一印刷電路板;標號2 代表包含唯讀記憶體之一微電腦;標號3係為—外部記 憶體;標號4和5分別是第一和第二周邊電路;標號6 和7分別為一匯流排。外部記憶體3經匯流排6接連於 電路組件間而與微電腦2連接,周邊電路4和5經匯流 排6與微電腦2連接’另外,周邊電路4和5則經匯流 排7互為連接。 微電腦2藉由匯流排6傳輸資料和位址,對外部記 憶體3做存取運作’微電腦2亦利用匯流排6控制周邊 電路4和5 ’周邊電路4和5則使用匯流排7做資料交 木紙張尺度適用中雌家標準(CNS)A4規格⑵G χ 297 45Π34
五、發明說明(2 換。 第15圖所示為微電腦2的習知架構方塊圖。第i5 圖中’仏號65代表連接至匯流排6之—輸出電晶體群 組。當微電腦2對外部記憶體3做存取運作 '或控制周 邊電路4和5時,輸出電晶體群組&便被啟動。由於 匯流排6也連接至周邊電路4和5,故連接於外部記憶 體3之匯流排6呈相當大的寄生電容,故若欲以高速驅 動匯流排6的話,便無法減低對建構輸出電晶體群組65 之若干電晶體對驅動能力的要求。 第一習知解決例便是:選擇微電腦一端子及於内部 唯《賣D己隐胚_,做為一常態淳(n〇rmaI p〇rt)。當於記憶體延 伸椒式(extended mode)下’微電腦2獲致對外部記憶體3 之存取,匯流排6得於高速操作下做為一位址或資料匯 流排。舉一實例言,若微電腦2以10MHz基本時脈操作, 則外部記憶體3是以i〇〇ns進行存取。微電腦2對内部 唯讀記憶體做存取,或者是根據唯讀記憶體的程式,經 由做為常態埠之端子對周邊電路4和5做存取。此做為 常您蟑之端子亦連接至外部記憶體;3,故對周邊電路4 和5之存取速度不會超過對外部記憶體3的存取速度。 若第二周邊電路5需同為微電腦2和第一周邊電路4所 控制時,必須以適當的信號經匯流排7交連於在此等電 路元件間。 第16圖係顯示由電流回路所形成之平面相對於觀 察點建構成一角度的示意圖。第16圖中,標號62代表 本紙張尺度適用中關家標準(CNS>A4規格(210 X 297公g ) (请先閲讀背面之注意事項再填¾.本頁)
· ! ! 1 I I 訂· I---I--I 經濟部智慧財產局員工消費合作社印製 451 ]
經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 杜 印 製 發明說明( 由電流所形成之一封閉回路,標號63代表由電流電路 所構成之平面,標號64是為—電源供應。根據Denshi Gijutsu (’’Electronic Technology,” 日文出版物)1996, v〇1 3 8,No.5所示,由額外輻射雜訊所導致之輻射能之 量可以下列之表示式(1)表之: /λ2ά)5Ϊηθ(\ί/m) · · . (i) 其中’ Ps代表相對磁導率’ ss代表相對介電常數, I代表電流量,S代表由電流所形成之回路所佔有的面 積,Kr代表傳播係數,λ為波長,Θ為觀察點與電流回 路所形成平面間之角度。 因為複數電路元件諸如周邊電路4和5、以及外部 記憶體3均連接於匯流排6,故其接線必須適當地繞接 於印刷電路板上。既然此等電路元件的負載效應係寄生 於匿流排6的接線上,故輸出電晶體群組65必須具備 足夠的驅動能力,方得以高速驅動匯流排6。然而,高 驅動月b力電晶體的採用,必然伴隨著提供予外部元件固 定阻抗之接線的電流增加。 第17圖係顯示具有不同驅動能力之電晶體輸出 形上昇邊緣時間對電壓的比較圖。如第17圖所示, 有較大驅動能力之電晶體之波形71較之較大驅動能犬 之電晶體之波形72,一般呈較陡的上昇邊緣和較小的 長λ ’也就是說,如第(1)關係式所示,具有大驅動能^ 之電晶體因額外輻射雜訊增加了輻射能ΕΜ的量。 波 具 波 (請先閲讀f·面之注項再填寫本頁) 3-------訂-丨 -線-Ί 本紙張尺度適用中固國家標準(CNS)A4規格(21〇χ297公釐〉 Α7 45Π 34 五、發明說明(4 雖然藉由緩衝器於印刷電路板的應用,可以抑制為 增加匯流排6驅動能力之電流,卻有增加零件數的缺 點。另外,配線的延長使寄生效應增加,亦不利於提昇 電路操作速度,此乃因配線的延遲一般與電容和電阻成 正比。再者,上述用以增強輸出電晶體群組65之習知 技術伴隨電流量的增加,此舉增加了功率耗散和額外輻 射量。 先前技藝二 在習知諸如包含第14圖微電腦之基本電路板設計 中,對如何將各種電路元件之佈局予以最佳化變得更加 困難。習知之此瓶頸之一解決方案為多層板設計概念的 運用,此一解決方案係將周邊元件固設於雙層印刷電路 板的反面處。 第18(a)和18(b)圖所示為微電腦2,和外部記憶體3, 的接腳端排列圖示。第18(a)圖係顯示外部記憶體3,接 腳端佈局圖,苐18(b)圓係顯示微電腦2,接腳端佈局圖。 此二圖中,標號30a-30h代表經匯流排ό連接微電腦2, 至外部記憶體3’的接腳端和接線,相同的標號表示互為 交連之接腳端和接線。由此二佈局圖示可知,經匯流排 6連接微電腦2’至外部記憶體3’的接腳端3〇a_3〇h,並非 是按照順序互為一致,此佈局的不一致使得接線必須在 電路板上交越,此舉使得欲以可能最短路徑繞線變得不 可行。 先前技藝 ^纸張尺度適用中國國家標準(CNS)A4規格(2〗〇 x 297公爱) <請尤閱讀r面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 t ^1/..-------訂---------線--TJ-----------,---,-----I_____ A7 “Π34 五、發明說明(5 ) 在傳統的半/導體積體電路設計中,除了特殊目的元 件(諸如時脈、類比電源供應等)外,晶片内電路大抵會 、用電源帛19圖所示為一習知微電腦電源供應連接 外觀示意圖。在第19圖中,標號〜代表一微電腦,”, 和34,分別代表一電源供應線和一接地線’39,和4〇,分 7代表一電源供應接合墊和一接地線接合墊,3几和3肋 分別表-匯流排’ 37a代表用以驅動連接至外部記憶體 的匯流排37b之-輸出電晶體群組,38a代表用以驅動 連接至周邊電路的匯流排勘之一輸出電晶體群組。 第三習知例以如下方式運作。電源供應線33,連接 至電源供應接合塾39, ’供應電源予輸出電晶體群W 和輪出電晶體群组38a。接地線34,連接至接地接合墊 4〇,提供一接地電位予輪出電晶體群37a和輸出電晶體 群/ 3 8a S連接至s己憶體匯流排3几之輸出電晶體群 组37a内電晶體以高速操作時,則上述表示式(ι)内波長 λ減小,此舉使電源供應線33,譬如以1〇〇MHz的高頻 振盪,於晶片内產生輻射雜訊,此雜訊經由其它電源供 應線傳輸至其它輸出接腳處釋出。 先前技藝四 多晶片模組(MCM)技術係將複數未封裝之晶片,組 裝於小而輕的單一模組上。因為多晶片模組具有為數眾 夕的接線,故將微電腦和記憶體納入單一包裝内,得 高速做存取,可以減少電路板上接線量。然而,此舉 將通用s己憶體裝設於多晶片模組内,會增加薇商的製 本紙張尺度適用中國國家標準(CNS)A4 (210 X 297公笼了 項 頁 經濟部智慧財產局員工消費合作社印製 以 需 451134
發明說明(6 ) 造成本。因此,須將此々 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 匕5己憶體以一單晶片微電腦内建之 罩幕唯讀記憶體取代。 先前技藝五 第20圖所示為一習知多晶片模組架構的方塊圖。 在第2〇圖中,標號53’代表—多晶片模組包裝,54,代表 微電腦’ 55代表—外部記憶體,101代表一常態埠, 2代表。己隐體匯流排,57代表微電腦54,一常態蜂 輸入/輸出信號線群組,58代表微電腦54,一記憶體匯流 排信號線群組1«匯流排信號線58僅連接至外部 記憶體55’但無及於其它元件,故未連接至多晶片模組 包裝53’任何外部接腳。 如上所述,先前技藝一所建構的微電腦之匯流排6 具有相g大的寄生電容,對於元件整體存取速度的提昇 將是主要的障礙。若欲以增加電流量藉輸出電晶體驅動 能力提昇操作速度,卻又因此使功率耗散提高,同時, 額外的輻射雜訊亦會增加。 如上所述’先前技藝二所建構的微電腦,自微電腦 2延伸有一長匯流排6,,此一結構增加了電流所形成 之迴路的面積S。根據上述表示式(1),此一結構增加了 額外輻射雜訊,因為在電路板上的接線繞經相當長的距 離’所增加的寄生電容伴隨著訊號延遲現象的產生,使 得電路操作速度降低。 如上所述,先前技藝三所建構的微電腦2e,具有 以咼速操作之輸出電晶體群組3 7a和3 8a,於其間產生 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (樣先閱請r面之注意事項再填寫本頁) -I ------II ^ ·111[111. ^ I Λ!ν------- --------till---1 — 1*
經濟部智慧財產局員工消費合作社印製 如上所述,先前技藝四所建構的多晶片模組,具有 一微電腦晶片與一通用纪憶體晶片連接於一多晶片模 ,上,^與單晶片模組相較,微電腦晶片與通用記憶= 晶片間通常具有不同的接腳排列’使得雜訊和功率 的問題更形惡化。 如上所述,先前技藝五所建構的多晶片模組,所具 有的記憶體匯流排信號線58僅與微電腦54,和外部記憶 體55連接’因為記憶體匯流排信號線&並未連接至多 晶片模組包裝任何外部端子,故對外部記憶體55的產 品檢查和故障分析便不可能施行。 因此,微電腦54,尚需加設一電路,做為檢查和分 析5平估之用 '或經程式規晝(pr〇grammed)使得此一評估 以既定方式施行,但如是的排置使得檢查和分析程序的 自由度X到限制。再者,亦必須發展新的測試型樣 patterns) ’使多晶片模組53’得進行檢查的功能,而如是 之發展曠日廢時。 因此,本發明之一目的,在於提供一種微電腦類 似一單晶片微電腦,以經降低的輻射雜訊和較低的功率 耗散得於高速下操作。 本發明之另一目的,在於提供一種微電腦,尚包括 一匯流排結構,具有較低的接線容量,可供高速操作。 本發明之再一目的’在於提供一種微電腦,具有一 本纸張尺度通用中國國家標準(CNS)A4規格(210 X 297公釐)
-«.i-------- ^ I I >1 I* (捧先閱ir背面之注意事項再填寫本頁)
訂---------線J 五 其輕動 經濟部智慧財產局員工消費合作社印製 45"34 發明說明(8 ) 電源供應線和一接地線,呈較低的輻射雜訊。 本發明之又-目的,在於提供—種微電腦 此力可於短時間内做改變。 本發明之再另—目的,在於提供—種多晶片模組, 可於%間内與結合—罩幕式㈣記憶體之—單晶片 微電腦做置換。 本發明之再又—目的,在於提供—種微電腦,可對 外部記憶體做故障測試’減省對發展另外測試型樣的需 求。 根據本發明第一特徵,提供一種微電腦,得對一外 部記憶體做存取’上述微電腦包括:複數第一電晶體, 用以驅動對存取上述外部記憶體時所需的複數第一信 號線;以及’複數第一端子,用以傳輸上述第-信號線; 其中,上述第一電晶體的尺寸較之連接至其他輪入/輪出 埠的複數第二電晶體者為小。 根據本發明第二特徵所提供之上述微電腦,上述第 一端子連接至上述第—電晶體,用以驅動存取上述外部 圯憶體時所需的上述第一信號線;複數第二‘端子連接至 上述第二電晶體’用以驅動除上述外部記憶體外之一外 部電路;其中,上述第一和第二端子係呈交錯地排列。 根據本發明第三特徵所提供之微電腦,其中,上述 微電腦和外部記憶體分別固設於一基底的兩面,存取上 述外部記憶體之上述微電腦的端子排置、係與上述外部 記憶體的端子佈局一致,使交連於上述微電腦和上述外 L___ π 本紙張尺度適用中國國家標準(CNs)A4規格(210 X 297公釐) n H ϋ I ^-OJ n —i i I n n If HI n n I l cl n n . J (¾先閱讀r面之注意事項再填寫本頁) , , 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(9 ) 部記憶體間相對應端子之接線,在上述基底上可以最短 可此距離佈局,而不會交越其他元件。 根據本發明第四特徵所提供之微電腦,尚包括:一 第一電源供應線和一第一接地線,為上述第一電晶體所 使用,用以驅動上述第一信號線;以及,一第二電源供 應線和一第二接地線,為上述第二電晶體所使用,用以 對另一外部電路做存取;其中,上述第一和第二電源供 應線、以及上述第一和第二接地線,係自一晶片的接合 塾處分離。 根據本發明第五特徵所提供之微電腦,其中,上述 第電源供應線與上述第一接地線形成一第一電源供 應系統,上述第二電源供應線與上述第二接地線形成一 第一電源供應系統,上述第—和第二電源供應系統中之 一者,當於晶圓製造時,係採用至少一罩幕做選擇。 根據本發明第六特徵所提供之微電腦,尚包括一選 擇器電路,按暫存器内容用以選擇上述第一和第二電源 供應系統中之一者,做為供應電源予上述第一和第二電 晶體之一電源供應系統。 根據本發明第七特徵所提供之微電腦,其中,上述 第一和第二電源供應系統經選擇,連同上述電晶體由上 述被選擇之電源供應系統供予電源。 根據本發明第八特徵所提供之一多晶片模組,包括 一微電腦和一外部記憶體,其中,上述模組的接腳排置 與採用一内建記憶體之一微電腦者實質上相同。 本紙張尺度剌中_家標準(CIvjs_>A4規格⑵ό 297公釐) (請先閱讀背面之注意事項再填寫本頁) -n I n tt 一•,口,« n n n I* 1 n /、. «1 I i n • t n n I n l 451 1 3 4 A7 Β7 五、發明說明(ίο) 根據本發明第九特徵所择供之一微電腦,可對一多 晶片模組内一通用記憶體晶片和一外部記憶體做存 取,上述微電腦包括一選擇器,根據—控制信號輸入啟 動之有否,選擇性連接至輸入/輸出信號;其中,根據上 述未啟動控制信號,上述選擇器之一輸出端子僅連接上 述微電腦的輸入/輸出信號;根據上述已啟動控制信號, 上述選擇器之上述輸出端子自上述微電腦的上述輸入/ 輸出信號分離,而連接至上述外部記憶體的輸入/輸出信 號。 ° 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖式, 作詳細說明如下: 圖示之簡單說明: .第1圖係顯示本發明第—實__包含微電腦之 電路基本設計的方塊圖; 第2圖係顯示第一實施例微電腦的部份示釋圖 第3圖係顯示第二實施例微電腦的部份示釋圖 第4圖係顯示第三實施例微電腦的部份示意圖 第5圖係顯示第'三實施例一外部記憶體和微電腦 的布局圖; 第6圖係顯示第四實施例中微電腦電源供應 外觀示意圖; 第7⑷和7(b)圖係顯示第六實施例一選擇器的電路 圖*第7⑷圖係顯示選擇器在電源供應線一側上,第7㈦ (淨先Bati背面之注$項再填窝本頁) ----— 1 訂----I I------------- t— n ·1 ^ -
451134 A7 B7 五、發明說明(11) 圊係顯示選擇器在接地線一側上; 第8圖係顯示第六實施例選擇器的方塊圖; 第9圖係顯示第七實施例多晶片模組的平面圖; 第10圖係顯示沿第9圖第七實施例b_b線所截之 剖面圖; 第11(a)和11(b)圖係顯示在印刷電路板上晶方排 置,分別顯示第七實施例圖印刷電路板承载多晶片模组 的頂視圖和底視圖; 第12圖係顯示第八實施例多晶片模組的方塊圖; 弟13圖係顯示建構第八實施例部份之測試選擇器 的電路圖; 第14圖係習知一單板微電腦裝置的方塊圖; 第15圖係顯示一習知微電腦的部份示釋圖: 第16圖係顯示由電流回路所形成之平面相對於觀 察點建構成一角度的示意圖; 第17圖係顯示具有不同驅動能力之電晶體輸出波 形上昇邊緣時間對電壓的比較圖; 第18(a)和18(b)圖所示為二外部記憶體和一習知微 電腦的接腳端排列圖示’第18(a)圖係顯示外部記憶體接 腳端佈局圖,第18(b)圖係顯示微電腦接腳端佈局圖; 第19圖所示為一習知微電腦電源供應連接外觀示 意圖;以及 第20圖所示為一習知多晶片模組的方塊圖 符號說明: 本紙張尺度適用中國國家標準<CNS)A4規格(210x297公爱) 閱 讀 背· 面 之 注. 項 再 填 寫 本, 頁 訂 經濟部智慧財產局員工消費合作社印製 4 51 134 A7 ----___B7_____ 五、發明說明(U) 1〜印刷電路板;2、2a、2e、54〜微電腦;3、55〜外 P 口己隐胆’ 4、27〜第一周邊電路;5、28〜第二周邊電路; 13〜匯流排;14〜匯流排;30a-30h〜接腳端子:30a,_30h,〜 接腳端子;33〜第一電源線;35〜第二電源線;以及,45〜 多晶片模組。 實施例: 產一貫施例 第1圖係顯示本發明第一實施例一包含微電腦之 電路基本設計的方塊圖。微電腦具有一專用端子,經由 另外的匯流排對一外部記憶體做存取。第1圖中,標號 i代表一印刷電路板(以下以電路板簡稱),標號2a代表 包含唯讀記憶體之—微電腦,標號3係為設置於微電腦 2a外之一外部記憶體,標號4和5分別是第一和第二周 邊電路,標號13代表做為一第—信號線之匯流排,標 號14代表做為一第二信號線之匯流排,標號7為交連 周邊電路4和5之匯流排。外部記憶體3經匯流排13 接連於與微電腦2a連接,周邊電路4和5經匯流排14 與微電腦2a連接,另外,周邊電路4和5則經匯流排7
面 之 注
項 再4 _ 頁 訂
互為交連。 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 第2圖係顯示微電腦2a是如何建構的方塊圖。第2 圖中,標號17和18代表做為第—和第二電晶體之輸出 電晶體群組’標號13和14分別代表.匯流排。匯流排13 係連接至輸出電晶體群組π ’當微電腦2a欲對外部記 憶體3做存取時被驅動;而匯流排14係連接至輸出電 15
A7 B7 4 51 13 4 五、發明說明(14) 因為用以驅動匯流排13之輸出電晶體群組丨7對驅 動能力需求的降低,故流經全般電路之電流量便可減 少’所耗散的功率亦可減低’根據表示式(1)而言,尚可 抑制輻射能量的強度而減少額外輻射雜訊。由於匯流排 14係與周邊電路4和5連接’其與外部記憶體3相對而 言較少被使用,故匯流排14較少有信號的改變,就某 一段時間而言,其輻射能量強度較低,因此無須另置一 緩衝器於電路板上’故所需設置的零件數更為減少。 如上所述’第一實施例係將與外部記憶體3作存取 之匯流排13和與使用於周邊電路4和5之匯流排14功 能性地分離。此一結構降低了匯流排14的接線負載容 量,減輕驅動匯流排13之輸出電晶體群組17處的負 载,故而減低個別電晶體的尺寸。若建構高速微電腦的 電晶體所耗散的電流量越少,則所產生的額外輻射雜訊 越少、所耗散的功率越低β _第二實施例 第2圖係顯示揭露於第一實施例内微電腦2a結構 的方塊圖。如圖所示,輸出電晶體群組n係連接至微 電腦2a的第一輸出端子,用以驅動匯流排13,此等第 —輸出端子係以與另一端子相鄰的方式排列。輸出電晶 體群組18係連接至微電腦2a第二輸出端子,用以驅動 匯流排14 ’此等第二輸出端子亦以與另一端子相鄰 式排列。 當微電腦2a與外部記憶體3分固設於電路板1兩 本紙張尺度咖巾.家標準X 297公 (ti先間讀tT面之注意事項再填寫本頁) 訂: --線- 經濟部智慧財產局員工消費合作社印製 A7 B7 4叮134 五、發明說明(l5) 面時,則必須將接線自輸出端子配線經電路板貫穿孔, 方及於電路板背面的外部記憶體3。假若微電腦2a是封 裝於一精細間距包裝内,則貫穿孔無法以線性的方式佈 局’而是以齒狀的方式於貫穿孔間提供以邊隙 (margin) ’此舉使欲以最短可能距離裝設匯流排13變得 不可能。 第3圖係顯示第二實施例微電腦的部份示釋圖,此 例的微電腦2a具有改良的内部結構。第3圖中,標號 13代表連接至外部記憶體3的匯流排,14代表連接至 周邊電路4和5的匯流排,T1-T6代表與電路板背面之 外部記憶體3接觸之貫穿孔。 第二實施例的運作將詳述如下。用以驅動匯流排i 3 的輸出電晶體群組17、以及用以驅動匯流排14的輪出 電晶體群組18,係自微電腦2a輸出端子以交替的方式 連接至相對應之匯流排線。此一排列方式使得貫穿孔得 以線性方式排置,而與在電路板背面之外部記憶體3連 接,即如自T1-T3和T4-T6所示,故無須如習知以齒狀 方式連接至匯流排13。此舉可以最短可能距離裝設快速 改變信號的匯流排13,再者,接線容量可更形降低。 即如上述,第二實施例縮短快速操作匯流排13接 線,更降低接線容量,另外,第二實施例亦具有更快的 操作、額外輻射雜訊降低、以及功率耗散減少等優點^ -第三實施例 第4圖係顯示第三實施例如何將包含微電腦的電 18 本紙張尺度適財關家標準(CNS)A4^⑵Q x 297公爱)----_- (請先閱讀背面之注意事項再填寫私頁) 經濟部智慧財產局員工消費合作社印數 -I I n ϋ l n n n l · 4 51 t 3 4 . A7 --—---—-----B7___ 五、發明說明(17) 即如上述,第三實施中,連接至外部記憶體3沿圓 形方向所排列的信號線與微電腦2a信號線排列相反。當 (請先閲讀背面之注意事項再填寫本頁) 微電細2a和外部冗憶體3以背對背方式固設後,其信號 線便得以最短可能距離互為交連,而無信號線交越其 間’而無父越的化號線使得雙層電路板設計更為容易。 第三實施例降低外部記憶體3和微電腦2a間匯流排 13上電流所形成之迴路的面積,則由表示式⑴面積s 的降低’代表射能量和額外輕射雜訊的減少。因為匯 流排13具有最短的長度,其寄生電容便得減少,操作 速度因而增加,此等特點當應用於第一實施例,更可獲 致額外的優點。 第四實施你丨 第6圖係顯示第四實施例一微電腦晶片電路架構 的屯路圖。第6圖中’標號2e代表一微電腦,33和35 刀別代表第一和第二電源供應線(於VDD1和VDD2的準 位),34和36分別代表第一和第二接地線,39和41分 別是第一和第二電源供應接合墊(於VDd 1和VDD2的準 位)40和42分別是第一和第二接地接合墊。第二電源 供應線35以VDD2的準位連接至第二電源供應線接合 塾41僅&供電源予高速操作之輸出電晶體群組3 8 a, 第一接地線36以接地電位連接至第二接地接合墊42, 單獨提供接地電位予輸出電晶體群組38a。另一方面, 第一電源供應線33以VDD1的準位連接至第一電源供 應線接合塾39 ’僅提供電源予輸出電晶體群組37a,第 20 本紙張尺度相中®國家標準(CNS)A4規格⑵Q χ 297公 451 j 34 A7 B7 經濟部智慧財產局員工消費合作社印數 五、發明說明(is) 一接地線34以接地電位連接至第一接地接合聲 獨提供接地電位予輸出電晶體群組37a 單 上述之第四實施例中,電源供應線分成第—和第一 電源供應線33和35,分別供應輸出電晶體群組3% — 3 8a予電源’接地線分成第一和第二接地線34和 3 6,分 別供應輸出電晶體群組37a和38a予接地電位。@ 。苐一電 源供應線3 3和第 ^接地線3 4係獨立於望-發# 调不、乐一電源供應線 3 5和第二接地線3 6,而連接至輸出電晶體群組3 π,故 得以一高頻對外部記憶體3做存取。甚或當有雜訊&出現 在第一電源供應線33或第一接地線34時,也不會傳遞 至第二電源供應線35或第二接地線36,因而可抑制輻 射雜訊。 第五實施你丨 第五貫施例中,係將上述第四實施例所採用的雙電 源供應系統之一者以一罩幕選擇(mask 〇pti〇n)手段為 之。另外,若除了電源供應線的選擇外,二電晶體群組 之一者亦以罩幕選擇手段選擇的話,尚可獲致額外的好 處。舉例而言,使用兩層包含鋁的金屬接線以施行雙層 鋁製程,此製程包括貫穿孔製造,以提供第一和第二金 屬接線間的接觸。當於貫穿孔製程裡,採用罩幕選擇手 段以選擇適當的電源供應線,同時輸出電晶體群組也可 以如同選擇電源供應線般而被選擇。 上述第五實施例製造貫穿孔時的罩幕選擇手段,致 使雙電源供應線之一者被選擇。既然適用於個別電晶體 21 (請’先閱讀背面之注意事項再填寫本頁) • n n - -n ϋ n n 1 本紙張尺度適用中固國 5 4 經濟部智慧財產局員工消費合作社印製 五 1 3 4 A7 --—- __B7_______________、發明說明(I9) 驅動能力之電源供應線在一般製程被選擇,則無視一 介入發展階段限制,對於電源供應線的選擇予以最佳 化。再者,罩幕選擇結構的使用不僅對電源供應線的選 擇、以及對輸出電晶體群組的選擇,按客戶的需求或其 晶片組,短時間提供具驅動能力之產品。 弟六貫施例 第六實施例如同第四實施例般,微電腦晶片包含透 過軟體選擇的雙電源供應線,尤其,在半導體積體電路 設計階段,提供有一選擇器電路,再根據一内部暫存器 輸入資料,選擇二電源供應線之一者。第7(甸和7(b)圖 係顯示選擇器的電路圖,第7(a)圖係顯示選擇器在電源 供應線一側的電路圖,第7(b)圖係顯示選擇器在接地線 一側的電路圖。第8圖係顯示第六實施例選擇器連接至 微電腦2e的方塊圖。此等圖示中,標號33和35分別代 表第一和第二電源供應線,34和36分別代表第一和第 二接地線,171和172分別代表一反相器,SL為一選擇 信號,81代表電源供應線側的選擇器,82代表接地線 側的選擇器。選擇信號自内部暫存器輸出,使用者透過 軟體可設定所需之内部暫存器值。 第六實施例的運作詳如下述。當選擇信號SL為”L,, 時,選擇器81和82分別選取電源供應線33和接地線 34做為内部電源供應。當選擇信號SL為,,H,,時,選擇器 81和82分別選取電源供應線35和接地線36做為内部 電源供應》 ° 本紙痦尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) > MB MB 丨 (n I— In ^^1 - I 線 I \ J---------------------- 451134 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(20) 因為第六實施例可以軟體選取適當的電源供應 線’使用者可以軟體選擇所需之最佳的電晶體群组,因 為電源供應線係按所採用的晶片组而區分開來,故唯有 會產生雜訊之特定信號線以程式編程的方式選擇性地 連接至分離的電源供應線。 第七實施例 第七貫施例採用第一、第三、以及第四實施例的微 電腦晶片,將外部記憶體3與微電腦2a、2e合併,以建 構一多晶片模組。至於第七實施例如何實現茲配合相關 圖示詳述如下。 第9圖係顯示第七實施例多晶片模組的平面圖。第 1 〇圖係顯示沿第9圖第七實施例b-B線所截之剖面圖。 第11(a)和11(b)圖係顯示在印刷電路板上晶片排置,分 別顯示第七實施例圖印刷電路板承載多晶片模組的頂 視圖和底視圖β此等圖示中,標號丨代表一印刷電路板, 2代表一微電腦,3代表一外部記憶體,丨3和丨4分別是 一匯流排’ 43為封裝樹脂(mo丨d resin),為引線’ 45 為多晶片模組。此一構造中’匯流排13將外部記憶體3 連接至微電知2,其與第一實施例所採用般,僅需具有 較小的驅動能力。此舉可消弭將外部記憶體3連接至微 電腦2之匯流排13接線露於封裝樹脂43之外。然輸出 至封裝樹脂之外,則呈如同第—實施例所示將匯流排14 分離的方式相同的接腳排置。 上述第七實施例中,多晶片模組包含微電腦2與外 本紙張尺度適用t國國家標準<CNS)A4規格(2l〇x 297公;* > (故先Μ讀背面之注意事項再填寫本頁)
V
• -S --線· 、發明說明(21) ,及於晶片外之輸出端子的排置就如同一單 晶月微電腦-般。因此’因為本發明多晶片模晶 片微電腦呈實質上相同的接腳排置和接腳功能,:很容 易於其間做更換。 既然本發明多晶片模組包含既存的晶片,故約於三 個㈣短時間内送交客戶處。反之,單晶片微電腦可能 需要等候三星期方能送交客戶處。 如上述之理由,應用第一、第三、以及第四 中之任一者,以降低額外輻射雜訊和減少功率耗散。多 並予以連接。因此,得以將結構予以簡化,提供降低組 裝成本的優點。 第八實施例 經 濟 部 智 慧 財 Λ 局 員 工 消 費 合 作 社 印 製
部記憶體
晶月模组組裝時會遭遇封裝複數晶片佈局時限制,雖然 可將多晶片模组以多層接線排置形之,卻會增加生產製 造時的成本〇反之,本發明第七實施例有效利用印刷電 路板’將微電腦2與外部記憶體3故設於電路板丨兩面, 第12圖係顯示第八實施例多晶片模組的方塊圖。 第12圖中’標號53代表一多晶片模組包裝,54是一微 電腦’ 55是一外部記憶體,56是測試選擇器,101是一 常態埠,102是一記憶體匯流排,57a是一輸入/輸出信 號線群組’ 57b是一常態埠輸出信號線群組,5ga是一外 部記憶體信號線群組,58b是一記憶體匯流排信號線群 組。輸入/輪出信號線群組57a經多晶片模組一外部端子 連接至微電腦54,記憶體匯流排信號線群組58b包括一 24 本紙張尺度適用中國舀家標準(CNS)A4規格(210x297公茇) 451 13 77 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明(22) 資料/位址匯流排,介於外部記憶體55和微電腦54之 間。當一測試信號未啟動時,測試選擇器56係用以連 接常態蜂輸出信號線群組57b至輸入/輸出信號線群組 57a’同時亦用以將記憶體匯流排信號線群組5扑連接至 外部記憶體55。 第13圖係顯示.測咸選擇器56的電路圖。第Η.圖 中,標號TG1-TG3分別代表由一 PM〇s和一 NM〇s所 建構成之傳輸閘,173是一反閘,其餘元件的第12圖所 示相同,而以相同標號標示,此等元件的詳細描述如 下’重覆之處則予以省略。 第13圖中,一未經啟動之測試信號輸出(例如—呈 低邏輯位準的測試信號)是為常態模式;若驅動輪入測試 信號為高邏輯位準,則建立測試模式。尤其,低邏輯位 準的輸入測試信號令傳輸閘TG1和TG2開啟,使得輸 入/輸出h號線群組57a與常態崞輸出信號線群組$儿連 接,外部si*憶體信號線群組58a與記憶體匯流排信號線 群組5 8b連接。高邏輯位準的輸入測試信號令傳輸閛 TG3開啟’使得輸入/輸出信號線群組57a與外部記憶體 信號線群組58a連接,故得以對外部記憶體55做測試。 上述的結構中’僅是驅動測試信號為高邏輯位準, 便使得僅耦接至微電腦54的外部記憶體55外部記憶體 信號線群組58a,經由多晶片模組一外部端子與輸入/輸 出信號線群组57a連接。此舉使得單獨對記憶體晶片做 測試係屬可行’而得以在不修改的情況下,遵循習知適 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐〉 « (你先閱tftf面之注意事項再填寫本頁〕
4〇1 1 34 _____ 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明(23) 用於外部記憶體55和微電腦》4的測試程序。 上述第八實施例中,可測試外部記憶體55做故障 刀析,此對外部s己憶體55的測試可直接與對微電腦54 的测忒分離,此一分離測試的方式,習知所採用的測試 程序在無須改變的前提下,便可適用於外部記憶體55 和微電腦54,故透過必要測試型樣直接的輸入,便得以 高自由度施行故障分析。此外,使用於外部記憶體55 $微電腦54的測試型樣,無須經過修改亦可應用於對 最終產品的測試,因而縮短發展測試型樣所需耗費的時 間。 為實現本發明,根據本發明第一特徵,提供一種微 電腦,得對一外部記憶體做存取,上述微電腦包括:複 數第一電晶體,用以驅動對存取上述外部記憶體時所需 的複數第一信號線;以及,複數第一端子,用以傳輸上 述第一信號線;其中,上述第—電晶體的尺寸較之連接 至其他輸入/輸出埠的複數第二電晶體者為小。 根據本發明第一特徵,減少外部記憶體和微電腦間 第一信號線的接線負载容量,因為用以驅動連接至高存 取頻度匯流排第一電晶體的驅動能力降低,流經全般電 路的電流亦可減少,因而減少功率的耗散。如上述表示 式U)所推知者,減低後的電流抑制輻射能量的強度,因 此減少額外的輻射雜訊。再者,連接至另一外部電路的 接線係應用於較低的存取頻率,故可降低輻射能量和額 外的輻射雜訊。 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) C諝先閲讀背面之注意事項再填寫本頁) J·. lull--訂·! ---—-線—、-Vi---,---^-----------
I
7 3 4
五、發明說明(25) 部記憶體做以高頻存取運作時,任何可能經由第—電源 線和第-接地線所產生的雜訊,都不會傳遞至第二電源 線和第二接地線,因此,減低輻射雜訊。 根據本發明第三特徵所提供之微電腦,其中,上述 第一電源供應線與上述第—接地線形成一第一電源供 應系統’上述第二電源供應線與上述第二接地線形成一 第二電源供應系統’上述第一和第二電源供應系統中之 一者’當於晶圓製造時,係採用至少—罩幕做選擇。 根據本發明第三較佳結射m電源供應 線係在-貫穿孔製程中經—罩幕選擇手段選擇,無關於 發展階段所耗㈣時間多長,可選擇與第—或第二電晶 體驅動能力相容之一電源供應線。 根據本發明第四較佳結構中,尚包括一選擇器電 路’按暫存器内容用以選擇上述第—和第二電源供應系 統中之-者,做為供應電源予上述第—和第二電晶體之 一電源供應系統。 —本發明上述弟四較佳結構中,可透過軟體對第一和 第二電源供應線做切換,也就是使用者可以程式規晝選 經濟部智慧財產局員工消費合作社印製 取所需最佳的電晶體。由於所採㈣晶片組第-電源供 ,線與第—電源供應線分離,故以分離之電源供應線, 提供電源予連接至外部記憶體之特定第一信號線上。 本發明第五較佳結構中,上述第—和第二電源供應 系統-者輯擇’連同上述電晶體由上述被選擇之電源 供應系統供予電源^。 本纸狀度邮+ _家標準各 A7 B7 iSl 1 3 4 五、發明說明(26) 本發明上述第五較佳結構中,可以—罩 對第-或第二電源供應系統、以電: 選擇’益經選擇之電源供應系統供予電源二體: 據客戶設以短時間内生產改變驅動能力的產:: 根^本發明上述第三特徵,提供有—多晶片模组, r 經 濟 部 智 財 產 局 員 工 消 費 合 作 社 印 製 和一外部記憶體,其中,上述模组的接腳 置木用—内建記憶體之—微電腦者實質上相同。 如同單晶片微電腦一般,.根據本發明上述第三特徵 之多晶片模組利賴有的端子做為輸出至晶片外。既缺 多晶片模组與微電腦具有類似的接腳排置和工力能故2 容易就此二者間做置換°當此多晶片模組與第-特徵、 第一較佳結構、或第二特徵之微電腦結合時,額外輻射 雜訊和功率耗散可以減少。就雙層板設計言,微電墙和 外部記憶體間得以背面連接的方式,有效地固設於基底 上,故而簡化裝置架構與降低組裝成本。 根據本發明第四特徵所提供之一微電腦,可對一多 晶片模組内一通用記憶體晶片和一外部記憶體做存 取,上述微電腦包括一選擇器,根據一控制信號輪入啟 動之有否,選擇性連接至輸入/輸出信號;其中,根據上 述未啟動控制信號,上述選擇器之一輸出端子僅連接上 述微電腦的輸入/輸出信號;根據上述已啟動控制信號, 上述選擇益之上述輸出端子自上述微電腦的上述輸入/ 輸出信號分離,而連接至上述外部記憶體的輸入/輸出信 號。 29 本紙張尺度適用中國國家標準<CNS)A4規格(2〗〇 X 297公釐 4 A7 五、發明說明(27) 根據本發明第四AW. r 特徵中’微電腦和外部記憶體分開 施以相對的故障分析,直 夏接將所需的型樣輸入’以高自 由度侍各組件做分析。由於 田於對外部記憶體和微電腦所需 採用的測s式型樣與用於產〇帝丨q 土 — 座測忒者無異,故可縮短發展 測試型樣所需的時程。 雖然本發明已以若干較佳實施例揭露如上,然1並 非用以限定本發明,任何熟習此技藝者,在不脫離样 日狀精神和範園内’當可作更動與潤飾,因此本發明^ 保礎範圍當視後附之申請專利範圍所界定者為 — — —— — —II — — — — — —#:'". — 1 r1·'-., <請先閲讀背面之注意事項再填^,^·.!1) 訂. M. 經濟部智慧財產局員工消費合作社印製 30 本紙張尺度過用中國國家標準<CNS)A4規格<2】0 x 297公釐)
Claims (1)
- 5 4 A8 B8 C8 ---------- D8 申請專利範圍 ----- h一種微電腦,得對一外部記憶體做存取,該微電腦 包括: 複數第一電晶體,用以驅動對存取該外部記憶體時 所需的複數第一信號線;以及 複數第一端子,用以傳輸該等第一信號線; 其中,該等第一電晶體的尺寸較之連接至其他輸入/ 輸出埠的複數第二電晶體者為小。 2. 如申請專利範圍第i項所述之該微電腦,該等第一 端子連接至該等第一電晶體,用以驅動存取該外部記憶 體時所需的該等第—信號線;複數第二端子連接至該等 第二電晶體’用以驅動除該外部記憶體外之一外部電 路’其中’該等第一和第二端子係呈交替排列。 3. 如申請專利範圍第1項所述之該微電腦,其中,該 等微電腦和外部記憶體分別固設於一蒸底的兩面,存取 該外部記憶體之該微電腦的端子排置、係與該外部記憶 體的端子佈局一致,使交連於該微電腦和該外部記憶體 間相對應端子之接線,在該基底上可以最短可能距離佈 局’而不會交越其他元件。. 4. 如申請專利範圍第1項所述之轉微電腦,尚包括: 一第一電源供應線和一第一铎地線’為、該等第一電 晶體所使用,用以驅動該等第一信號線;以及 一第二電源供應線和一第二接地線’為該等第二電 晶體所使用,用以對另一外部電路做存取; 其中’該等第一和第二電源供應線、以及該等第一 -----------裝-- (請先閣讀背面之注意事項#':填寫本頁) 訂_ :!e線 鯉濟部中央標準局員工消費合作杜印製 30A8 B8 __ C8 --_____D8 六、申請專利範園 和第二接地線,係自一晶片的接合墊處分離。 5. 如申請專利範圍第4項所述之該微電腦,其中’該 電源供應線與該第—接地線形成一第一電源供應系 統該第二電源供應線與該第二接地線形成一第二電源 供應系統,該等第一和第二電源供應系統中之一者,當 於晶圓製造時’係採用至少一罩幕做選擇。 6. 如申請專利範圍第4項所述之該微電腦,尚包括一 選擇器電路’按暫存器内容用以選擇該等第一和第二電 源供應系統中之一者,做為供應電源予該等第一和第二 電晶體之一電源供應系統。 7. 如申請專利範圍第5項所述之該微電腦,其中,該 等第一和第二電源供應系統一者經選擇,連同該等電晶 體由該被選擇之電源供應系統供予電源。 8·一多晶片模組,包栝一微電腦和一外部記憶體,其 中’該模组的接腳排置與採用一内建記憶體之一微電腦 者實質上相同。 9- 一微電腦’可對一多晶片模組内一通用記憶體晶片 和一外部記憶體做存取,該微電腦包括一選擇器,根據 一控制信號輸入啟動之有否,選擇性連接輸入/輸出信 號;其中’根據該未啟動控制信號,該選擇器之一輸出 端子僅連接該微電腦的輸入/輸出信號;根據該已啟動控 制信號’該選擇器之該輸出端子自該微電腦的該等輸入/ 輸出信號分離,而連接至該外部記憶體的輸入/輸出信 號。 31 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐} (請先閲讀背面之注意事項I填寫本頁) -裝· 訂 經濟部中央標準局員工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9191648A JPH1139279A (ja) | 1997-07-16 | 1997-07-16 | マイクロコンピュータおよびマルチチップモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
TW451134B true TW451134B (en) | 2001-08-21 |
Family
ID=16278161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086116870A TW451134B (en) | 1997-07-16 | 1997-11-11 | Microcomputer and chipset module |
Country Status (4)
Country | Link |
---|---|
US (1) | US5907507A (zh) |
JP (1) | JPH1139279A (zh) |
KR (1) | KR100300895B1 (zh) |
TW (1) | TW451134B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1139212A (ja) * | 1997-07-17 | 1999-02-12 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6678167B1 (en) * | 2000-02-04 | 2004-01-13 | Agere Systems Inc | High performance multi-chip IC package |
US6362997B1 (en) * | 2000-10-16 | 2002-03-26 | Nvidia | Memory system for use on a circuit board in which the number of loads are minimized |
KR100695890B1 (ko) * | 2004-10-29 | 2007-03-19 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 데이터 전송 방법 |
JP2006277012A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体集積回路 |
CN101192183B (zh) * | 2007-01-10 | 2010-09-01 | 中兴通讯股份有限公司 | 数字单板的测试工装实现方法和装置 |
JP5079342B2 (ja) | 2007-01-22 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
BR112013015890A2 (pt) | 2010-12-22 | 2017-09-19 | Ge Energy Power Conversion Technology Ltd | arranjo mecânico de um circuito conversor de potência multinível. |
JP2012208975A (ja) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | 半導体装置 |
JP2013069864A (ja) * | 2011-09-22 | 2013-04-18 | Canon Inc | 検出装置及び検出システム |
KR101637997B1 (ko) * | 2014-11-24 | 2016-07-11 | 현대오트론 주식회사 | 차량의 전자식 안정성 제어 장치용 반도체 칩 설계 방법 및 그 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4577282A (en) * | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
JPS61262871A (ja) * | 1985-05-16 | 1986-11-20 | Nec Corp | ワンボ−ドマイクロコンピユ−タ装置 |
JPH03198173A (ja) * | 1989-12-26 | 1991-08-29 | Mitsubishi Electric Corp | ワンチップマイクロコンピュータ |
-
1997
- 1997-07-16 JP JP9191648A patent/JPH1139279A/ja active Pending
- 1997-11-11 TW TW086116870A patent/TW451134B/zh not_active IP Right Cessation
- 1997-11-20 US US08/975,204 patent/US5907507A/en not_active Expired - Lifetime
- 1997-12-15 KR KR1019970068678A patent/KR100300895B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5907507A (en) | 1999-05-25 |
KR100300895B1 (ko) | 2001-09-03 |
JPH1139279A (ja) | 1999-02-12 |
KR19990013265A (ko) | 1999-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW451134B (en) | Microcomputer and chipset module | |
US5509019A (en) | Semiconductor integrated circuit device having test control circuit in input/output area | |
US6713855B2 (en) | Dual die memory | |
JPH05136125A (ja) | クロツク配線及びクロツク配線を有する半導体集積回路装置 | |
KR20060047302A (ko) | 반도체장치 | |
US7518231B2 (en) | Differential chip performance within a multi-chip package | |
US4947233A (en) | Semi-custom LSI having input/output cells | |
TW567602B (en) | Multi-chip module | |
US4979016A (en) | Split lead package | |
JP2002057270A (ja) | チップ積層型半導体装置 | |
JPH02219254A (ja) | 半導体集積回路装置 | |
JP3679923B2 (ja) | 半導体装置 | |
JP2830637B2 (ja) | Loc型半導体装置 | |
JP2004158752A (ja) | メモリマクロおよび半導体集積回路 | |
JPH02277262A (ja) | 集積回路用の給電ピン配置 | |
TW522523B (en) | Semiconductor device, method of manufacturing the same and storage media | |
JPH07169840A (ja) | 半導体装置 | |
JPH07288282A (ja) | 半導体装置 | |
JP3782211B2 (ja) | 電子回路装置 | |
US20070086262A1 (en) | Integrated circuit chip with connectivity partitioning | |
JPH09148545A (ja) | 半導体装置 | |
TW442834B (en) | Integrated circuit module capable of selecting multiple functions | |
JPS60145642A (ja) | 半導体集積回路装置 | |
JPS62185364A (ja) | 半導体集積回路装置 | |
JPH0348455A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |