KR19990013265A - 마이크로컴퓨터 및 멀티칩 모듈 - Google Patents

마이크로컴퓨터 및 멀티칩 모듈 Download PDF

Info

Publication number
KR19990013265A
KR19990013265A KR1019970068678A KR19970068678A KR19990013265A KR 19990013265 A KR19990013265 A KR 19990013265A KR 1019970068678 A KR1019970068678 A KR 1019970068678A KR 19970068678 A KR19970068678 A KR 19970068678A KR 19990013265 A KR19990013265 A KR 19990013265A
Authority
KR
South Korea
Prior art keywords
microcomputer
external memory
bus
power supply
signal
Prior art date
Application number
KR1019970068678A
Other languages
English (en)
Other versions
KR100300895B1 (ko
Inventor
와타나베가츠요시
기토라다카츠구
마츠이히데오
Original Assignee
키타오카타카시
미쓰비시덴키가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카타카시, 미쓰비시덴키가부시끼가이샤 filed Critical 키타오카타카시
Publication of KR19990013265A publication Critical patent/KR19990013265A/ko
Application granted granted Critical
Publication of KR100300895B1 publication Critical patent/KR100300895B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

종래의 마이크로컴퓨터나 MCM 모듈에서는 기판 레이아웃의 복잡화, 불필요한 복사 노이즈의 발생, 테스트 비용의 증가라는 문제가 있었다.
본 발명에서는 상기한 종래의 문제점을 해결하기 위해, 외부 메모리 액세스용 버스를 구동하는 출력 트랜지스터를 전용으로 마련하여, 이 트랜지스터의 사이즈를 다른 입출력 포트측 트랜지스터보다도 작게 마이크로컴퓨터를 구성하고, 이 마이크로컴퓨터와 외부 메모리를 프린트 기판을 거쳐서 앞뒤로 접속하여 MCM 모듈로서 단일칩 마이크로컴퓨터화했을 때와 마찬가지의 핀 배치로 하였다. MCM 모듈의 마이크로컴퓨터에 선택기 회로를 탑재하여 이것과 접속한 외부 메모리의 테스트를 할 수 있도록 하였다.

Description

마이크로컴퓨터 및 멀티칩 모듈
본 발명은 반도체 집적 회로 장치에 관한 것으로, 특히, 마이크로컴퓨터 및 이것을 이용한 멀티칩 모듈에 관한 것이다.
최근, 반도체 소자의 접속 단자가 증가함에 따라, 기판에 실장할 때의 배선의 경로 배정(routing)이 곤란하게 되고 있다. 또한, 대규모화된 기판에 신호를 정확히 전달하기 위해서도 구동 능력이 큰 버스(bus)를 갖는 배선이 요구되고 있다. 그 때문에, 불필요한 복사(輻射) 노이즈도 많아져 이것을 저감시키는 기술이 요망되고 있다. 또한, 최근의 반도체 제조 비용(cost)에서 테스트 비용(test cost)이 차지하는 비율도 증대하고 있어, 테스트를 용이하게 할 수 있는 설계의 필요성이 높아지고 있다.
이하, 종래예에 대하여 기술한다.
종래예 1
도 14는 종래의 마이크로컴퓨터를 포함하는 회로의 기판 설계를 도시하는 블럭도로서, 도면에 있어 (1)은 프린트 기판(printed board)(이하, 간단히 기판이라 함), (2)는 ROM을 내장한 마이크로컴퓨터, (3)은 외부 메모리, (4),(5)는 각각 제 1 및 제 2 주변 회로, (6),(7)은 버스이다. 외부 메모리(3)는 각 회로 소자 사이를 연결하는 버스(6)를 거쳐서 마이크로컴퓨터(2)에 접속되고, 주변 회로(4,5)는 버스(6)를 거쳐서 마이크로컴퓨터(2)에 각각 접속됨과 동시에 주변 회로(4,5)끼리도 버스(7)를 거쳐서 서로 접속되어 있다.
마이크로컴퓨터(2)가 외부 메모리(3)를 액세스하는 경우, 버스(6)를 거쳐서 데이터 및 어드레스를 전송한다. 다음에, 마이크로컴퓨터(2)가 주변 회로(4,5)를 제어하는 경우도 버스(6)를 거친다. 또한, 주변 회로(4,5)들 간에서 데이터등의 수수를 행하는 경우는 버스(7)를 거쳐서 실행한다.
도 15는 마이크로컴퓨터(2)의 구성을 도시하는 블럭도로서, 도면에 있어서, (65)는 출력 트랜지스터군으로서 버스(6)에 접속되어 있다. 이 출력 트랜지스터군(65)은, 마이크로컴퓨터(2)가 외부 메모리(3)를 액세스하는 경우나, 혹은, 주변 회로(4,5)를 제어하는 경우에 활성화된다. 이 때, 외부 메모리(3)가 접속하고 있는 버스(6)는 주변 회로(4,5)도 또한 접속하고 있도록 구성되어 있기 때문에 기생 용량이 크고, 이 버스(6)를 고속으로 구동하지 않으면 안되므로, 출력 트랜지스터군(65)을 구성하는 트랜지스터의 구동 능력을 작게 할 수가 없다.
다음에, 동작에 대하여 설명한다.
선택 단자가 내부 ROM을 액세스할 때는 노멀 포트(normal port)로서 동작하고, 또는 외부 메모리를 액세스할 때는 어드레스 내지 데이터 버스로서 동작하는 메모리 확장 모드에 있어서, 마이크로컴퓨터(2)가 외부 메모리(3)를 액세스하는 경우에는 그 어드레스 혹은 데이터 버스는 고속으로 동작한다. 예컨대, 마이크로컴퓨터(2)가 10MHz의 기본 클럭(clock)으로 동작하고 있는 경우, 외부 메모리(3)를 100ns로 액세스하는 것이 된다. 또한, 마이크로컴퓨터(2)는, 외부 메모리(3)에도 접속되어 있는 노멀 포트로서 동작하는 단자를 통하여, 내부 ROM을 액세스하고, 또는 그 프로그램(program)의 내용에 따라 필요한 때에 주변 회로(4,5)를 액세스한다. 이 때의 동작 속도는 외부 메모리(3)를 액세스하는 속도보다 빠르게 되지는 않는다. 또한, 마이크로컴퓨터(2)와 주변 회로, 둘다로부터 제 2 주변 회로가 제어되는 경우, 버스(7)를 거쳐서 이들 회로 소자 사이를 상호 접속하기 위한 신호도 필요하게 된다.
여기서, 도 16은 전류 루프(current loop)가 만드는 평면과 관측점이 이루는 각도를 도시하는 설명도로서, 도면에 있어서, (62)는 전류에 의해서 만들어지는 폐로(閉路), (63)은 전류 폐로가 만드는 평면, (64)는 전원이다. 「전자기술 1996, VoL 38, No. 5」에 의하면, 불필요한 복사 노이즈에 의한 방사 에너지량 EM는 하기의 수학식 1로 주어진다.
여기서, μs는 비투자율, εs는 비유전률, I는 전류량, S는 전류에 의해서 만들어지는 루프에 의해서 점유되는 면적, Kr은 전파계수, λ는 파장, θ는 전류 루프가 만드는 평면과 관측점이 이루는 각도이다.
버스(6)에는 주변 회로(4,5)나 외부 메모리(3)와 같은 복수의 회로 소자가 접속되어 있기 때문에, 기판상에서 배선을 경로 배정할 필요가 있어, 이들 회로 소자의 부하 용량이 버스(6)의 배선에 기생하므로, 그 버스(6)를 더욱 고속 구동할 수 있게 하기 위해서 출력 트랜지스터군(65)의 구동 능력을 크게 할 필요가 있다. 그러나, 구동 능력이 큰 트랜지스터를 이용하는 경우, 외부 소자의 임피던스가 일정하면 배선을 흐르는 전류량은 증가해 버린다.
도 17은 트랜지스터의 구동 능력에 따른 출력 파형의 상승을 비교하기 위한 시간과 전압과의 관계를 도시하는 그래프이다. 일반적으로, 도 17에 도시한 바와 같이 구동 능력이 큰 트랜지스터를 사용한 경우의 출력 파형(71)이, 구동 능력이 작은 트랜지스터를 사용한 경우의 출력 파형(72)보다 급격하게 상승하는 것으로 되어, 파장 λ는 작아진다. 따라서, 수학식 1에서 불필요한 복사 노이즈에 의한 방사 에너지량 EM이 증가하게 된다.
또, 전류를 억제(suppress)하기 위해서 기판상에 버퍼(buffer)를 이용하여 버스(6)의 구동 능력을 높이는 것은 가능하지만, 부품수가 증가하게 된다고 하는 문제점이 있다. 또한, 상술한 것 중 어느 방법을 이용한 경우에도 배선 길이가 길게 되어, 기생 용량이 증대하기 때문에 회로를 고속화하는 것은 어렵다. 일반적으로, 배선 지연(wiring delay)은 용량과 저항에 비례하기 때문이다. 더군다나, 상술한 것 중 어느 방법에 의하여도 출력 트랜지스터군(65)의 구동 능력을 높이면 전류량이 증가하기 때문에 소비 전력도 커져서, 불필요한 복사도 더욱 커진다고 하는 문제가 있다.
종래예 2
전술한 도 14와 같은 마이크로컴퓨터를 포함하는 회로의 종래의 기판 설계에 있어서는 기판상에 배치해야 할 소자수가 증가함으로 인해, 이들의 최적 배치가 곤란하게 되어 있다. 그래서, 기판 설계시에 기판을 다층으로 하여 신호선의 교착(交錯)이 가능한 다층 기판화, 주변 소자를 기판 저면에 배치하는 양면 실장등이 행하여 지고 있다.
도 18은 종래의 마이크로컴퓨터(2') 및 외부 메모리(3')의 핀 단자의 배치도로서, 도 18a는 외부 메모리(3')의 핀 단자의 배치도이고, 도 18b는 마이크로컴퓨터(2')의 핀 단자의 배치도이다. 도면에 있어서, (30a∼30h)는 마이크로컴퓨터(2')가 버스(6)를 거쳐서 외부 메모리(3')와 접속하고 있는 배선 내지 핀 단자로서, 각각 동일한 배선 번호끼리 결선(結線)되어 있다. 이 배치도에서는, 마이크로컴퓨터(2')와 외부 메모리(3')가 버스(6)를 거쳐서 접속하고 있는 핀 단자(30a∼30h)의 순서가 서로 일치하지 않기 때문에, 기판의 배선을 교차시킬 필요가 있으므로 최단(最短)으로 결선을 할 수 없다.
종래예 3
종래의 반도체 집적 회로의 설계에 있어서, 일부 특수 용도(클럭(clock)이나 아날로그 전원(analog power supply) 등)를 제외하고는 칩내의 회로의 전원은 공통화되어 있다. 도 19는 마이크로컴퓨터의 전원 접속을 도시한 개략도로서, 도면에 있어서, (2e)는 마이크로컴퓨터, (33'),(34')는 각각 전원선, GND선, (39'),(40')은 각각 전원 패드, GND 패드, (37b),(38b)는 버스, (37a)는 외부 메모리에 연결된 버스(37b)를 구동하기 위한 출력 트랜지스터군, (38a)는 주변 회로에 연결된 버스(38b)를 구동하기 위한 출력 트랜지스터군이다.
다음에, 동작에 대하여 설명한다.
전원 패드(39')에 접속되어 있는 전원선(33')은 전원을 출력 트랜지스터군(37a)에 공급함과 동시에 출력 트랜지스터군(38a)에도 공급하고 있다. 또한, GND 패드(40')에 접속되어 있는 GND선(34')도 전원을 출력 트랜지스터군(37a)에 공급함과 동시에 출력 트랜지스터군(38a)에도 공급하고 있다. 여기서, 메모리 버스(37b)에 연결된 출력 트랜지스터군(37a)의 트랜지스터가 고속으로 스위칭하는 경우에는, 전술한 수학식 1의 파장 λ가 작아진다. 따라서, 전원선(33')이, 예컨대 100MHz인 고주파수에서 발진(oscillate)하여, 칩 내부에서 복사 노이즈가 발생하며, 이 복사 노이즈는 다른 전원선을 거쳐 다른 출력핀으로 전파해 가서 퍼져나가게 된다.
종래예 4
멀티칩 모듈(이하, MCM이라 약칭함) 기술에 의해서, 복수의 베어 칩(bare chip)을 포함한 형태로 어셈블리가 가능하게 되어 제품의 소형 경량화를 실현하고 있다. 이 MCM내에 배선이 많고 액세스 빈도가 높은 메모리와 마이크로컴퓨터를 모두 포함함으로써, 기판상의 배선을 저감하는 것은 효율적이다. 그러나, MCM에 실장할 범용 메모리가 필요하게 되어, 세트 메이커(manufacturer)에게는 비용의 상승으로 이어지기 때문에, 단일칩 마이크로컴퓨터(single-chip microcomputer)가 내장하는 염가인 마스크 ROM으로의 대체가 필요하게 된다.
종래예 5
도 20은 종래의 멀티칩 모듈(MCM)의 구성을 도시하는 블럭도로서, 도면에 있어, (53')은 MCM 패키지, (54')는 마이크로컴퓨터, (55)는 외부 메모리, (101)은 노멀 포트, (102)는 메모리 버스(memory bus), (57)은 마이크로컴퓨터 칩(54')의 노멀 포트 입출력 신호선군, (58)은 마이크로컴퓨터 칩(54')의 메모리 버스 신호선군이다. 이 메모리 버스 신호선군(58)은 외부 메모리(55)에 접속되어 있지만 달리 접속할 필요가 없기 때문에 MCM 패키지(53')의 외부 단자에 접속하지 않는다.
종래예 1의 마이크로컴퓨터는 이상과 같이 구성되어 있기 때문에, 버스(6)에서의 기생 용량이 커서, 이것이 장치 전체의 액세스 속도 향상을 방해하게 되며, 또한 고속화를 도모하고자 하면 출력 트랜지스터등의 구동 능력과의 관계로부터 전류량이 증가하여 소비 전력의 증대로 이어짐과 동시에, 불필요한 노이즈도 증대해 버린다고 하는 문제가 있었다.
종래예 2의 마이크로컴퓨터는 이상과 같이 구성되어 있기 때문에, 마이크로컴퓨터(2')로부터 나오는 버스(6)의 거리가 길게 되어 전류에 의해서 만들어지는 루프 면적 S가 커지기 때문에 상술한 수학식 1에서 불필요한 복사가 증가하며, 기판의 배선이 장(長)거리에 걸쳐 경로 배정되기 때문에 기생 용량도 증가하여 지연량도 커져서 고속으로 동작할 수 없다는 문제가 있었다.
종래예 3의 마이크로컴퓨터(2e)는 이상과 같이 구성되어 있기 때문에, 고속으로 스위칭 동작을 하고 있는 출력 트랜지스터군(37a, 38a)들 사이에서 복사 노이즈가 발생하여 전원선, GND선(33',34')으로 전파해 간다고 하는 문제가 있었다.
종래예 4의 멀티칩 모듈(MCM)은 이상과 같이 구성되어 있기 때문에, 멀티칩 모듈에 실장하는 마이크로컴퓨터 칩과 범용 메모리 칩을 단순히 멀티칩 모듈 기판상에서 결선한 경우, 단일칩 마이크로컴퓨터화했을 때와 비교하여, 핀 배치가 다르거나 노이즈 특성이나 소비 전력 특성이 나쁘게 되기도 하여, 기판 설계가 번잡하게 된다고 하는 문제가 있었다.
종래예 5의 멀티칩 모듈(MCM)은 이상과 같이 구성되어 있기 때문에, 마이크로컴퓨터(54')와 외부 메모리(55)에만 결선되어 있는 메모리 버스 배선군(58)은 멀티칩 모듈 패키지의 외부 단자로서 나와 있지 않기 때문에, 외부 메모리(55)의 제품 검사 및 불량 해석을 할 수 없다고 하는 문제가 있다.
또한, 마이크로컴퓨터(54')에 이 기능을 사전 평가할 수 있는 회로를 삽입하던가 혹은 프로그래밍할 필요가 있게 되어, 그 평가 방법도 고정적으로 되기 때문에, 자유도가 없었다. 더구나, 멀티칩 모듈(53')을 제품 검사할 때의 테스트 패턴도 새로이 작성할 필요가 있어서 개발 시간이 걸린다고 하는 문제가 있었다.
본 발명의 목적은 상기와 같은 문제를 해결하기 위해서 이루어진 것으로, 고속 동작, 불필요한 복사(輻射)의 저감, 저소비 전력화를 실현하는 단일칩 마이크로컴퓨터와 같은 마이크로컴퓨터를 얻는 데 있다.
본 발명의 다른 목적은, 상기에 덧붙여 고속으로 동작하는 버스의 배선 용량을 최소화한 마이크로컴퓨터를 얻는 데 있다.
본 발명의 또 다른 목적은, 전원선 및 GND선에 있어서의 방사 노이즈를 저감한 마이크로컴퓨터를 얻는 데 있다.
본 발명의 또 다른 목적은, 단기간내에 구동 능력을 바꿀 수 있는 마이크로컴퓨터를 얻는 데 있다.
본 발명의 또 다른 목적은, 단기간내에, 마스크롬을 내장한 단일칩 마이크로컴퓨터로의 치환이 가능한 멀티칩 모듈을 얻는 데 있다.
본 발명의 또 다른 목적은, 외부 메모리의 불량 검사가 가능하고 테스트 패턴의 개발이 불필요한 마이크로컴퓨터를 얻는 데 있다.
도 1은 본 발명의 실시예 1에 의한 마이크로컴퓨터를 포함하는 회로의 기판 설계를 도시하는 블럭도,
도 2는 본 발명의 실시예 1에 의한 마이크로컴퓨터의 부분 설명도,
도 3은 본 발명의 실시예 2에 의한 마이크로컴퓨터의 부분 설명도,
도 4는 본 발명의 실시예 3에 의한 마이크로컴퓨터의 구성도,
도 5는 본 발명의 실시예 3에 의한 외부 메모리와 마이크로컴퓨터의 배치설명도,
도 6은 본 발명의 실시예 4에 의한 마이크로컴퓨터 칩을 도시하는 회로 구성도,
도 7은 본 발명의 실시예 6에 의한 선택기의 회로도로서, 도 7a는 전원측 회로도이고, 도 7b는 GND 측 회로도,
도 8은 본 발명의 실시예 4에 의한 선택기의 블럭 구성도,
도 9는 본 발명의 실시예 7에 의한 멀티칩 모듈의 평면도,
도 10은 본 발명의 실시예 7에 의한 멀티칩 모듈의 B-B 선에 따른 단면도,
도 11은 본 발명의 실시예 7에 의한 멀티칩 모듈의 프린트 기판의 칩 배치도로서, 도 11a는 평면도, 도 11b는 저면도,
도 12는 본 발명의 실시예 8에 의한 멀티칩 모듈의 구성을 도시하는 블럭도,
도 13은 본 발명의 실시예 8에 의한 테스트 선택기를 구성하는 회로도,
도 14는 종래의 원 보드(one board) 마이크로컴퓨터 장치를 도시하는 블럭도,
도 15는 종래의 마이크로컴퓨터의 부분 설명도,
도 16은 전류 루프가 만드는 평면과 관측점으로 이루어진 각도를 도시하는 설명도,
도 17은 트랜지스터의 구동 능력에 따른 출력 파형의 상승을 비교하기 위한 시간과 전압과의 관계를 도시하는 그래프,
도 18은 종래의 마이크로컴퓨터와 외부 메모리의 핀 단자의 구성도로서, 도 18a는 외부 메모리의 핀 단자의 배치도, 도 18b는 마이크로컴퓨터의 핀 단자의 배치도,
도 19는 종래의 마이크로컴퓨터의 전원 접속을 도시하는 개략도,
도 20은 종래의 멀티칩 모듈(MCM)의 구성을 도시하는 블럭도,
도면의 주요부분에 대한 부호의 설명
1 : 프린트 기판(기판) 2, 2a, 2e, 54 : 마이크로컴퓨터
3, 55 : 외부 메모리(외장형 메모리) 4, 27 : 제 1주변 회로(외장형 회로)
5, 28 : 제 2주변 회로(외장형 회로) 13 : 버스(제 1 신호선)
14 : 버스(제 2 단자)
30a∼30h : 핀 단자(마이크로컴퓨터 단자)
30a'∼30h' : 핀 단자(외장형 메모리 단자)
33, 35 : 제 1 및 제 2 전원선 45 : 멀티칩 모듈
청구항 1에 기재된 발명에 관한 마이크로컴퓨터는, 외부 메모리를 액세스하는 데 필요한 제 1 신호선을 구동하는 제 1 트랜지스터 및 제 1 단자를 전용(專用)으로 마련함과 동시에, 이 제 1 트랜지스터의 사이즈를 다른 입출력 포트에 사용하고 있는 제 2 트랜지스터의 사이즈보다 작게 한 것이다.
청구항 2에 기재된 발명에 관한 멀티칩 모듈은, 마이크로컴퓨터를 응용한 것으로, 멀티칩 모듈의 핀 배치가 이 마이크로컴퓨터를 내장 메모리화했을 때의 핀 배치와 거의 동일하게 한 것이다.
청구항 3에 기재된 발명에 관한 마이크로컴퓨터는, 비활성 신호 또는 활성 신호인 제어 신호를 입력하여 입출력 신호를 선택·접속하는 선택기로서, 그 출력 단자가 비활성 신호에 응답하여 마이크로컴퓨터로부터의 입출력 신호만을 접속하거나, 혹은 활성 신호에 응답하여 마이크로컴퓨터로부터의 입출력 신호를 분리함과 동시에 외부 메모리의 입출력 신호를 접속하는 선택기를 갖는 것이다.
본 발명에 관한 마이크로컴퓨터는, 외부 메모리를 액세스하는 데 필요한 제 1 신호선을 구동하는 제 1 트랜지스터가 접속하고 있는 제 1 단자와 상기 외부 메모리 이외의 외부 회로를 구동하는 제 2 트랜지스터가 접속하고 있는 제 2 단자를 교대로 배열한 것이다.
본 발명에 관한 마이크로컴퓨터는, 마이크로컴퓨터와 외부 메모리를 기판의 앞뒤로 배치했을 때 각각의 단자사이의 기판상 배선을 가장 짧게 설정하더라도 서로 교차하지 않도록, 외부 메모리를 액세스하기 위해 필요한 마이크로컴퓨터 단자의 배열을 이들과 접속하고 있는 외부 메모리 단자의 배열에 맞춘 외부 메모리의 칩 세트(chip set)로 한 것이다.
본 발명에 관한 마이크로컴퓨터는, 외부 메모리를 액세스하기 위한 제 1 신호선을 구동하는 제 1 트랜지스터용의 제 1 전원선 및 제 1 GND선과 다른 외부 회로를 액세스하기 위한 제 2 트랜지스터용의 제 2 전원선 및 제 2 GND선을 칩의 패드에서 분리한 것이다.
본 발명에 관한 마이크로컴퓨터는, 제 1 전원선 및 제 1 GND선으로 이루어지는 제 1 전원계(電源系)와, 제 2 전원선 및 제 2 GND선으로 이루어지는 제 2 전원계를 웨이퍼 프로세스 공정 중에 사용하는 1장 이상의 마스크를 지정함으로써 선택할 수 있는 것이다.
본 발명에 관한 마이크로컴퓨터는, 레지스터의 내용에 따라 제 1 및 제 2 트랜지스터에 공급하는 전원계를 제 1 및 제 2 전원계로부터 선택하는 선택기 회로를 갖는 것이다.
본 발명에 관한 마이크로컴퓨터는, 2 개의 전원계 중 어느 하나를 선택함과 동시에 선택된 전원계에서 공급되는 트랜지스터도 선택할 수 있는 것이다.
이하, 본 발명의 실시예를 설명한다.
(실시예 1)
도 1은 이 실시예 1에 의한 마이크로컴퓨터를 포함하는 회로의 기판 설계를 도시하는 블럭도로서, 마이크로컴퓨터에 외부 메모리 액세스 전용 단자를 구비함으로써 버스 분리를 한 것이다. 도면에 있어서, (1)은 프린트 기판(이하, 간단히 기판이라 함), (2a)는 ROM을 내장한 마이크로컴퓨터, (3)은 외부 메모리(외장형 메모리), (4),(5)는 제 1 및 제 2 주변 회로(외장형 회로), (13)은 제 1 신호선으로서의 버스, (14)는 제 2 단자로서의 버스, (7)은 주변 회로(4,5)끼리를 접속하기 위한 버스이다. 외부 메모리(3)는 버스(13)를 거쳐서 마이크로컴퓨터(2a)에 접속되고, 주변 회로(4,5)는 버스(14)를 거쳐서 마이크로컴퓨터(2a)에 각각 접속됨과 동시에, 서로는 버스(7)를 거쳐서 접속되어 있다.
도 2는 마이크로컴퓨터(2a)의 구성을 도시하는 블럭도로서, 도면에 있어서, (17),(18)은 각각 제 1 및 제 2 트랜지스터로서의 출력 트랜지스터군, (13),(14)는 버스이다. 마이크로컴퓨터(2a)가 외부 메모리(3)를 액세스할 때, 활성 상태로 되는 출력 트랜지스터군(17)이 버스(13)에 접속되어 있고, 출력 트랜지스터군(18)이 버스(14)에 접속되어 있다.
이 구성에 의하면, 마이크로컴퓨터(2a)와 외부 메모리(3)만을 결선함으로써 기판상에서 배선을 경로 배정할 필요가 없고, 주변 회로(4,5)가 이것에 관계하여 접속되어 있지 않기 때문에 기생 용량이 작게 되며, 따라서 출력 트랜지스터군(17)의 구동 능력을 작게 할 수 있다. 한편, 출력 트랜지스터군(18)은 주변 회로(4,5)에 접속하기 때문에 프린트 기판상에 배선이 경로 배정되는 일이 많아, 기생 용량이 커지기 때문에 구동 능력은 크게 할 필요가 있다. 예컨대, 출력 트랜지스터군(17)의 출력 임피던스는 200ohm정도의 고임피던스인데 반해, 출력 트랜지스터군(18)의 출력 임피던스는 50ohm정도의 저임피던스로 설정할 필요가 있다.
다음에, 동작에 대하여 설명한다.
버스(13)와 버스(14)는 서로 분리·독립되어 있기 때문에, 외부 메모리(3)를 액세스하고 있을 때는 주변 회로(4,5)에 연결된 버스(14)는 구동되지 않는다. 마찬가지로, 주변 회로(4,5)를 액세스하고 있을 때는 버스(13)는 구동되지 않는다.
여기서, 버스(13)는 마이크로컴퓨터(2a)와 외부 메모리(3) 사이의 데이터 버스, 어드레스 버스로서 동작하며, 프로그램의 데이터의 수수에 이용되기 때문에 액세스 빈도가 높다. 그러나, 이 실시예 1과 같이 외부 메모리 전용 버스(13)를 제공하는 구성으로 하면, 외부 메모리(3)와 마이크로컴퓨터(2a)간의 기판상의 배선 부하 용량을 줄일 수 있기 때문에, 주변 회로(4,5)를 액세스하는 출력 트랜지스터군(18)에 비해 출력 트랜지스터군(17)의 사이즈·구동 능력을 높이지 않더라도, 기판상의 지연량도 적으면서 고속 동작이 가능하다.
또한, 액세스 빈도가 높은 버스(13)를 구동하는 출력 트랜지스터군(17)의 구동 능력을 낮게 억제할 수 있기 때문에 회로 전체에 흐르는 전류량이 적어, 저소비 전력화를 도모할 수 있다. 또한, 상기한 수학식 1에 근거하여 발산되는 방사 에너지 세기가 억제되어, 불필요한 복사를 억제할 수 있다. 또한, 외부 메모리(3)에 비해 액세스 빈도가 낮은 주변 회로(4,5)를 연결하는 버스(14)는 신호가 변화하는 빈도가 적기 때문에, 시간적으로 종합하여 생각한 경우, 발산되는 에너지 세기가 억제되어, 불필요한 복사를 억제할 수 있게 된다. 또한, 기판상에 버퍼를 실장할 필요가 없기 때문에, 부품수가 증가하는 일도 없다.
이상과 같이, 이 실시예 1에 의하면, 외부 메모리(3)를 액세스하는데 필요한 버스(13)와 주변 회로(4,5)를 액세스하기 위한 버스(14)를 분리·독립하여 구성하였기 때문에, 버스(13)의 배선 부하 용량을 감소할 수 있고, 이에 따라 버스(13)를 구동하는 출력 트랜지스터군(17)의 부담이 작아져서, 각각의 트랜지스터의 사이즈가 작게 되기 때문에 여기에 흐르는 전류량도 적어지며, 따라서 고속 동작, 불필요한 복사의 저감 및 저소비 전력화를 실현할 수 있다고 하는 효과를 얻을 수 있다.
(실시예 2)
도 2는 상기 마이크로컴퓨터(2a)의 구성을 도시하는 블럭도로서, 그 내용은 상기 실시예 1에서 나타낸 바와 같다. 버스(13)를 구동하는 마이크로컴퓨터(2a)의 제 1 출력 단자에는 출력 트랜지스터군(17)이 접속되며, 이 제 1 출력 단자들은 서로 인접해 있다. 한편, 버스(14)를 구동하는 마이크로컴퓨터(2a)의 제 2 출력 단자에는 출력 트랜지스터군(18)이 접속되고, 이 제 2 출력 단자들도 또한 인접해 있다.
여기서, 마이크로컴퓨터(2a)와 외부 메모리(3)를 기판의 앞뒤로 설치한 경우에는, 출력 단자로부터 기판의 스루 홀을 통해서 저면의 외부 메모리(3)에 결선해야 한다. 마이크로컴퓨터(2a)가 파인 피치 패키지(fine pitch package)에 봉지되어 있는 경우는 이 스루 홀을 일렬로 나란히 배치하지 않고, 스루 홀 사이에 간격을 둘 필요성이 있기 때문에, 지그 재그형으로 배치하게 된다. 이 때문에, 버스(13)를 최단(最短)으로 설정할 수 없다고 하는 문제가 있다.
도 3은 마이크로컴퓨터(2a)의 내부 구성의 개량예를 도시하는 부분 설명도이다. 도면에 있어, (13)은 외부 메모리(3)와 접속하는 버스, (14)는 주변 회로(4,5)와 접속하는 버스, T1∼T6은 외부 메모리(3)와 저면 접촉을 하는 스루 홀이다.
다음에, 동작에 대하여 설명한다.
버스(13)를 구동하는 출력 트랜지스터군(17)과 버스(14)를 구동하는 출력 트랜지스터군(18)이 교대로 마이크로컴퓨터(2a)의 출력 단자로부터 각각의 버스(13, 14)에 접속되어 있기 때문에, 버스(13)에 결선하는 배선에 대하여 스루 홀 T1∼T6을 지그 재그로 하지 않고, T1∼T3과 T4∼T6과 같이 일열로 늘어서서 저면의 외부 메모리(3)에 접속할 수 있다. 따라서, 고속으로 변화하는 신호가 통과하는 버스(13)의 배선을 최단으로 할 수 있어 배선 용량을 더욱 줄일 수 있다.
이상과 같이, 이 실시예 2에 의하면, 고속으로 동작하는 버스(13)의 배선을 단축할 수 있어 배선 용량을 더욱 줄일 수 있기 때문에, 실시예 1의 효과에 더하여, 고속 동작, 불필요한 복사의 저감 및 저소비 전력화를 도모할 수 있다고 하는 효과를 얻을 수 있다.
(실시예 3)
도 4는 이 실시예 3에 의한 프린트 기판에 마이크로컴퓨터를 포함하는 회로 소자의 실장도이다. 도면에 있어서, (1)은 프린트 기판, (2a)는 마이크로컴퓨터, (3)은 외부 메모리, (26)은 판독 전용 메모리, 즉 ROM, (27,28)은 제 1 및 제 2 주변 회로(외부 회로)이다. 마이크로컴퓨터(2a)와 외부 메모리(3)가 기판을 사이에 두고 앞뒤로 실장된 상태에서 핀 배치가 일치할 수 있도록 마이크로컴퓨터를 도 5와 같이 핀 배치한다.
예컨대, 도 5는 마이크로컴퓨터(2a)의 저면에 외부 메모리(3)를 설치하였을 때의 설명도로서, 도면에 있어서, (30a∼30h)는 신호선에 연결된 마이크로컴퓨터(2a)의 핀 단자(마이크로컴퓨터 단자), (30a'∼30h')도 마찬가지로 신호선에 연결된 외부 메모리(3)의 핀 단자(외부 메모리 단자)이고, A-A 선에 대하여 마이크로컴퓨터(2a)와 외부 메모리의 핀 단자의 배치가 축대칭으로 되어 있다. 이것에 의하면, 마이크로컴퓨터(2a)의 저면에 외부 메모리(3)를 실장할 수 있어, 그것을 연결하는 버스(13)의 배선 길이를 최단으로 할 수 있다. 즉, 마이크로컴퓨터(2a)와 외부 메모리(3)간의 버스(13)의 배선은 일반적으로 1 대 1로 서로 대응하고 있기 때문에, 외부 메모리(3)의 핀 단자(30a')와 접속해야 할 마이크로컴퓨터(2)의 핀 단자를 (30a)로 하고, 핀 단자(30b')에 대해서는 (30b)로 하는 식으로, 동일 숫자가 접속해야 할 신호선인 것으로 한다. 도 5에서는, 외부 메모리측의 (30a'∼30h')는 반시계 방향을 따라 순서대로 번호를 부여한다. 이 때, 마이크로컴퓨터측의 (30a∼30h)는 시계 방향을 따라 순서대로 번호를 부여하도록 칩설계시에 핀설정을 한다. 예컨대, 칩이 M5M28Fl02J인 경우, 시계 방향으로 A15∼A0, D0∼D15의 순서대로 되어 있다. 따라서, 마이크로컴퓨터의 핀 배치는 반시계 방향으로 A15∼A0, D0∼D15의 순서대로 해 놓은 것으로 된다.
이상과 같이, 이 실시예 3에 의하면, 외부 메모리(3)와 마이크로컴퓨터(2a)가 접속해야 할 신호선의 각각이 반대 방향으로 대응하도록 구성하였기 때문에, 마이크로컴퓨터(2a)와 외부 메모리(3)를 대향(back to back)시켰을 때에는, 가장 최단의 거리로 각 신호선이 교착하는 일 없이 각각의 핀 단자 사이를 접속할 수 있다고 하는 효과를 얻을 수 있다. 또한, 교착하는 신호선이 없어지기 때문에, 2층 기판에서의 설계를 용이하게 할 수 있다고 하는 효과를 얻을 수 있다.
또한, 마이크로컴퓨터(2a)와 외부 메모리(3) 사이의 버스(13)의 전류에 의해 만들어지는 루프 면적이 작아져, 상기 방사 에너지를 나타내는 수학식 1의 면적 S가 작아지게 되어 불필요한 복사의 저감을 도모할 수 있고, 더구나 버스(13)가 최단으로 됨으로써 기생 용량이 작아져서 고속 동작을 할 수 있다고 하는 효과를 얻을 수 있다. 이것을 상술한 실시예 1의 구성에 응용하면 더욱 큰 효과를 얻을 수 있다.
(실시예 4)
도 6은 마이크로컴퓨터 칩의 회로 구성을 도시하는 블럭도로서, 도면에 있어서, (2e)는 마이크로컴퓨터, (33),(35)는 각각 제 1 및 제 2 전원선(각각 VDD1과 VDD2 레벨), (34),(36)은 제 1 및 제 2 GND선, (39),(41)은 제 1 및 제 2 전원 패드(pad)(각각 VDD1과 VDD2 레벨), (40),(42)는 제 1 및 제 2 GND 패드이다. VDD2 레벨로 제 2 전원 패드(41)에 접속하고 있는 제 2 전원선(35)은 고속으로 동작하는 출력 트랜지스터군(38a)에만 전원을 공급하고 있고, 접지 전위로 제 2 GND 패드(42)에 접속하고 있는 제 2 GND선(36)도 또한 출력 트랜지스터군(38a)에만 전원을 공급하고 있다. 한편, VDD1 레벨로 제 1 전원 패드(39)에 접속하고 있는 제 1 전원선(33)은 출력 트랜지스터군(37a)에만 전원을 공급하고 있고, 제 1 GND 패드(40)에 접속하고 있는 제 1 GND선(34)도 또한 출력 트랜지스터군(37a)에만 전원을 공급하고 있다.
이상과 같이, 이 실시예 4에 의하면, 출력 트랜지스터군(37a)과 출력 트랜지스터군(38a)에 공급하는 전원선을 각각 제 1 및 제 2 전원선(33, 35), 접지선을 각각 제 1 및 제 2 GND선(34,36)으로 독립·분리하여 구성하였기 때문에, 외부 메모리에 액세스하기 위해서 고주파로 동작하고 있는 출력 트랜지스터군(37a)에 공급하는 제 1 전원선(33)과 제 1 GND선(34)은 그 선상에 노이즈가 발생하였다고 해도, 제 2 전원선(35), 제 2 GND선(36)으로는 전파되지 않으므로, 방사 노이즈를 억제할 수 있다고 하는 효과를 얻을 수 있다.
(실시예 5)
이 실시예 5에 의하면, 상기 실시예 4의 2 개의 전원계를 이용하여, 그 중 어느 쪽에 속하는 전원을 사용할 지에 대한 선택 수단으로서 마스크 옵션(mask option)을 사용한다. 또는, 전원선을 선택함과 동시에 출력 트랜지스터를 선택할 수 있는 마스크 옵션을 사용함으로써, 더욱 큰 효과를 얻을 수 있다. 예컨대, 알루미늄으로 이루어지는 금속 배선을 2층 사용하는 2층 알루미늄 프로세스(aluminum processing)의 경우, 제 1 금속 배선과 제 2 금속 배선을 접촉시키는 스루 홀 형성 공정에 있어서, 이 마스크 옵션을 적용함으로써 그 접촉 부분을 바꾸어 어느 쪽의 전원선을 사용할 것인지를 선택할 수 있도록 한다. 또한, 전원선의 선택과 동시에 출력 트랜지스터도 선택할 수 있도록 한다.
이상과 같이, 이 실시예 5에 의하면, 스루 홀 형성을 위한 마스크에 마스크 옵션을 적용함으로써 2 개의 전원선 중 한 쪽을 선택할 수 있도록 구성하였다. 이에 따라, 각각의 트랜지스터의 구동 능력에 적합한 전원선의 선택을 통상 공정의 흐름중에서 소화할 수 있기 때문에, 개발 기일(開發工期)이라는 제약없이 전원선 선택의 최적화를 실현할 수 있다고 하는 효과를 얻을 수 있다. 덧붙여, 전원선을 선택함과 동시에 출력 트랜지스터도 선택할 수 있는 마스크 옵션을 사용함으로써, 고객의 요구나 칩 셋트(chip set)에 맞춰 단기간내에 구동 능력을 바꾼 제품을 납품할 수 있기 때문에, 더욱 그 효과가 커진다.
(실시예 6)
이 실시예 6에 의하면, 상술한 실시예 4와 마찬가지로, 전원선을 2 계통 마련하고 있는 마이크로컴퓨터 칩에 있어서, 소프트웨어(software)로 어느 쪽의 전원선을 사용할지 선택할 수 있게 하였다. 즉, 반도체 집적 회로의 설계시에 전원선을 2 계통의 회로중 어느 한 쪽의 전원선을 내부 레지스터의 입력 데이터에 의해 선택할 수 있는 선택기(selector) 회로를 마련한다. 도 7은 선택기 회로의 일례를 도시하는 회로도로서, 도 7a는 전원선측의 선택기 회로도, 도 7b는 GND선측의 선택기 회로도이다. 도 8은 선택기 회로를 마이크로컴퓨터(2e)와 접속하였을 때의 블럭 구성도이다. 도면에 있어서, (33),(35)는 제 1 및 제 2 전원선, (34),(36)은 제 1 및 제 2 GND선, (I71),(I72)는 인버터 게이트(inverter gate), SL은 선택 신호, (81)은 전원선측의 선택기, (82)는 GND선측의 선택기이다. 선택 신호 SL은 내부 레지스터에서 출력되는 신호로서, 내부 레지스터의 값은 사용자가 소프트웨어를 사용하여 설정 가능하다.
다음에, 동작에 대하여 설명한다.
이 선택 신호 SL이 L일 때에는 선택기(81,82)에서는 각각 제 1 전원선(33)과 제 1 GND선(34)이 내부 전원으로서 선택되고, 한쪽 선택 신호가 H일 때에는 제 2 전원선(35)과 제 2 GND선(36)이 내부 전원으로서 선택된다.
이상과 같이, 이 실시예 6에 의하면, 전원선의 소프트웨어에 의한 전환이 가능하기 때문에, 사용자가 필요에 따라서 프로그램 작성과 동시 진행으로 최적인 쪽의 트랜지스터를 선택할 수 있다. 또한, 사용하는 칩 세트(chip set)에 따라 전원선의 분리가 도모될 수 있기 때문에, 노이즈원으로 될 수 있는 특정 신호선만을 별도의 전원으로 하는 것이 프로그램 선택에 의해서 가능하다고 하는 효과를 얻을 수 있다.
(실시예 7)
상술한 실시예 1, 실시예 3, 실시예 4에 의해 구성되는 마이크로컴퓨터 칩을 이용함으로써, 멀티칩 모듈(MCM)의 칩구성은, 외부 메모리(3)와 마이크로컴퓨터(2a, 2e)를 포함한 형태로 할 수 있다. 이것을 도면을 이용하여 설명한다.
도 9는 이 실시예 7의 멀티칩 모듈의 평면도로서, 도 10은 이 멀티칩 모듈의 B-B선에 따른 단면도, 도 11은 프린트 기판의 칩 배치도이고, 도 11a는 평면도, 도 11b는 저면도이다. 도면에 있어서, (1)은 기판, (2)는 마이크로컴퓨터, (3)은 외부 메모리, (13),(14)는 버스, (43)은 성형 수지, (44)는 리드선, (45)는 멀티칩 모듈이다. 여기서, 외부 메모리(3)와 마이크로컴퓨터(2) 사이의 버스(13)는 상기 실시예 1에서 나타낸 방식에 의해 구동 능력을 조금 작게 설정하고 있다. 또한, 이 방법을 이용함으로써 외부 메모리(3)와 마이크로컴퓨터(2)를 연결하는 버스(13)의 배선이 성형체의 외부로 나와 있지 않아도 실행이 가능하다. 또한, 외부에는 도 1에서 분리한 버스(14)를 경유하여 나와 있으므로 마스크판(mask version)과 동일한 핀 배치로 실행하는 것이 가능해진다.
이상과 같이, 이 실시예 7에 의하면, 마이크로컴퓨터(2)와 외부 메모리(3)를 포함한 멀티칩 모듈은, 단일칩 마이크로컴퓨터와 같이, 칩 외부로 나와 있는 모든 단자가 사용 가능하게 된다. 따라서, 멀티칩 모듈과 마이크로컴퓨터가 동일한 핀 배치·기능을 갖기 때문에 그 치환을 용이하게 할 수 있다고 하는 효과를 얻을 수 있다.
게다가, MCM은 기존 칩을 조합함으로써, 예컨대 3 주간 정도의 단기간내에 납품할 수 있다. 한편, 단일칩 마이크로컴퓨터의 경우, 3 개월 정도 걸리는 경우가 있다.
또한, 실시예 1, 3, 4 중 어느 하나를 사용함으로써 불필요한 복사의 저감이나 저소비 전력화를 도모할 수 있다. 그 이유는 상기 실시예 1에서 기술한 바와 같다. 또한, 통상 멀티칩 모듈에서는 성형할 복수의 칩의 배치에 제약이 있다. 또, 패키지의 사이즈에도 제한이 있어서 너무 큰 면적의 것을 그대로 어셈블리하는(assembled) 것은 불가능하다. 멀티칩 모듈에서도 다층 배선을 이용하는 것은 가능하지만, 다층으로 하면 제조 비용이 비싸게 된다. 그러나, 이 실시예 7에 의하면, 마이크로컴퓨터(2)와 외부 메모리(3)는 기판(1)의 저면을 이용하여 접속할 수 있기 때문에 기판(1)의 효율적인 활용을 도모할 수 있고, 또한, 구성도 간소화되기 때문에, 어셈블리 비용도 절감할 수 있게 된다고 하는 효과를 얻을 수 있다.
(실시예 8)
도 12는 멀티칩 모듈(MCM)의 구성을 도시하는 블럭도이다. 도면에 있어서, (53)은 MCM 패키지, (54)는 마이크로컴퓨터, (55)는 외부 메모리, (56)은 테스트 선택기, (101)은 노멀 포트, (102)는 메모리 버스, (57a)는 입출력 신호선군, (57b)는 노멀 포트 출력 신호선군, (58a)는 외부 메모리 신호선군, (58b)는 메모리 버스 신호선군이다. 입출력 신호선군(57a)는 MCM 패키지(53)의 외부 단자를 거쳐서 마이크로컴퓨터(54)에 접속하고 있고, 메모리 버스 신호선군(58b)는 외부 메모리(55)와 마이크로컴퓨터(54) 사이의 데이터/어드레스 버스를 포함하며, 테스트 선택기(56)는 테스트 신호가 비활성일 때 노멀 포트(normal port) 신호선군(57b)이 입출력 신호선군(57a)에 접속됨과 동시에 메모리 버스 신호선군(58b)이 외부 메모리(55)에 접속하는 것을 선택하는 것이다.
도 13은 테스트 선택기(56)를 구성하는 회로도이다. 도면에 있어서, TG1∼TG3은 PMOS와 NMOS 트랜지스터로 이루어진 전송 게이트, (I73)은 인버터 게이트이며, 그 밖의 구성은 도 12와 마찬가지이므로 동일 부분에는 동일 부호를 부여하고 중복 설명을 생략한다.
다음에, 동작에 대하여 설명한다.
도 13에 있어서, 테스트 신호 입력은 비활성, 즉 L일 때 통상 동작을 행하고, 활성, 즉 H일 때 테스트 모드로 된다. 즉, L일 때에는 전송 게이트 TG1 및 TG2가 온(on)으로 되어, 입출력 신호선군(57a)과 노멀 포트 신호선군(57b), 외부 메모리 신호선군(58a)과 메모리 버스 신호선군(58b)이 각각 접속한다. 한편, 테스트 신호 입력이 H일 때에는 전송 게이트 TG3가 온으로 되어 입출력 신호선군(57a)과 외부 메모리 신호선군(58a)이 접속하여 외부 메모리(55)를 테스트할 수 있다.
이상과 같이 구성되어 있기 때문에, 테스트 신호를 활성, 즉 H로 하면, 마이크로컴퓨터(54)에만 결선되어 있는 외부 메모리(55)의 외부 메모리 신호선군(58a)을 MCM 패키지의 외부 단자를 거쳐서 입출력 신호선군(57a)에 접속할 수 있으므로, 메모리 칩만의 테스트를 할 수 있어서, 외부 메모리(55) 및 마이크로컴퓨터(54)의 테스트 방식을 그대로 유용할 수 있다.
이상과 같이, 이 실시예 8에 의하면, 불량 해석시에는 외부 메모리(55)만의 테스트를 행할 수 있기 때문에, 외부 메모리(55)와 마이크로컴퓨터(54)의 테스트를 분리(seperation)하는 것이 간단하게 실행될 수 있다. 분리한 후에는 외부 메모리(55)와 마이크로컴퓨터(54)의 테스트를 그대로 유용(流用)할 수 있기 때문에, 필요한 패턴을 직접 입력하여, 자유도가 높은 불량 해석을 실행할 수 있다고 하는 효과를 얻을 수 있다. 또한, 제품의 테스트시에도 외부 메모리(55)와 마이크로컴퓨터(54)의 각각의 테스트 패턴을 그대로 유용할 수 있게 되어, 테스트 패턴의 개발 시간이 단축된다고 하는 효과를 얻을 수 있다.
이상과 같이, 청구항 1에 기재된 발명에 의하면, 외부 메모리를 액세스하는 데 필요한 제 1 신호선을 구동하는 제 1 트랜지스터 및 제 1 단자를 전용으로 마련함과 동시에, 이 제 1 트랜지스터의 사이즈를 다른 입출력 포트에 사용하고 있는 제 2 트랜지스터의 사이즈보다 작게 하도록 구성하였기 때문에, 외부 메모리와 마이크로컴퓨터 사이의 제 1 신호선의 배선 부하 용량을 최소로 할 수 있어, 구동 능력을 향상시키지 않더라도 기판상의 지연량도 적어서 고속 동작을 실현할 수 있다고 하는 효과가 있다.
또한, 액세스 빈도가 높은 외부 메모리와 접속하는 버스를 구동하는 제 1 트랜지스터의 구동 능력을 낮게 억제할 수 있기 때문에 회로 전체에 흐르는 전류량이 적어져, 저소비 전력화를 도모할 수 있다고 하는 효과가 있다.
더구나, 상술한 수학식 1에 의해 발산되는 에너지 세기가 억제되어, 불필요한 복사를 억제할 수 있다고 하는 효과가 있다.
또한, 다른 외부 회로를 연결하는 배선은 액세스 빈도가 적어져, 상기한 발산되는 에너지 세기가 억제되어, 불필요한 복사를 억제할 수 있다고 하는 효과가 있다.
청구항 2에 기재된 발명에 의하면, 멀티칩 모듈에 있어서, 이 핀 배치가 상기 마이크로컴퓨터를 단일칩화했을 때의 핀 배치와 거의 마찬가지로 구성하였기 때문에, 단일칩 마이크로컴퓨터와 같이, 칩 외부로 나와 있는 모든 단자가 사용 가능하게 된다. 따라서, 멀티칩 모듈과 마이크로컴퓨터가 동일한 핀 배치·기능을 갖기 때문에 이들의 치환을 용이하게 실행할 수 있다고 하는 효과가 있다.
더구나, 청구항 1을 사용함으로써, 불필요한 복사의 저감이나 저소비 전력화를 실현할 수 있다고 하는 효과가 있다.
또한, 마이크로컴퓨터와 외부 메모리는 저면을 사용한 접속으로 되기 때문에 기판의 효율적인 활용을 도모할 수 있고 구성도 간소화되기 때문에, 어셈블리 비용도 저감할 수 있다고 하는 효과가 있다.
청구항 3에 기재된 발명에 의하면, 선택기를 갖고 있어서 그 출력 단자가 비활성 신호에 응답하여 마이크로컴퓨터로부터의 입출력 신호만을 접속하고, 혹은 활성 신호에 응답하여 마이크로컴퓨터로부터의 입출력 신호를 분리함과 동시에 외부 메모리의 입출력 신호를 접속하도록 구성하였기 때문에, 불량 해석시에는, 외부 메모리와 마이크로컴퓨터를 분리하여 독자적인 테스트를 할 수 있으므로, 필요한 패턴을 직접 입력하여 자유도가 높은 불량 해석을 실행할 수 있다고 하는 효과가 있다. 더구나, 제품 테스트시에도 외부 메모리와 마이크로컴퓨터 각각의 테스트 패턴을 그대로 유용할 수 있기 때문에, 테스트 패턴의 개발 시간이 단축될 수 있다고 하는 효과가 있다.
본 발명에 의하면, 외부 메모리를 액세스하는 데 필요한 제 1 신호선을 구동하는 제 1 트랜지스터가 접속하고 있는 제 1 단자와 상기 외부 메모리 이외의 외부 회로를 구동하는 제 2 트랜지스터가 접속하고 있는 제 2 단자를 교대로 배열하도록구성하였으므로, 고속으로 동작하는 제 1 신호선의 배선 용량을 최소로 할 수 있기 때문에, 고속 동작, 불필요한 복사의 저감 및 저소비 전력화를 실현할 수 있다고 하는 효과가 있다.
본 발명에 의하면, 마이크로컴퓨터와 외부 메모리를 기판상에서 앞뒤로 배치했을 때에 각각의 단자 사이의 기판상 배선을 최단으로 설정하면서도 서로 교차하지 않도록, 마이크로컴퓨터 단자의 배열을 외부 메모리 단자의 배열에 맞춘 외부 메모리의 칩 세트로 구성하였으므로, 교차하는 배선이 없어져서 2층 기판에 의한 설계를 할 수 있다고 하는 효과가 있다. 더구나, 마이크로컴퓨터와 외부 메모리 사이의 배선에 흐르는 전류에 의해서 만들어지는 루프 면적이 작아져, 상술한 수학식 1의 S가 작게 되어 불필요한 복사의 저감을 실현할 수 있다고 하는 효과가 있다. 더구나, 배선이 최단으로 됨으로써 기생 용량이 작아져 고속 동작을 실현할 수 있다고 하는 효과가 있다.
본 발명에 의하면, 제 1 트랜지스터용의 제 1 전원선 및 제 1 GND선과, 제 2 트랜지스터용의 제 2 전원선 및 제 2 GND선을 칩의 패드에서 분리하여 구성하였기 때문에, 외부 메모리를 액세스하고 있는 제 1 트랜지스터와 같은 고주파에서 동작하고 있는 제 1 전원선 및 제 1 GND선의 배선상에 노이즈가 발생하였다고 해도, 제 2 전원선 및 제 2 GND선에 노이즈가 전파되지 않으므로, 방사 노이즈를 억제할 수 있다고 하는 효과가 있다.
본 발명에 의하면, 제 1 전원선 및 제 1 GND선으로 이루어지는 제 1 전원계와, 제 2 전원선 및 제 2 GND선으로 이루어지는 제 2 전원계를 웨이퍼 프로세스 공정 중에 사용하는 1장 이상의 마스크를 지정하는 것에 의해 선택할 수 있도록 구성하였기 때문에, 스루 홀 형성 공정등에 있어서의 마스크의 마스크 옵션으로 제 1 및 제 2 전원선 중 하나를 선택 가능하게 함으로써, 제 1 및 제 2 트랜지스터의 구동 능력에 적합한 전원선의 선택을 개발 기일에 관계없이 실현할 수 있다고 하는 효과가 있다.
본 발명에 의하면, 레지스터의 내용에 의해 제 1 및 제 2 트랜지스터에 공급하는 전원계를 2 개의 전원계로부터 선택하는 선택기 회로를 갖도록 구성하였으므로, 제 1 및 제 2 전원선의 소프트웨어에 의한 전환이 가능하기 때문에, 사용자가 필요에 따라서 프로그램 작성과 동시 진행으로 최적인 쪽의 트랜지스터를 선택할 수 있다고 하는 효과가 있다. 더구나, 사용하는 칩 세트에 따라 제 1 및 제 2 전원선의 분리가 가능하기 때문에, 노이즈원으로 될 수 있는 외부 메모리와 접속하는 특정한 제 1 신호선만 다른 전원으로 하는 것을, 프로그램 선택에 의해 실현할 수 있다고 하는 효과가 있다.
본 발명에 의하면, 2 개의 전원계 중 어느 하나를 선택함과 동시에 선택된 전원계에서 공급되는 트랜지스터도 선택할 수 있도록 구성하였기 때문에, 전원선을 선택함과 동시에 제 1 및 제 2 트랜지스터를 선택할 수 있는 마스크 옵션을 사용함으로써, 고객의 요구나 칩 셋트에 맞춰 단기간내에 구동 능력을 바꾼 제품을 납품할 수 있다고 하는 효과가 있다.

Claims (3)

  1. 외부 메모리(external memory)를 액세스(access)할 수 있는 마이크로컴퓨터에 있어서,
    외부 메모리를 액세스하는 데 필요한 제 1 신호선을 구동하는 제 1 트랜지스터 및 제 1 단자를 전용으로 마련함과 동시에, 이 제 1 트랜지스터의 사이즈를 다른 입출력 포트에 사용하고 있는 제 2 트랜지스터의 사이즈보다 작게 하는 것을 특징으로 하는 마이크로컴퓨터.
  2. 마이크로컴퓨터와 외부 메모리를 사용한 멀티칩 모듈에 있어서,
    이 핀(pin) 배치가 상기 마이크로컴퓨터를 내장 메모리화했을 때의 핀 배치와 거의 동일한 것을 특징으로 하는 멀티칩 모듈.
  3. 범용 메모리칩과 멀티칩 모듈화된 외부 메모리를 액세스할 수 있는 마이크로컴퓨터에 있어서,
    비활성(non active) 신호 또는 활성(active) 신호의 제어 신호를 입력하여 입출력 신호를 선택·접속하는 선택기(selector)로서, 그 출력 단자가 상기 비활성 신호에 응답하여 상기 마이크로컴퓨터로부터의 입출력 신호만을 접속하고, 혹은 상기 활성 신호에 응답하여 상기 마이크로컴퓨터로부터의 입출력 신호를 분리함과 동시에 상기 외부 메모리의 입출력 신호를 접속하는 선택기를 갖는 것을 특징으로 하는 마이크로컴퓨터.
KR1019970068678A 1997-07-16 1997-12-15 마이크로컴퓨터및멀티칩모듈 KR100300895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9191648A JPH1139279A (ja) 1997-07-16 1997-07-16 マイクロコンピュータおよびマルチチップモジュール
JP97-191648 1997-07-16

Publications (2)

Publication Number Publication Date
KR19990013265A true KR19990013265A (ko) 1999-02-25
KR100300895B1 KR100300895B1 (ko) 2001-09-03

Family

ID=16278161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068678A KR100300895B1 (ko) 1997-07-16 1997-12-15 마이크로컴퓨터및멀티칩모듈

Country Status (4)

Country Link
US (1) US5907507A (ko)
JP (1) JPH1139279A (ko)
KR (1) KR100300895B1 (ko)
TW (1) TW451134B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061807A (ko) * 2014-11-24 2016-06-01 현대오트론 주식회사 차량의 전자식 안정성 제어 장치용 반도체 칩 설계 방법 및 그 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139212A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータ
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6362997B1 (en) * 2000-10-16 2002-03-26 Nvidia Memory system for use on a circuit board in which the number of loads are minimized
KR100695890B1 (ko) * 2004-10-29 2007-03-19 삼성전자주식회사 멀티 칩 시스템 및 그것의 데이터 전송 방법
JP2006277012A (ja) * 2005-03-28 2006-10-12 Denso Corp 半導体集積回路
CN101192183B (zh) * 2007-01-10 2010-09-01 中兴通讯股份有限公司 数字单板的测试工装实现方法和装置
JP5079342B2 (ja) 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
EP2656496B1 (en) 2010-12-22 2019-09-11 GE Energy Power Conversion Technology Limited Mechanical arrangement of a multilevel power converter circuit
JP2012208975A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置
JP2013069864A (ja) * 2011-09-22 2013-04-18 Canon Inc 検出装置及び検出システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577282A (en) * 1982-02-22 1986-03-18 Texas Instruments Incorporated Microcomputer system for digital signal processing
JPS61262871A (ja) * 1985-05-16 1986-11-20 Nec Corp ワンボ−ドマイクロコンピユ−タ装置
JPH03198173A (ja) * 1989-12-26 1991-08-29 Mitsubishi Electric Corp ワンチップマイクロコンピュータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061807A (ko) * 2014-11-24 2016-06-01 현대오트론 주식회사 차량의 전자식 안정성 제어 장치용 반도체 칩 설계 방법 및 그 장치

Also Published As

Publication number Publication date
US5907507A (en) 1999-05-25
JPH1139279A (ja) 1999-02-12
KR100300895B1 (ko) 2001-09-03
TW451134B (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JP4361724B2 (ja) 集積回路、半導体装置及びデータプロセシングシステム
US6411539B2 (en) Memory system
US7348595B2 (en) Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device
KR100300895B1 (ko) 마이크로컴퓨터및멀티칩모듈
US20100308458A1 (en) Semiconductor integrated circuit device
JPH01501033A (ja) 素早い注文設計及び独特な試験能力の為の集積回路パッケージ形式
JPH0584061B2 (ko)
US5581109A (en) Semiconductor device
US7480748B2 (en) Printed circuit board (PCB) having a plurality of integrated circuits (ICS) interconnected through routing pins in one central integrated circuit
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
US6331977B1 (en) System on chip (SOC) four-way switch crossbar system and method
JP4510370B2 (ja) 半導体集積回路装置
KR100317761B1 (ko) 반도체 장치
US6034539A (en) Bonding-option architecture for integrated circuitry
WO2000044046A1 (fr) Circuit integre et son procede de conception
US6417688B1 (en) Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
GB2377080A (en) Integrated circuit package and printed circuit board arrangement
KR100261201B1 (ko) 반도체 집적회로 및 시스템
US5812031A (en) Ring oscillator having logic gates interconnected by spiral signal lines
JP3896250B2 (ja) 情報処理装置
Darnauer et al. Field programmable multi-chip module (FPMCM)-an integration of FPGA and MCM technology
US5149993A (en) Circuit arrangement of semiconductor integrated circuit device
JPH10242282A (ja) 信号配線の配線構造
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
JPH04146664A (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070608

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee