TW447122B - Semiconductor structure and its production method - Google Patents

Semiconductor structure and its production method Download PDF

Info

Publication number
TW447122B
TW447122B TW087111610A TW87111610A TW447122B TW 447122 B TW447122 B TW 447122B TW 087111610 A TW087111610 A TW 087111610A TW 87111610 A TW87111610 A TW 87111610A TW 447122 B TW447122 B TW 447122B
Authority
TW
Taiwan
Prior art keywords
conductive layer
floating gate
gate
mask
semiconductor structure
Prior art date
Application number
TW087111610A
Other languages
English (en)
Inventor
Von Schwerin Andreas Graf
Guido Wolfgang Dietz
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW447122B publication Critical patent/TW447122B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

447122 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（'） 本發明偽關於一種依據申請專利範圍第1項前言部份 之半導體結構此種半導體結構是一種永久性記憶體， 所諝fiEPROM-晶胞。 此種記憶體晶胞之程式化（卽，寫入和拭除）是Μ由施 加一種電位至連接於外部之控制閛極來完成，此控制閘 極是電容性地與未連接之浮動閘搔相耦合。為了能有較短 之稈式化時間，則浮動閘極和控制閛極之間需要有較大 之電容件耦合。在第17圖中所示的是：三種具有不同耦 合常數Κ 1 , Κ 2 , Κ 3 (其中ΚΙ > Κ 2 > Κ 3 )之相異的記億體晶胞在 栻除時起始電壓對時間之變化圖。由圖中可辨認的是： 較大之電容k〗會使此種起始電壓vth變化較快，此種晶 胞亦可較快地被拭除。 在習知之晶胞概念中（其中控制閘極平坦地配置在浮 動閘極上），浮動閛極和控制閙極之間要實琨較大之電容 是與較大之而積需求有關的。一種足夠大之耦合電容是 以下逑方式逹成的，即，浮動閘極之横向延伸較晶胞主 動區（即，摻雜區以及介於其間之通道區）之延伸大很多 。第1 f? A _所顯示的是傳統晶胞之俯視圖。浮動閘極5垂 盲於第一方向（其是由摻雜區2, 3之間的建接線所定義） 而延伸月.在此種第二方向中延伸於一圍繞主動區之隔離 區U之上方 浮動閘極之延伸區域是以陰影線表示。控 制閘極1 (1在第二方向中於浮動閘極上方延伸。第1 8 B圖 顯示此揮配置沿箸第一方向經由半導體基體1之主動區 的横切商画。浮動閘極5和控制閘極]0是藉由介電質9 -3 - 本紙張尺度適用中國國家標準（CNS ) A4g ( 210Χ297公釐） (請先閲讀背面之注意事項再填窝本頁) 装. 訂 447122 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ) .r 1 1 而 η 相 隔 離 介 雷 質 9刖平行於基體表面而延伸。 在G .6 1 1 1 I 撤 米 (以m )技術中典型之電容值大ί 句是] .E π 1 〇 這 檫 所 需 請 先 1 m I 要 之 面 積 典 型 上 大 約 是 通 道 區 之 三 倍 » 於 是 記 億 體 配 置 漬 背 | © I (其具有許多眈種ί 降式之相鄰接的記憶體晶胞） 中 之 積 體 之 注 1 | 化 密 度 τ=τ 受 到 限 制 〇 意 事 1 項 I 本 發 明 E 的 是 提 供 一 種 上 述 技 m 之 半 導 體 結 構 7 其 具 再 有 較 小 之 而 積 需 求 但 浮 動 閘 極 和 控 制 閘 極 之 間 的 m 合 寫 本 衮 頁 1 霄 容 不 i^tr 減 小 〇 木 發 明 亦 渉 及 此 種 半 導 體 結 構 之 製 造 方 i I 法 〇 1 1 1.: 述 困 的 曰 疋 藉 由 具 有 Φ 明 專 利 範 園 第 1 項 特 徵 之 γ|·ί 導 1 1 體 結 構 以 及 具 有 串 請 專 利 範 圍 第 9 項 特 m 之 製 造 方 法 訂 1 達 成 〇 1 1 本 發 明 之 基 本 原 理 曰 疋 浮 動 閘 極 和 控 制 閘 極 並 不 是 平 I 1 坦 地 上 下 π 相 配 置 m S 而 是 互 相 祈 壘 而 交 錯 著 〇 分 離 此 1 1 — l[Xf 假 閘 極 之 介 電 質 以 及 此 二 lea 個 閘 極 (浮動閘極和控制閘 ό m )之而向此介電質之電容性作用之表面並不是只位於 1 I 與基體表面平行之 平 而 中 » 而 是 具 有 至 少 一 個 區 段 > 在 此 區 1 1 段 中 它 們 是 與 表 而 形 成 一 傾 角 度 〇 此 一 角 度 幾 乎 是 9 0 〇 1 以 便 達 到 一 種 盡 可 能 有 效 之 祈 * 即 建 到 一 種 相 對 1 於 所 需 求 之 基 而 是 盡 可 能 大 之 電 容 性 作 用 之 表 面 Ο T 在 較 桂 之 W 施 形 式 中 i 浮 動 閘 楝 往 上 祈 成 二 摘 在 第 1 1 一 方 向 中 互 相 面 對 之 倒 面 (即， 而向源栩和汲極之刨面） 1 ♦ 使 其 具 有 一 種 U 形 之 横 切 而 〇 此 種 "U "之内壁塗佈介 1 1 電 質 〇 控 制 閘 極 在 由 浮 動 閘 極 所 4 - 形 成 之 溝 渠 内 部 (最好 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 447122 A7 B7 經濟部中央標华局員工消費合作社印裝 五、發明説明（ ) .r 1 疋 t=i^- Τϋ 全 在 内 部 )中延伸D 電容器是由底部和側壁所組成 J i 目. 因 此 可 藉 由 側 壁 之 増 大 而 往 上 増 大 而 不 須 較 大 之 基 面 1 | | 0 相 鄰 晶 胞 之 浮 動 閘 極 是 藉 由 第 __* 隔 離 層 而 互 相 隔 離 請 先 i 聞 1 第 一 隔 離 層 之 厚 度 白 取 好 是 等 於 浮 動 閘 極 之 總 高 度 0 在 與 讀 I 面 1 第 —- 方 向 中 之 通 道 m 相 鄰 之 隔 離 區 上 方 此 第 —- 隔 離 層 具 1 有 一 値 溝 渠 ) 此 一 溝 渠 鄰 接 於 一 由 浮 動 閘 極 所 形 成 之 溝 意 事 1 1 項 ( m 0 捽 制 閘 極 於 是 可 在 溝 m 内 部 延 .伸 〇 再 在 第 一 實 旃 形 式 中 浮 動 閘 極 在 所 有 制 而 上 都 往 上 祈 寫 本 頁 臀 使 其 以 盆 形 方 式 形 成 〇 此 盆 形 之 内 壁 塗 佈 介 電 質 〇 V_-- 1 \ 控 制 閘 m 在 浮 動 鬧 極 之 上 f 1] PP e r )邊綠上方往外延伸且突 1 1 出 而 進 入 盆 形 之 内 部 中 0 於 是 控 制 閘 極 之 .填 滿 此 盆 形 之 1 1 此 一 部 份 所 用 之 材 料 可 和 在 其 上 方 延 仲 之 部 份 所 用 之 材 1 訂 料 不 同 或 是 此 一 部 份 亦 可 同 時 由 相 同 材 料 所 製 成 0 1 上 逑 電 容 性 作 用 之 表 面 亦 可 多 次 地 析 疊 > 使 浮 動 閘 極 1 | 能 以 盆 形 或 ϋ 形 方 式 形 成 而 具 有 位 於 内 部 之 往 上 延 伸 之 1 I 薄 片 區且具有梳 形 之 横 切 面 〇 此 種 形 式 之 薄 Η 區 使 其 能 以 習 知 之 方 式 製 成 間 隔 區 { S P a c e r ) 〇 1 1 必 須 避 免 的 是 ： 控 制 閘 極 直 接 在 通 道 區 上 方 延 伸 或 只 1 I 賴 由 介 電 質 來 隔 離 而 在 通 道 區 上 方 延 伸 〇 在 第 __ 實 施 ί 形 式 中 能 以 下 方 式 逹 成 ： 浮 動 閘 極 須 準 確 地覆蓋通道 區 1 I 特 別 是 在 第 —_- 方 向 中 須 逹 到 通 道 區 和 隔 離 區 之 間 的 邊 ^ L — 1 界 Ο 控 制 閛 m 於 曰 疋 m 由 浮 動 閘 極 和 介 電 質 而 與 通 道 區 相 1 I 隔 離 〇 為 了 使 空 間 需 求 最 小 化 ί 則 就 另 一 方 面 而 π 下 述 方 式 是 值 得 追 求 的 ： 浮 動 閘 極 以 曰 取 小 程 度 覆 蓋 上 逑 之 隔 1 i 5 - 1 1 1 / i 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐）
2 2 \ I 7 4 4
7 B 4 /ίν明 説明發 ' 五 的 極hy s P a 動 g 浮'° 之4 _ 1Λ 鄰 ί 相術 中影 向撤 方由 二是 第極 至閛 區浮 離若 化 小 最 須 離 距 最 其 則 生 産 所 之區 算道 計通 可蓋 。覆 設金 預完 來來 F極 度 Ζ關 钿 ί-勖 精 ί孚 構Η 由 結 藉 之 成30 達F/ 能是 所常 由通 是差 度誤 寬整 小調 動 浮 即 成 達 實 確 來且 Μ u 式 3 方5/ 述是 下伸 由延 可之 間 之 極 閘 ^^ 33 浮 之 鄰 相 中在 向得 方使 二 F’ 第是 在離 極距 間的 S a R riv 柵 格 之 中 向 方 此 是 構 結 種區 匕 隹 肚g 造隔 製和 了質 為電 介 是 式 方 計 設 其 之 區 雜 摻 出 放 釋 其 搔導 閘一 有第 設積 少沈 至上 在體 : 基 I 經 第中 。向 化方 構二 結第 行在 進道 來軌 術一 影此 微， 以道 而軌 罩條 遮一 一 成 第化 於構 助結 藉可 且層 層電 電導 即 之 成 形 區待 動多 主許 由在 區 道 通 第 但化 奪 0 0 伸結 延被 而而 方圍 胞導 晶 一 或上 伸區 延道 而通 方之 上鄰 區相 離中 隔向 之方 鄰二 目 良 f 0 及由 5經 >中 施 實二 第 式 範鄰 向相 横由 之經 極會 閘不 動常 浮通 於其 應使 對 ， 可丨 ο F X F 是 好 最 化 氮 由 如 例 111 種 1 圍是 範好 之最種 述罩此 上遮。 C 一 罩 伸第遮 延之硬 而用之 方所成 上化構 胞構所 晶結矽 之化 i 替 此 在 甯 保 時 暫 罩 遮 氧上 或置 矽配 (請先閲讀背面之注意事項再填寫本頁) >
-IT 經濟部中央標隼局負工消费合作社印製 c 度 e)高 bl能 i . t 可i大 on最 C ] '^ 的 容壁 相側 驟之 步極 各閘 之動 序浮 程了 之定 下決 以度 和厚 須之 必罩 此遮 因種 且此 面於 平位 之好 接最 TJ. ri 鄰旦 相來 以出 上露 面裸 整面 在表 是之 好罩 最遮 ,一 層第 離使 隔 ， 一 行 第進 積來 沈序 須程 化 所或 層矽 離化 隔氣 一 為 第可 成其 構如 〇 例 中 ， 面同 平不 之者 面罩 表遮 層一 離第 隔和 一 須 第必 有料 具材 個之 一 用 本紙張尺度適用中國國家標隼（CNS ) Λ4见格（210X29·?/公筇） 4 47 彳 2 2 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（ f ) 1 1 氛 it 讷 0 須 去 除 第 一 遮 罩 使 得 在 隔 離 層 中 産 生 一 種 溝 1 1 m 形 式 或 盆 形 之 孔 ' 其 側 壁 疋 由 第 一 隔 離 層 所 構 成 其 1 | 底 部 曰 疋 由 第 —. 導 雷 靥 所 形 成 〇 請 先 1 閲 | 須 沈 精 第 —1 Μ 電 於 此 孔 之 至 少 各 側 上 例 如 以 整 讀 背 | 面 | 而 之 方 式 沈 積 目. 准 行 ϋ (b a. c k )蝕 刻 〇 第 一 導 電 層 不 .填 入 之 注 1 [ 孔 中 Ά 白 取 奸 由 和 第 - 導 電 層 相 同 之 材 料 所 構 成 0 意 事 1 1 項 | 在 以 溝 渠 形 式 構 成 此 孔 時 必 須 錯 肋 於 第 二 遮 罩 來 對 填 第 —* 和 第 —' 導 電 層 進 行 蝕 刻 1 以 便 在 第 二 方 向 中 使 相 鄰 寫 本 頁 1 之 浮 動 閘 極 η 相 隔 離 〇 進 行 此 種 独 刻 過 程 時 取 好 白 疋 能 使 、· 1 r m 電 層 準 確 地 覆 蓋 通 道 區 > 否 刖 裸 露 出 來 之 通 道 區 必 須 1 i .以 靖 當 方 式 隔 離 〇 當 第 __- 導 電 層 和 孔 已 有 待 製 造 之 浮 動 1 1 閛 極 之 範 園 時 則 第 一 遮 罩 和 蝕 刻 程 序 並 不 是 一 定 需 要 1 訂 的 〇 由 於 在 此 .—* 情 況 中 此 孔 之 所 有 側 邊 己 由 第 一 隔 離 層 1 1 所 Pf 繞 則 控 制 閘 m 不 是 只 由 介 電 質 所 隔 離 地 延 伸 於 通 1 | 清 匾 上 方 〇 浮 動 閛 栩 之 大 小 因 此 可 為 FX F。 1 i 以 上 方 式 可 産 生 一 辖 具 有 U 形 或 盆 形 橫 切 面 之 浮 動 '球 閛 極 〇 要 鹿 生 一 種 具 有 梳 形 横 切 而 之 浮 動 閘 極 則 須 1 I 交 錯 地 在 孔 壁 上 産 生 隔 離 間 隔 物 (s p a c e r )和 導 電 間 隔 物 1 1 日 丨比 隔 離 間 隔 物 須 再 去 除 0 1 内 須 覆 蓋 介 電 質 Ϊ 例 如 可 藉 由 整 面 沈 積 0N0層來逹 1 1 成 〇 所 殘 留 之 孔 最 後 須 以 第 三 導 電 層 堉 入 9 第 三 導 電 層 1 構 成 了 控 制 閘 極 〇 在 溝 渠 中 之 U 形 浮 動 閘 極 中 其 中 此 1 j 溝 渠 在 第 一 隔 離 層 中 經 由 第 二 方 向 中 相 鄰 之 隔 離 Rtt 區 而 繼 I 1 m 延 伸 ) 則 控 制 閛 楝 可 兀 全 在 溝 渠 内 部 延 伸 〇 在 盆 形 之 1 1 7 - 1 1 1 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） 447122 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ y ) I I 浮 動 閘 m 中 控 制 閘 極 的 一 部 份 可 在 孔 中 延 仲 » 相 鄰 之 I I 浮 動 閛 極 則 销 由 控 制 閛 m 之 在 浮 動 閘 極 邊 線 上 方 延 伸 之 I | 部 份 而 互 相 連 接 η 捽 制 閘 楝 之 上 — 個 部 份 可 同 時 或 各 請 先 I 閲 | 別 地 製 成 , 亦 可 由 不 同 材 料 製 成 0 讀 | 面 I 可 由 製 造 源 極 和 汲 極 摻 雜 區 以 便 開 始 上 逑 過 程 亦 可 之 注 I I 在 蝕 刻 第 一 m 電 層 之 後 開 始 上 述 過 程 〇 於 是 在 第 一 遮 罩 意 事 I 項 | 和 第 一 導 電 廢 之 側 壁 上 製 成 種 間 隔 物 > 此 種 間 隔 物 之 再 填 ..-k () 材料最好和 第 隔 離 層 者 相 同 j 妖 i 後 對 迫 區 域 進 行 植 入 窝 本 苯 頁 I 過 程 〇 上 沭 之 方 法 再 繼 鑛 進 行 Ο N_-- ! 1 在 第 實 施 形 式 中 半 導 結 構 具 有 U 形 之 浮 動 閘 極 1 I 其 中 在 浮 動 閜 摔 之 於 第 二 方 向 中 相 而 對 之 各 邊 線 上 的 I I 各 Μ m 是 往 上 祈 m Ο 由 浮 動 閛 極 所 構 成 之 溝 渠 於 是 在 ΛτΑ- 1 訂 一 方 向 中 延 仲 R. 在 第 — 方 向 中 延 伸 之 控 制 閘 極 必 須 在 1 1 浮 動 閘 極 之 刨 壁 上 方 往 外 延 仲 〇 在 製 造 浮 動 閘 極 時 第 1 I 一 m 雷 餍 最 好 是 首 先 以 第 方 向 中 經 由 主 動 區 上 方 而 延 1 1 伸 之 軌 道 所 形 成 的 第 一 遮 罩 來 進 行 結 構 化 9 其 中 隔 離 區 d 基 本 上 保 持 裸 露 狀 態 ϋ 側 壁 之 形 成 過 程 以 如 上 所 逑 之 方 1 I 式 來 淮 行 〇 在 整 而 上 沈 積 第 三 導 電 層 且 以 另 ___ 遮 罩 而 使 1 1 第 —- m 電 層 結 構 化 成 在 第 一 方 向 中 延 伸 之 控 制 閛 極 〇 使 1 用 同 一 遮 罩 而 對 位 於 下 方 之 介 電 質 以 及 第 一 導 電 層 進 行 1 I 結 構 化 使 得 在 ΐ 動 域 中 待 摻 雜 之 源 極 區 和 汲 極 區 可 ϊ 裸 露 出 來 〇 在 % 1 m 樣 所 産 生 之 結 構 之 側 壁 上 製 成 隔 離 用 之 1 I 間 隔 物 之 後 須 對 源 極 和 汲 極 進 行 植 入 過 稈 0 1 在此種實施 形 式 中 1 浮 動 閘 極 亦 8 - 可 在 考 慮 某 些 調 整 誤 差 1 1 1 1 1 _ 本紙張尺度適用申國國家標準（CNS > A4規格（210X297公釐） 公年Ο力曰修正厂更玉/補先
447122
時在第一和第二方向中分別具有一種範圍F。在第一遮罩偏 移（Ve 1* s a t z)至第一方向時，浮動閘極在一側面上重疊於隔 離區且在另一側面上未完全地覆蓋通道區但此種裸露之通道 區稍後須由第一隔離層所覆蓋（就像第二實施彤式一樣），使 得此晶胞之電性功能不會受到損害。使遮罩偏移以便界定上 述之控制閘極同樣是不重要的，這是因爲浮動閘極，控制閘 極，源極和汲極同時都是以此方式來界定的。J 在本發明之晶胞中，耦合電容量可藉由側壁之髙度而準 確地調整且不必改變晶胞之基面*此種可用之基面在EPROM 晶胞中是非常有限的，這是因爲摻雜區不可被覆蓋之故。此 外，必須考慮的是，浮動閘極之大小可影響電晶體之特性以 及電容器之特性。本發明之晶胞在考慮這些邊界條件時可提 高積體化密度。 本發明以下將依據顯示在圖式中之實施例作詳細描述。 圖式簡單說明如下： 第1和第2圖依據第一或第二實施形式之本發明半導 體結構的俯視圖。 第3至第9圖半導體基體在第一方向中之橫切面，其 中說明了第一實施形式（第3至第8圖）和第二實施形式（第 3至第7圖及第9圖）所用之製造方法的各步驟。 第6A圖第一實施形式中在浮動閘極5 (經由導電性隔離物 8)之邊緣上沿著第二方向之橫切面。 第10圖依據第三實施形式之本發明半導體結構的俯視圖。 第11A至第15A圖半導體基體在第一方向中之橫切面，其 中說明了第三實施形式所用之製造方法的各步驟。 第11B至第1 SB圖半導體基體在第二方向中之橫切面， -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） (請先閱讀背面之注杳W事項再填寫本頁) 訂·· --線- 經濟部智慧財產局員工消費合作社印製 447122 A7 _____B7 五、發明說明（8 ) 其中說明了第三實施彤式所用之製造方法的各步驟。 (請先閱讀背面之生項再填寫本頁) 第16圖在所產生之控制閘極之側壁上以習知之方式產生 —種隔離用之間隔物16,然後對源極和汲極2,3進行植入 過程。 第17圖三個具有耦合電容ΚΘΚΘΚ3之EPROM晶胞在 拭除過程時起始電壓對時間之變化圖。 第18A圖傳統EPROM晶胞之俯視圖。 第18B圖傳統EPROM晶胞之切面圖》 經濟部智慧.財產局員工消費合作社印製 第1圖：半導體基體1之俯視圖顯示了 EEPROM晶胞中由 源極2,汲極3和介於其間之通道面（12)所界定之主動區，其 是由隔離區11所圍繞。源極和汲極之間的連接線定義了第 —方向。通道區是由浮動閘極5所覆蓋，浮動閘極S往上 折疊至第一方向中相面對之各側面，使其具有往上延伸之側 壁8。在此種配置之上方有一軌道形之控制閘極10垂直於 第一方向而延伸，控制閘極以隔離方式沈積在浮動閘極5,8 上。由控制閘極10所定義之第二方向特別是和第一方向成 直角。在晶胞中須考慮可能存在之調整誤差，使浮動閘極5,8 在第二方向中具有5/3F之範圍。然後在最大可接受之1/3F 欠調整（Dejustierung)時亦須確定保：控制鬧極10不只與 介電質相隔離而位於主動區上，而且在該處亦配置於浮動閘 極上。此一俯視圖只說明了主動區，隔離區以及浮動閘極， 控制閘極之位置，因此只顯示這些元件。 第2圖：依據第二實施形式，此晶胞具有一盆形之浮 動閘極，其中在所有側面上各側壁被往上拉（pull)。浮 動閘極在第二方向中之延伸大小可以是F，這是因爲在盆 形內部之外的控制閘極（即，相對於主動區而偏移時）是 -1 0 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447122 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（9 ) 位在第一隔離層上的（請參照第9圖）a 第3圖：第一和第二實施形式所用之製造方法是由矽 -半遵體某體丨開始，半導體莪體i之表而上具有隔離匾 Η和一種薄的閘極介電質或隊道介電質4。在整商上沈 積一稩厚度大約是2 [) [) n m U Π - 9 Π1)之多晶砂以作為第一導 雷層卩，其上再産生一種由氮化物所構成之硬遮罩6以作 為第一癖罩π藉由第一遮覃之層厚_度來調整該耦合電容 鼠。在第一宵施形式中，第一遮罩β具有一傾在第二方 向中位於ΐ费！區上方而橫向延伸之寛度是F之軌道，其 爲，有和第1圖中控制閜極11)相同之延伸形式„在第二實 旃形式中，該軌道具有一個可對通道區調整之島（i s la n d ) -其位靑是與第2鬪中之浮勳閛極卩，相同的g.其大小最 好是F X P。多晶砂層5是以此穐第一遮罩來進行蝕刻的。 第4圖：在第一導電層5和第一遮簞6之側壁上現在 能以習知之方式産生一個隔離用之間隔物（7 >),以便藉 由適當之植入方式在主動區中産生摻雜區源極2和汲極 3 „介於源極和汲極之間的基體區域是通道區1 2。間隔 物"是由和第一遮罩6不同之材料（例如，氧化物）所構 成。 第5圖：在整而上沈積第一隔離層7，其最好由和間隔 物7 '相同之材料所構成目.必須和第一遮罩6之材料不同 „第一隔離屜7 (例如T E 0 S屨）須平坦化，使第一遮ί!之表 而裸露出來。於是可使用一種習知之平而化方法，例如 ，研磨方法（C Μ Ρ ) „ 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Ι0Χ297公釐） (讀先閱讀背面之注意事項再填寫本頁)
447122 A7 B7 五、發明説明（、° ) 第6圔：第一遮罩6藉由一種選擇性地對第一隔離層7 和間隔物7’來進行之蝕刻過程而被去除，使在第一隔離 層中産生一値孔，此孔在第一實施形式中是溝渠形且在 第二實施形式中是盆形。間隔物1T在以下各圖中所示者 並未與第一隔離層相隔離〇在整面上沈積一種厚度大約 是5Gnm之多晶矽以作為第二導電層8,使該孔之侧壁和底 部被覆蓋。然後對第二導電層進行非等向性之回（back) 蝕刻，使導電性之間隔物8保留在該孔之侧壁上，導電 性之間隔物8是與第一導電層5相連接。在第一實施形 式中，現在須形成一種ϋ形之浮動閘極5,8,其在第一方向 中延伸成軌道，使相鄰晶胞之浮動閘極在第一方向中互 相連接。在第二實形式中，須形成盆形之浮動閘極5， 8,其横向周圍是由TEOS所隔離。第6Α圖所顯示的是在第 一實施形式中在浮動閘極5(經由導電性隔離物8)之邊緣 上沿箸第二方向之橫切面。為了使相鄰之浮動閘極達到 此處所需之隔離情形，則在表面上須沈積第二遮罩14， 經濟部中央標準局負工消费合作社印製 (請先閲讀背而之注意事項汗填寫本頁) 其在第二方向中界定了浮動閘極之延伸情況。第二遮罩 最好是具有一種寛度為5/3F之軌道，此一軌道在第一方 向中延伸。利用第二遮14來對第二導電層8及第一導電 層5進行蝕刻，使能産生一些隔離用之浮動閘極5, 8。 在第二方向中有一在第一隔離層7中之溝渠是與浮動閘 極相鄰接，此溝渠垂直地直達隔離區11或閘極介電質4。 第7圖：在此二種實施形式中，現在沈積一層ΟΝΟ層 作為介電質9。然後沈積多晶矽作為第三導電層10，使 -1 2 -本紙張尺度適用十囡阄家棕隼（CNS ) A4W_枯（2丨0X29·?公筇） 447122 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（u ) 該孔完f被填瞞Λ 第S HI:在第一宵施形式中，可在整而上對第三導電 屑〗（1淮行同蝕刻、使其只殘留在溝渠（即，浮動閘極5，S 之内部）中或R殘留在第一隔離層7之内部。控制閛極 1 (1於是在溝集（其原來是由第一遮罩所界定）中延伸且將 第二方向中相鄱之各晶胞互相連接。 第9圖：在第一.實施形式中第三遑電層1 〇必須被結構 化成一榑在第一隔離1上方之在第二方向中延伸之軌道 ,谙是因為梓制閘極必須在浮動閛極之位於調而之前和 之後的側壁上方往外延仲。亦可像第8圖一樣首先以第 二：漠電層堉人盆形之孔中目可能時須進行平面化過程， 然後沈精另一導電層1, ί) ’巨將其結構化成一種逋績之導 電軌D其可使相郯之各晶胞互相連接。另一導電層及/ 或第三導電If可由多晶砂，鋳，W S ί或Τ ί N構成。 第〗（1圖：在第三育施形式中浮動閘搦是U形的，其中 在第二方向中相而對之各側而是往上延伸。 第1 1 A - Β圖：由表而上具有隔離匾U和閛極介電質4之 矽-某體1開始以便准行製造。領沈稽一層由多晶矽所 構成之第一導.謂闋5以及一個由氣化矽所構成之第一遮 罩（5。笔一遮罩具有一個在第一方向中延伸之軌道（其寛 痒最好是Μ ,此軌道在主動區上方延伸^利用第一遮罩 (1來對多晶矽5准行蝕刻 調整誤差因此可使第1 1 Β圖 中之厩結構5，6在惻向中徧移，即，隔離區1 1大約會重 摒目通道區1 2會有一部份釋放（r e 1 e a s e )出來。但此種裸 -1 3 - 本紙張尺度適用中國國家標準（CNS ) Α4%^· ( 210Χ297公釐） ---------(裝— (請先閲讀背面之注意事項再填寫本頁)
、1T 447122 A7 B7 經 濟 部 中 標 準 局 Ά 工 合 作 社 印 製 五、發明説明（ 1 - i | m 之 部 份 在 下 步 驟 中 須 以 第 一 隔 離 層 7 覆 蓋 , 因 此 不 I 1 會 受 剖 損 害 〇 1 I 第 1 ? _ :整個平而須沈稽氣化矽以作為第- -隔離層7 目. 請 jL 1 閲 | 例 如 藉 由 C Η P方法使其平而化首至第- -遮罩G 之表而裸露 讀 背 I 面 I Τΐν'Τ lh Ο 氣 化 物 層 於 曰 疋 W Μ 上 述 之 隔 離 區 11 在 第 一 遮 罩6 之 1 注 1 相 對 於 ΐ 動 區 而 欠 調 整 時 亦 可 覆 蓋 通 道 m 1. 2 之 邊 緣 區 域。 意 筆 1 項 | 第 1 ^ 圖 氧 化 物 0 選 擇 性 地 對 周 園 之 化 物 7 而 被 独 再 填 ,Λ 刻 以 便 商 生 —^ 種 在 第 —- 方 向 中 延 伸 之 溝 渠 其 側 壁 是 寫 本 '策 頁 1 由 化 物 7 所 構 成 目. 其 底 部 是 由 多 晶 砂 5 所 構 成 〇 然 後 1 在 m 而 上 沈 積 多 晶 m 作 為 第 -' 導 電 層 80 1 I 第 1 4 ： 在 對 多 晶 矽 進 行 整 面 之 回 蝕 刻 之 後 溝 蕖 之 i I 制 須 覆 芸 Ι1ΤΪ 一 m 晶 矽 間 隔 物 8 盲 至 達 到 一 種 由 蝕 刻 時 1 訂 間 所 預 設 之 古 Ϊ»1 度 為 fh 〇 底 部 須 m 蓋 第 導 雷 層 5 之 多 晶 1 1 ΓΛ η 妖 後 m 而 上 沈 積 一 層 ON 〇層以作為介電質9以 及 沈 積 1 I 多 晶 矽 以 作 為 第 .二 導 電 層 in 使 溝 m 被 镇 谋 〇 多 晶 矽 10 1 1 η 在 以 CM P方法處理， 但其在第- -隔離層7 上方仍保留 ό 一 稀 TA 夠 作 為 m 電 軌 用 之 厚 度 (例如， 2 0 fl η m) 〇 另 一 種 方 1 1 式 曰 疋 可 去 除 整 傾 位 於 溝 渠 上 (U P V e r )邊緣上方之多晶矽 1 1 1 fl 然 後 沈 積 另 一 導 電 層 〇 1 t 第 1 5 圖 ： 由 另 —* 趣 罩 來 對 第 三 導· 電 層 10 介 電 質 1 I 9 以 Jk 第 —- 導 電 層 5 進 行 蝕 刻 〇 此 — 遮 罩 界 定 了 控 制 閘 極 之 大 小 和 位 置 目. 亦 以 軌 道 形 式 在 第 —1 方 向 中 延 伸 〇 同 1 I 時 在 第 —L 方 向 中 因 此 亦 可 確 定 浮 動 閛^ _範 圍 〇 軌 道 寬 度 I 1 最 好 是 P„ 浮動閘栎準確地在此二値遮罩6 ，1 5之交叉區 1 1 1 4 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 447122 A7 B7 五、發明説明（G) 域中庠生，於是亦可界定通道區1 2 ^另一遮罩1 5之欠調 整是不重要的，這是因為隨後須使用此一遮罩來對源極 和汲極進行植入過程。 第1 fi圖：在所産生·之控制閘極之制檗上以習知之方式 産生一種隔離用之間隔物1 G ,然後對源楝和汲極2，3進 行棺人過稈n 在所有-假宵施形式中，晶胞是’以習知方式製成，恃 別是铋由控制閘極之隔離以及源極和汲栩連接區之金屬 化來達成。 ---------·)^-- (請先鬩讀背面之注意事項再填寫本頁) 、-ιτ r立- 經濟部中央標準局員工消費合作社印製 本紙張尺度通用中國國家標準（CNS ) Α4规格（2Ι0Χ297公釐） 4 4 7 1 2 2 --* · -—~—一™——-—........... A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（) 参考符號説明 1 ........半導體基體 2 .......源極 3 .......汲極· 4 .......隧道介電質 fi , 8.....浮動閘極 0 .......硬遮覃 7.......T F. 0 S ϋ 7 ‘，〗R ·..間隔物 9.......介電質 t [) , 1 0' ·.導電層 11 ......隔離區 12 ......通道區 1 4 , 1 5 ...遮罩 (請先閲讀背面之注意事項再填寫本頁) 欢- >^τ. 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. 4^7122 A8 B8 C8 D8 六、申請專利範圍 第87111610號「半導體結構及其製造方法」專利案 (90年5月修正） 巧申請專利範圍： .一種半導體結構，包括 -第二種半導體型式之第一（2)和第二摻雜區（3)， 此二個摻雜區是在第一種導電型式之半導體基體（1) 中且藉由半導體基體中之通道區（I2)而互相隔離’在 此二個摻雜區（2,3)之間的幾何連接線定義了第—方 向， -一個隔離區（U)，其圍繞第一和第二摻雜區以及 通道區， -浮動閘極（5,8)，其以隔離方式配置在通道區（12) 之表面上， -一個控制閘極（1〇)，其配置在浮動閘極之遠離通道 區之側面上，且藉由介電質（9)而與浮動閘極隔離以及 在第二方向中延伸， 此種半導體結構之特徵爲：浮動閘極（5,8)和控制 閘極（10)之與介電質（9)相鄰接之表面具有一個區段’ 此區段基本上是垂直於通道區之表面而延伸。 么如申請專利範圍第1項之半導體結構，其中介電質（9) 覆蓋控制閘極（10)之側壁的至少一部側，且浮動閘極 (5,8)沿著側壁之此一部份而延伸。 3.如申請專利範圍第2項之半導體結構，其中浮動閘極 本紙張尺度適用中囤國家標準（CNS)A4規格（21〇 X 297公釐） --------------5-1 ί請先閲讀背面之生¾事項再填窝本頁) 幻· .線. 經濟部智慧財產局員工消費合作社印製 447 12 2 A8i 經濟部智慧財產局員工消費合作杜印製 六、申請專利範圍 (5.8) 以U形方式構成，控制閘極（10)配置在ϋ形浮動 閘極之內部。 4. 如申請専利範圍第1，2,或3項之半導體結構，其中浮動 閘極在考慮一種調整容許度（tolerance)時只準確地覆 蓋通道區（12)。 5. 如申請專利範圍第1，2,或3項之半導體結構，其中控制 閘極（10)在隔離區（11)上方之垂直延伸量是和浮動閘極 (5.8) ,控制閘極（10)在通道區（12)上方之垂直延伸量相 等的。 6. 如申請專利範圍第1或第2項之半導體結構，其中浮 動閘極（5,8)是以盆形方式構成，且控制閘極（10)之至 少一部份是配置在盆形浮動閘極之內部。 7. 如申請專利範圍第1或第2項之半導體結構，其中浮 動閘極是以U形方式構成，浮動閘極之在第二方向中 相面對的各側壁是往上延伸，控制閘極（1〇)之至少一部 份是配置在U形浮動閘極之內部。 8. 如申請專利範圍第1或第2項之半導體結構，其中浮動 閘極在第一和第二方向中之延伸量分別等於可製成之 最小結構單位F。 9. 如申請專利範圍第6項之半導體結構，其中浮動閘極在 第一和第二方向中之延伸量分別等於可製成之最小結 構單位F。 10. 如申請專利範圍第7項之半導體結構，其中浮動閘極在 -2- ------------1-妒|1 <請先閲讀背面之注意事項再填寫本頁) 1SJ. i 線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447 彳 22 A8 B8 C8 D8 六、申請專利範圍 第一和第二方向中之延伸量分別等於可製成之最小結 構單位F。 (請先閲讚背面之注意事項再填寫本頁) 11. 一種半導體結構之製造方法，此種半導體結構是指申請 專利範圍第1至第10項中任一項所述者，此種製造 方法之特徵爲： 製造浮動閘極時， (a>在隔離之基體表面上沈積第二導電層（5)且以第 一遮罩(6)來進行結構化， (b)沈積第一隔離層（7)， (»0使第一遮罩之表面裸露出來且去除第一遮罩 (6)，以便在第一隔離層（7)中產生一個孔，此孔可使第 一導電層（5)之表面露出來， (d>在該孔中裸露之表面上沈積第二導電層， 介電質（9)沈積在導電之表面上， 在製造控制閘極（10)時，須在介電質（9)上沈積第三 線· 導電層，其塡入該孔中，且由第三導電層或另一導電 層（10')來製成一個可形成該控制閘極之在第二方向中 延伸之軌道。 經濟部智慧財產局員工消費合作社印製 12·如申請專利範圍第11項之製造方法，其中在步驟（a> 中須藉助於第一遮罩（6)而對第一導電層（5)進行結構化 使形成一條軌道，此條軌道在第二方向中延伸於通道 區上方且在步驟（d)之後第二導電層和其下方之第一導 電層須藉助於第二遮罩（其準確地覆蓋通道區）而被蝕 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447 1 2 2 A8 B8 C8 D8 六、申請專利範圍 刻。 (請先閱讀背面之注意事項再填寫本頁) η如申請專利範圍第11或第12項之製造方法，其中在第 一導電層（5)結構化之後在第一遮罩和第一導電層之側 面上形成隔離用之間隔物且進行摻雜區（2,3)之調 整。 Μ_如申請專利範圍第11項之製造方法，其中在步驟（3)中 須藉助於第一遮罩而對第一導電層（·5)進行結構化使形 成一條軌道，此條軌道在第一方向中延伸於主動區上 方且爲了製成控制閘極須藉助於另一遮罩（15)(其對應 於待製造之控制閘極）而對第三導電層（10)，介電質（9) 和第一導電層（5)進行蝕刻。 15. 如申請專利範圍第11項之製造方法，其中在第三導電 層（10)上製成另一導電層（IV)，其將相鄰之各晶胞互 相連接以作爲控制閘極之一部份。 16. 如申請專利範圍第U或第12項之製造方法，其中第一 遮罩（6)是由氮化矽所產生，第一隔離層（7)是由氧化矽 所產生，或第一遮罩是由氧化矽所產生，第一隔離層 是由氮化矽所產生" 經濟部智慧財產局員Μ消費合作社印製 17如申請專利範圍第11或第12項之製造方法，其中第一 遮罩（6)之表面是藉由平坦化方法而裸露出來。 IS.如申請專利範圍第11或第12項之製造方法’其中第一 (5)和第二導電層（8)是由相同材料所製成。 Η如申請專利範圍第11或第15項之製造方法，其中第三 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW087111610A 1997-07-30 1998-07-16 Semiconductor structure and its production method TW447122B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732870A DE19732870C2 (de) 1997-07-30 1997-07-30 Nichtflüchtige Speicherzelle mit hoher Koppelkapazität und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
TW447122B true TW447122B (en) 2001-07-21

Family

ID=7837403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111610A TW447122B (en) 1997-07-30 1998-07-16 Semiconductor structure and its production method

Country Status (5)

Country Link
US (1) US6159796A (zh)
EP (1) EP0903788A3 (zh)
KR (1) KR100417728B1 (zh)
DE (1) DE19732870C2 (zh)
TW (1) TW447122B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971873B2 (ja) * 1999-09-10 2007-09-05 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6544844B2 (en) 1999-10-08 2003-04-08 Macronix International Co., Ltd. Method for forming a flash memory cell having contoured floating gate surface
US6413818B1 (en) * 1999-10-08 2002-07-02 Macronix International Co., Ltd. Method for forming a contoured floating gate cell
JP2001351993A (ja) * 2000-06-05 2001-12-21 Nec Corp 半導体記憶装置及びその製造方法
FR2810161B1 (fr) * 2000-06-09 2005-03-11 Commissariat Energie Atomique Memoire electronique a architecture damascene et procede de realisation d'une telle memoire
KR100480806B1 (ko) * 2000-12-30 2005-04-06 주식회사 하이닉스반도체 플래시 메모리 및 그의 제조 방법
DE10200678B4 (de) 2002-01-10 2006-05-11 Infineon Technologies Ag Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
US7411246B2 (en) * 2002-04-01 2008-08-12 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby
US6952034B2 (en) * 2002-04-05 2005-10-04 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with buried source line and floating gate
KR100628419B1 (ko) * 2003-02-26 2006-09-28 가부시끼가이샤 도시바 개선된 게이트 전극을 포함하는 불휘발성 반도체 기억 장치
JP3927156B2 (ja) 2003-02-26 2007-06-06 株式会社東芝 不揮発性半導体記憶装置
US6873006B2 (en) * 2003-03-21 2005-03-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region
US6958273B2 (en) * 2003-03-21 2005-10-25 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229860A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 半導体記憶装置およびその製造方法
US4979004A (en) * 1988-01-29 1990-12-18 Texas Instruments Incorporated Floating gate memory cell and device
JPH0334581A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US5071782A (en) * 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5315142A (en) * 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5281548A (en) * 1992-07-28 1994-01-25 Micron Technology, Inc. Plug-based floating gate memory
JP2889061B2 (ja) * 1992-09-25 1999-05-10 ローム株式会社 半導体記憶装置およびその製法
US5474947A (en) * 1993-12-27 1995-12-12 Motorola Inc. Nonvolatile memory process
US5429970A (en) * 1994-07-18 1995-07-04 United Microelectronics Corporation Method of making flash EEPROM memory cell
JP2990493B2 (ja) * 1994-07-30 1999-12-13 エルジイ・セミコン・カンパニイ・リミテッド 不揮発性半導体のメモリ素子及びその製造方法
US5543339A (en) * 1994-08-29 1996-08-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
KR970004034A (ko) * 1995-06-20 1997-01-29 비휘발성 메모리 셀 및 그 제조방법
US5726081A (en) * 1995-10-18 1998-03-10 United Microelectronics Corp. Method of fabricating metal contact of ultra-large-scale integration metal-oxide semiconductor field effect transistor with silicon-on-insulator structure
US5658814A (en) * 1996-07-09 1997-08-19 Micron Technology, Inc. Method of forming a line of high density floating gate transistors

Also Published As

Publication number Publication date
KR19990014283A (ko) 1999-02-25
US6159796A (en) 2000-12-12
EP0903788A2 (de) 1999-03-24
KR100417728B1 (ko) 2004-03-19
DE19732870C2 (de) 1999-10-07
EP0903788A3 (de) 1999-11-03
DE19732870A1 (de) 1999-02-18

Similar Documents

Publication Publication Date Title
TWI249241B (en) Nonvolatile memory cell with multiple floating gates formed after the select gate
TW444383B (en) NAND-Type nonvolatile memory device, manufacturing method thereof and driving method thereof
TWI238496B (en) Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
TW498557B (en) A method of manufacturing a semiconductor device
US6239465B1 (en) Non-volatile semiconductor memory device having vertical transistors with the floating and control gates in a trench and fabrication method therefor
TW494573B (en) Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof
TW525297B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells, and a memory array made thereby
TW447122B (en) Semiconductor structure and its production method
TWI223871B (en) Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
TWI225687B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with non-linear elongated floating gate, and a memory array made thereby
CN109690776A (zh) 新型3d nand存储器件及其形成方法
TW410463B (en) Semiconductor device with vertical transistor and buried word line
TW541604B (en) Nonvolatile memories with floating gate spacers, and methods of fabrication
TWI245424B (en) Fabrication of conductive lines interconnecting conductive gates in non-volatile memories, and non-volatile memory structures
TW200414307A (en) Semiconductor device and method of manufacturing the same
TWI362722B (en) Transistor surround gate structure with silicon-on-insulator isolation for memory cells, memory arrays, memory devices and systems and methods of forming same
TW432705B (en) Non-volatile semiconductor memory device and process for producing the same
KR101108711B1 (ko) 액티브 패턴 구조물 및 그 형성 방법, 비휘발성 메모리소자 및 그 제조 방법.
TWI288460B (en) Floating gate memory structures and fabrication methods
TWI251310B (en) Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
TWI242264B (en) Nonvolatile memories with a floating gate having an upward protrusion
TWI295082B (en) Memories having a charge storage node at least partially located in a trench in a semiconductor substrate and electrically coupled to a source/drain region formed in the substrate
TW297949B (zh)
TWI240382B (en) Nonvolatile memory with pedestals
TW506121B (en) Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent