TW445723B - Voltage-controlled oscillator - Google Patents
Voltage-controlled oscillator Download PDFInfo
- Publication number
- TW445723B TW445723B TW089107968A TW89107968A TW445723B TW 445723 B TW445723 B TW 445723B TW 089107968 A TW089107968 A TW 089107968A TW 89107968 A TW89107968 A TW 89107968A TW 445723 B TW445723 B TW 445723B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- load
- control voltage
- gate
- load control
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 239000000428 dust Substances 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000010079 rubber tapping Methods 0.000 claims 1
- 230000001568 sexual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Amplifiers (AREA)
Description
^45723 _ 五、發明說明（1) 【發明之背景】 發明之頜域 -本發明係關於一種壓控振盪器，尤其關於一種壓控振 盪器，其具有一個由複數之差動放大器所構成之環形振盪 器，每個差動放大器皆具有一負載電路。 習知拮術之描述 於最近的CD-ROM等之一磁碟伺服系統之鎖相迴路 (PLL)中，其輸出頻率範圍是需要達到pll之基準振盪頻率 之數倍至數十倍。吾人已熟知包‘含輸出頻率係.對應一輸入 電壓而改變之壓控振盪器之PLL。 由於最近的之增加積體電路規模與其運作速度之傾 向’使得最近的PLL·具有一種晶片上構造，此_pll之壓控 振盪器應具有適合於晶片上積體化之構造。亦即，已需.要 發展一種壓控振盪器，不管製程之變化為何，這種壓控振 盪器都能保持穩定，並且不需要在製造之後作調整，且能 係持久對抗產生於積體電路中之雜訊。 為了實現這種壓控振盪器，已提出一種由每個都具有 一負載之複數差動放大器所構成之環形振蘯器，藉以使環 形振盪器之能力可被控制。舉例而言，已經揭露於：I EEE Journal of Solid-State Circuits, Vol. 25， No， 6， 1990年11 月，第1385至1394 頁；IEEE Journal of Solid-State Circuits, Vol. 27， No. 11， 1992年11 月， 第1 599至1607頁l·以及美國專利公報第5, 41 2, 349號。
第4頁
在上述每一篇文章中所 合被整合於一晶片上之特徵 差動放大器所構成，故其對 複數操作點之同時回授控制 作點變化小，而由於在一晶 作點變化可以是很小，此乃 故0 提出之環形搌盪器，皆具有適 ,因為環形振盪器係由複數之 於電源雜訊之敏感度低，由於 ，使得在取樣之操作點間之操 片之内之相對變化所引起之操 因為負載之輸入阻抗是低值之 以下將參考圖1 3至]8而更詳細地說明這些習知技術。 習知技術之壓控振盪器係顯示於圖i 3 '於圖13中，壓控振 盪器103包含一環形振盪器丨〇1與一環形振盪器控制電路 102 ’用以控制環形振盪器之運作。 圖14係環形振盤器ιοί之電路方塊圖。環形振盈器jo】 係由具有相同的電路構造之差動放大器1〇5至1〇8所構成。 每個差動放大器包含一正輸入Π、一負輸入12、—正輸出 、一負輸出02、一電流控制電壓端子Ic、與一負載控制 電廢端子CL。差動放大器105至108係串聯連接，而差動放 大器108之輸出係以反相位回授至差動放大器之輸入， 以構成一個4段環形振盪器104。因為環形振盪器1〇4係由 差動放大器105至108所構成’且由於其移除電源電壓變化 之良好能力，使得其對於電源雜訊之敏感度受到限制。每 個差動放大器之電流控制電壓端子I c具有一項控制其電流 之功能’而藉由調整差動放大器之負載性能，其負載控制 電壓端子CL具有控制同相輸出電壓，以使同相輸出電壓總 是等於顯示於圖13之基準電壓之功能。
第5頁 ______ 五、發明說明（3) 圖15係為顯示於圖13之環形振盪器控制電路1〇2之電. 路圖。於圖15中，一腿OSFET 111具有：一個連接至一振 靈頫率控制電壓端子之閘極，其係為壓控振盪器丨〇 3之一 輸入端子；一個連接至一電阻1 1 0之源極；以及一個連接 至—PMOSFET 112之汲極之汲極ePMOSFET 112之閘極係連 接至其汲極’而PM0SFET 11 2之源極係連接至一電源端子 115。一差動放大器具有與每一個差動放大器1〇5至ι〇8 相同的構造，而輸入端子II與12係通常連接至基準電壓端 子’且輸出端子01與02係通常連接至一單端運算放大器.. U4之一正輸入端子。單端運算放大器114之一輸出端子係 連接至差動放大器113之一負載控制電壓端子CL。PM0SFET 112之没極係連接至差動放大器113之一電流控制電壓端子 1C。運算放大器114之一負輸入端子係連接至基準電壓源、 極。運算放大器114控制差動放大器113之負载控制電壓端 子CL之電壓’以使差動放大器u 3之輸出電壓變成等於基 準電壓。因為差動放大器113具有與構成環形振盪器1〇1之 任何一個差動放大器1〇5至108相同的構造，且其電流與負 載控制電壓亦與任一個差動放大器1〇5至i〇8相同，故其同 相輸出電壓變成、等於差動放大器105至1〇8之輸出電壓。 圖16係為與差動放大器1〇5至108與113相同的差動放 大器（121)之電路圖。於圖16中，差動放大器121包含一輸 入差動對的NM0SFET 124與125，與作為一電流源之一 NM0SFET 126。負载電路122與123具有相同的電路構造， 其構造係顯示於圖17或18。顯示於圖17之負載電路係由一
第6頁 445723 五、發明說明（4) NMOSFET 132 與一 NMOSFET 133 所構成。NMOSFET 132 具有 一閘極，被供給以一負載控制電壓。〇〇SFET 1 33具有一 閘極與連接至其閘極之一汲極。一端子131係連接至顯示 於圖16之輸出端子〇1與〇2之其中一個。因為NMOSFET 133 之閘極係連接至一輸出端子131，所以從關OSFET 133之端 子131看進去之阻抗（亦即，輸出阻抗）係與關⑽⑽·]； 133之 互導成反比，並具有一低值。又，因為具有被供給以負載 控制電壓之閘極之NM0SFET 132係於一飽和區運作，故當 負載控制電壓低時，可建立在輸出端子131之電壓V〇與負 載控制電壓V CL間之下述關係： VCL - Vth < Vo 其中 之輸出阻 示：電壓 因為電流 實質上變 使同相输 NM0SFET NM0SFET 係依據運 132 與133 同相輸出 除了 18之負載 ，Vth係為NM0SFET 132之臨限電壓。因此，負載 抗變成很大。亦即，輸出阻抗係以△ V /△ i表 改變△ V除以電流改變a i之比率。於鉋和區中， i係實質上為常數，故Δί很接近〇，且輸出阻抗 成無限大。然而，即使當運作電流改變時，為了 出電壓維持一定，性能可被負载控制電壓控制之 1 3 2係成為不可或缺的。亦即，不可能僅以 133控制同相輸出電壓，此乃因為同相輸出電壓 作電流而改變。因此，可能藉由使用nmosfet 兩者以將負載之輪出阻抗減少至一個低值，並使 電壓維持固定。 顯示於圖17之NM0SFET 132與133以外，顯示於圖 電路尚包含一NM0SFET 1 34，具有一個被供給以
445723 五、發明說明（5) . 負載控制電壓之閘極，並設置於NMOSFET 1 33之源極側 上。於顯示於圖17之負载電路中*當運作電流減少且運作 電流之主要部分流經NMOSFET 133時，振盪頻率之振幅輸 出儀於小於運作電流之運作電流之範園内作減少。於顯示 於圖18之負載電路中，這種現象並不會由於⑽〇SFET 1 34 之提供而產生。 然而，於此情況下，因為包含龍〇SFET 1 33與1 34之串 聯電路之輸出阻抗係由NMOSFET 134所決定》所以當 NMOSFET 134於飽和區運作時，串聯連接的NMOSFET 133與 134之輪出阻抗變成很大。因此’存在有由複數差動放大 器121所構成之壓控振盪器1〇3輸出頻率範園之下限。 以下將說明將同相輸出電壓维持一定之必要性的理 由。為了將壓控振靈器連接至一般C MOS數位電路，必須轉 換環形振盪器101之差動輸出’亦即，將壓控振盪器1〇3換 成單端CMOS位準。為了實現這種轉換，必須穩定壓控振盪 器103之差動輸出之同相輸出電壓，否則，用以轉換差動 輸出之電路成為單端CMOS位準並不會正常地運作，或者， 如杲其正常地運作，則運作速度與/或作用週期可能會減 少〇 減少負載之輸出阻抗之目的係為避免由於在差動放大 器105至108與11 3之複數之電流源電晶體126和構成負載電 路之複數電晶體之間的相對變化，所造成之差動放大器 1 05至1 08之操作點實質上改變，並限制經由積體電路之其 他配線與/或一矽基板所耦合進來之影響。 ，
第8頁 445723 五 '發明說明（6) 如前所述’雖然包含由複數之差動放大器121(每個都 具有顯示於圖17或18之負載電路）所構成之環形振盪器之 壓控振盪器’係县有適合電路積體化之特徵，但是振盪頻 率之範圍卻是很狹小。因此，難以使用習知技術之作為例 如CD-ROM之磁碟伺服系統之PLL之壓控振盪器，其乃需要 從數個至數十倍的基準頻率之輸出頻率範園。 又’雖然顯示於圖17或18之負載電路包含一個具有短 路至其沒極之閘極之電晶體，但是當電晶體之閾值报高 時’差動放大器之同相輸出電壓必須足夠高。然而，當同 相輸出電壓很高時，配對的差動電晶體124與125並非飽 和俾能使其變成不可能獲得一電壓增.益^因此，必須充 分減少差動放大器12ι之同相輸出電壓^因此’其專用的 特殊製造步驟必須增加，以減少構成負載電路之電晶體之 臨限電壓。 【發明概要】 本發明之—個目的係提供一種壓控振盪器，其具有寬 廣之振盪輸出頻率範圍，並可在不對一般壓控振盪器之製 造方法增加任何特殊製造步驟之情況下製造。 上述目的’依據本發明之第一實施樣態之壓控 振虚器L含一環形振盪器，環形振盪器包含複數之差動放 :=個差動放大器具有—第一輸入端子、一第二輸入 紐， 第輪出端子、一第二輸出端子、與一限流端 子 之差動放大器之第一與第二輸入端子和與其對應
445723 五、發明說明（7) 之複數差動放 差動放大器包 與壤接至第二 載電路始終於 依據本發 振盪器，環形 大器具有一第 端子、一第二 器之第一與第 第一與第二輸 含連接至第 輸ώ端子之 一線性運作 明之第二實 振i器包含 一輸入端子 輸出端子、 二輸入端子 出端子係環 第一負載電路，連接至第 電壓；以及一第二負載電 收第一與第二 第一與第二負 與第二輸出端子係環形連接，各 一輪出端子 一第二負載 區運作。 施樣態之壓 複數之差動 之一第一負載電路， 電路，第一與第二負 控振盪器包含一環形 放大器，每個差動放 第二輸入端子、一第一輸出 負載控制電 載控制電壓 與一限流端 和與其對應 形連接，各 一輸出端子 路，連接至' 壓，第一與 ，用以始終 作。 以壓控振 係總是被限定 率0 子，複數之 之複數差動 差動放大器 ’並接收一 第二輸出端 第二負載電 於一線性運 差動放大 放大器之 包含：一 負載控制 子’並接 路因應於 作區運 ^器之這種電路構造，|動放大之輸出阻抗 一低位準，俾能使吾人可擴大其振盪頻 【較佳實施例之說明‘】 以下將參考圖1說明依據本發明之第一實施例之壓控 振盪器。 . 於圖1中，一壓控振盪器3包含：-環形振盡器控制電 路2，被供給以一振盪頻率控制電壓與一基準電壓；與—
第10頁 卜445723 五、發明說明（8) 環形振逢器1’被供給以由環形振盪器控制電路2輸出之電 流控制電壓與負載控制電壓1與2。環形振盪器1之輸出成 壓摧振盪器3之輸出。圖2係為顯示於圖1之環形振盪器1之 電路圖。環形振盪器1係由複數之差動放大器所構成，於 本實施例中，四個差動放大器5至8 ,每個具有一JE輸入端 子II、一負輪入端子12、一正輸出端子01、一負輸出端子 02、一電流控制電壓端子ic、與一對負載控制電壓端子 CL1與CL2 «差動放大器5至8係依序串聯連接’而差動放大 器8之輸出端子〇1與〇2之輸出係以反相位回授至差動放大 器5之輸入’以構成一個4段環形振盪器。環形振盪器1之 振盈頻率係藉由以被提供至電流控制電壓端子〗c之電流控 制電壓而改變其運作電流而受到控制，同時藉由於負載控 制電壓端子CL1與CL2之負載控制電壓，調整其同相輪出電 壓為固定值。雖然顯示的環形振盪器具有4段構造，但其 熟習本項技藝者應已熟知當有至少3段構造時，環形振盈 器可作為一振盪器之功能使用。 差動放大器5至8具有相同的構造 再〒一 .....- . 惘你顯示為 圖4之一差動放大器21 〇如圖4所示，差動放大器21包含：
負載電路22與23，其乃從負載控制電壓端子cli與CL2被供 給以負载控制電壓1與2 ; PM0SFET 24與25的差動對，具有 連接至輸入端子Π與12之閘極與分別連接至輸出端子〇2與 〇1之汲極；與一PM0SFET 26，具有連接至電流控制端子^ 之閘極與連接至電源線1 8之源極，以構成一電流源。 如圖5所示，顯示於圖4之差動放大器之每一個負载電
445723 44 3^3 2 3 五、發明說明（9) 路22與23包含：一關0$?£了32，具有一個被供給以負载控 制電壓1之閘極；以及一 NMOSFET 33，具有被供給以負載 控制電壓2之閘極.。假設MOSFET 32之（閘極寬度）/(閘極 長度）係為K32，而NMOSFET 33之（閉極寬度）/(閘極長度） 係為K33，則K32係轶定成等於或大於K33。負载電路22之 一輸出端子31係連接PMOSFET 24之沒極’而負載電路23之 —輸出端子31係連接至PMOSFET 25之汲極。 顯示於圖1之環形振盪器控制電路2之構造係顯示於圖 3。如圖3所示，環形振盪器控制電路2包含：一 NMOSFET 1 6，具有一個被供給以振盪頻率控制電壓之閘極，其乃為 壓控搌盪器之輸入端子；一電阻15連接於接地端與 NMOSFET 16之源極之間；一PMOSFET 17，具有一波極與— 閘極，兩者係共同連接至NMOSFET 16之汲極舆連接至電源 線1 8之源極；一差動放大器1 9，具有一電流控制端子丨c， 其乃被供給以產生於PMOSFET 17與NMOSFET 16間之連接處 之電流控制電壓；一運算放大器20，具有一個被供給以差 動放大器19之輸出之正輸入，並輸出負载控制電壓1 ;以 及一電壓放大器1 0，被供給以負載控制電壓1並輪出負載 控制電壓2。差動放大器5至8之運作電流係被提供至其複， 數之電流控制端子IC之電流控制電壓所控制。 ' 差動放大器19可能是任何的放大器，只要其輸出等於 其中一個差動放大器5至8之同相輪出電壓之電壓即可。然 而:於本實施例中，差動放大器19具有與其中一個差放 大器5至8相同之電路構造，並具有共同被供給以基準電壓
445723 五、發明說明（ίο) 之正輸入端子II與負輸入端子12，此基準電壓係為壓控振 盪器3之輸入，更具有共同連接至運算放大器20之正輸入 之輸出端子01與02。又，差動放大器19可具有其他構造。 舉例而言，差動放大器19可具有與顯示於圖4之差動放大 器21相同的電路構造，並使PM0SFET 26之閘極寬度變成 1/2，並移除負载電路23舆電晶體25。又，差動放大器19 可具有與差動放大器21相同的電路構造，並使PMOSFET 24 與25被移除，且使pmOSFET 26直接連接蕈負載電路2 2與 23»於後者之情況下，基準電壓並非提供至該處。 電壓放大器 10 係由一 NiioSFET 11、一 PMOSFET 12、一 PM0SFET 13、與一 NM0SFET 14 所構成《NMOSFET 11 具有一 個接地之源極與一個被供給以負載控制電壓1之閘極。 PMOSFET 12具有一個連接至電源線丨8之源極，和共同連接 ^NM0SFET 1 1之汲極之一閘極與一汲極。PMOSFET 13具有 -個連接至電源線18之源極，與一個連接至pM〇SFET 1 2之 閑極之閘極° NM0SFET 14具有一個接地之源極與共同連接 至PMOSFET 1 3之沒極之汲極與閘極。NM〇SFET丨4之汲極電 壓係被輸出作為負載控制電壓2。負載控制電壓2係被提供 至差動放大器19與構成環形振盪器1之差動放大器5至8。 依據本實施例之壓控振盪器3之運作將說明於下。 壓控振蘆器3輸出一振盪頻率，其乃受到輸入至環形 二·器控，電路2之振盪頻率控制電壓所控制，如圖1所 =1顯不於圖1之電路中’振盡頻率係隨著振盪頻率控 電壓之增加而增加。首先說明此種運作。
第13頁 445723 五、發明說明（11)
差動放大器19與差動放大器5至8之每一個之運作電 流’係從電流源（亦即’具有被供給以I c端子電壓之閘極 之？风〇3?£了2 6)提供’並由流經顯示於圖3之尸]4〇5卩£1117之 源極-汲極電路之電流之米勒效應所決定。流經pjjOSFET 1 7之源極-汲極電路之電流係與流經電阻1 5之電流相同。 當振盪頻率控制電壓係等於或低於NMOSFET 16之臨限電壓 時，流經電阻1 5之電流係實質上為零。吾人熟知當振盪頻 率控制電壓超過Μ 0 SFET 16之臨限電壓時，流經電阻15之 電流變成實質上與以下述公式表示之電流成比例：
{(振盪頻率控制電壓）-(NMOSFET 16之臨限電壓）}/R (1) 其中，R係電阻15之電阻值。因此，差動放大器5至8 與1 9之每一個之運作電流係實質上與公式（1)成比例。 又，環形振盪器1之振盪頻率係以下述公式表示： 1/(29 ttCLRL) (2) 其中，CL係為每一個差動放大器5至8之輸出01與02之 負载電容，其包含構成負載電路22與23之PM0SFET 24和 2 5與NM0SFET 32和33之汲極接面電容，下—段之PM0SFET 24與25之閘極電容、與配線之電容。RL係為輸出01與0 2之 輸出阻抗，其係為負载電路22與PM0SFET 24之輸出阻抗之 總和或負載電路23與PM0SFET 25之輸出阻抗之總和。以下 說明由公式（2 )所得到之振盪頻率之理由。由公式（2 )所得 之振蘯頻率係為差動放大器5至8之第一極頻率，而於此頻 率之差動放大器5至8之輸出相位係旋轉了 45度。又，振盪 麵
第14頁 4 4 57 2 3 五、發明說明（12) 係於從差動放大器5之輸入到差動放大哭 器8之輸出的相位係 旋轉了 180度之頻率下產生，而且，因 4庐媸、止私，、,把说松w 口馬環形振盪器1具有 4k構造，所以振盛係於一段之相位係旋轉了“度之頻 :產器1於第一極頻率振盪。很明顯 ί盥二二Λ減少。因此’因為運作電流係實質 上與Α式（1)成比例故當振盪控制電壓變高時，壓控振 盪器3之輸出頻率會增加。因為當振盪頻率控制電壓係處 於接地電位位準時，不存在有電流流動，故振盪會終止。 雖然具有其他大於4段的*造之環形振盤器之振盪頻率係 由與公式（2 )不同之公式而得到，但是振盪頻率可藉由類 似的方式而獲得，且壓控振盪器之輸出頻率亦隨著振盪頻 率控制f壓之增加而增加。 以下說明可減少構成本實施例之環形振盪器1之差動 放大器5至8之輸出阻抗之理由。首先將說明在圖2之負載 控制電壓1與負載控制電壓2間的關係。於此，假設在圖3 中之NMOSFET11，12與PMOSFET13，14的（閘極寬度V(閘極 長度）之比率分別以Kll ’K12，K13與K14表示，則NMOSFET 11與14之臨限電壓係共同為Vtn，而PMOSFET 12與1 3之臨 限電壓係共同為Vt p。MOSFET 11至1 4係被設定以分別於飽 和區運作。於此情況下，流經MOSF ET U至1 4之電流111 至11 4係分別由下述公式得到： 111 = ^nCoxKll(Vgsnll - Vtn)2/2 (3) 112 = ^nCoxK12(Vgsp - Vtp) 2/2 (4) 113 =^ nCoxK13 (Vgsp - Vtp) 2/2 (5)
第15頁 445723 五、發明說明（13) 114 = ^nCoxK14(Vgsnl4 - Vtn)2/2 (6) 其中，//η與#p係為矽中之電子與電洞之流動性，
Cox係為單位面積之閘極電容，Vgsrlll係為NMOSFET 11之 閘極與源極間之電壓，Vgsp係為在PM0SFET 12之閘極與源 極之間之電壓，而PM0SFET 13與Vgsnl4係為在NM0SFET 14 之閘極與源極間之電壓。因為PM0SFET 12與13之閘極係共 通且其源極係共濃連接至電壓源18，故在其閘極與源極之 間之電壓係彼此相等。又，因為流經NM0SFET 11與 PM0SFET 12之電流相同，且流經PM0SFET 13與NM0SFET 1 4之電流亦相同，故可建立下述公式： 111 = 112 (7) 113 = 114 (8) 從公式（3 )至（8 )可得到下述的公式：
VgsnH - Vtn = {Kll ΚΙ 3/(ΚΙ 2K14) } 1/2 ( Vgsnl 1 -Vtn) (9) 從公式（9)可很清楚地知道（Vgsnl4 - Vtn)總是等於 (以31111-1^1：11)乘以{〇1£13/(!^21[14)}1/2。舉例而言， 當K11為K12之兩倍且K13為K14之兩倍時，電壓（Vgsnl4 -Vtn)總是為電壓（Vgsnll-Vtn)之兩倍。亦即，藉由將各個 M0SFET 11至14之閘極寬度與閘極長度之比率之κι 1至κ 1 4 設定成適當的數值，即可一直使在負載控制電壓2與vtn間 之差異與在負載控制電壓1與Vtn間之差異維持固定的倍 數。因此，在分別由NM0SFET 32與3 3.所構成之負載電路22 與23中’可任意地使在關〇SFET 33之閘極與源極間之電壓
第16頁 445723 五、發明說明（14) 高於在NMOSFET 32之閘極與源極間之電壓 '因此，即使當 負載控制電壓1之電壓值允許NMOSFET 32於飽和區運作 時，亦可使NMOSFET 33於一線性區運作。吾人已熟知 NMOSFET 32或33之運作區域係由下述内容決定： (在閘極與源極間之電壓）-(臨限電壓） 因為，於本實施例中*同相輸出電壓係固定為基準電 壓。因為可能依據公式（9)而將NMOSFET 33之電壓設定成 任意高的數值，故即使當振盪頻率控制電壓低且負載控制 電壓1充分低以使NMOSFET 32運作於飽和區時，仍可能藉 由設定K1 3與K14之數值，而使負載控制電壓2變成一個使 NMOSFET 33運作於線性區之數值。又，藉由使用一個具有 高電壓增益精確性之電壓放大器，以取代電壓放大器10， 即可獲得相同運作。 又，必須使構成各個負载電路22與23之首先達到飽和 區之龍0SFET 32與33之其中一個的驅動能力小於運作於線 性區之另一個。此乃因為如果於飽和區運作之NMOSFET之 驅動能力變成較優勢，則於線性區運作之NMOSFET之輸出 阻抗實質上並不被認為是負载電路之輸出31之輸出阻抗， 俾能使負载電路之輸出31之輸出阻抗變大。因此，足以使 於線性區運作之NMOSFET之閘極寬度大於於飽和區運作之 NMOSFET。此乃因為閘極寬度可藉由並聯連接NMOSFET而變 大’而不用增加製造步驟數。 本發明之第二實施例係顯示於圖6至1 0。第二實施例 之基本構造係與第一實施例相同，除了負載電路包含η個
第17頁 445723 五'發明說明（15) ' -----------1 如圖10所示之並聯連接之電晶體與如圓1〇所示之對應於 個電晶體所設置之η個負載控制電壓以外，其中，η是大於 2之整數。η個負載控制電壓係由一環形振盪器控制電路產 生，環形振盪器控制電路包含（η」）個電壓放大器5〇，每 一個都與顯示於圖3之電壓放大器1〇相同，如圖8所示。假 設依據第一實施例中所獲得之決定電壓放大之公式 UlllU3/(K12K14)ll/2，使得n個負載控制電壓之每一個 獲付的數值為a 1，α 2、，.，α n_ i，則這些數值於本實— 施例中係設定如下： a 1< a 2<. , , < an~l 〇 亦即，負載控制電壓係以這樣的方式設定：（負載控 制電壓1)<(負載控制電壓2) <，.·<(負載控制電壓n)。 以這種電路構造，可能在比第一實施例較寬之運作電 流範圍之内，使構成負載電路之任一電晶體於線性區運 作。亦即，可能在較寬之運作電流範圍，減少構成環形振 盪器之差動放大器之輸出阻抗，藉以獲得具有較寬且穩定 之振盪頻率範圍之壓控振盪器。
當電晶體之驅動能力改變以使於飽和區運作之電晶體 之驅動能力變成小於於線性區運作之電晶體之驅動能力 時，其乃更為有效。 U 顯示於圖8之環形振盪器控制電路可能被顯示於圖j i 之環形振盡器控制電路所置換β於此情況下，與顯示於圖 \ 8之環形振盪器控制電路比較而言，電晶體之數目可能減 · 少。藉由以對應於各電晶體的那些數值，置換由顯示於圖
第18頁 445723 五、發明說明（16) 3之負載電路10獲得的公式{}(111[12八1(131(14)}1/2之03與 K14之數值，使得顯示於圖11之罐形振盪器控制電路係以 類似於顯示於圖8之環形振盪器控制電路之方式運作。 圖12顯示顯示於圖1〇的負載電路之變形例，於其中， 一NMOSFET 90係加至顯示於圖1〇之負載電路。此種變形例 可實現一種壓控振盪器，其可以類似於顯示於圖6之壓控 振盪器之方式運作。當使用顯示於圖12之電路時，由於 NMOSFET 90之設置，可能，以一小運作電流減少輸出阻
抗’其中’藉由此小電流，可使顯示於圖1 〇之負載電路之 所有電晶體於飽和區運作，且輸出阻抗可能會增加。因 此’當運作電流係足夠小以使其所有的電晶體於飽和區運 作時’可解決顯示於圖1〇之負載電路之問題振盪會由於 電晶體之運作之相對變化而中止。因此，即使同相輸出電 壓降低且運作之精確度等減少’亦可確實地獲得振盪輸 出。
依據本發明’可設置一種壓控振盪器，其能穩定地於 一寬廣之頻率範圍振盪。藉由增加負載電路之並聯連接的 負載電晶體之數目，以增加負载控制電壓之數目，可任意 增廣塵控振盪器之振盪頻率範圍。因為可將壓控振盪器之 基準電壓設定成相較於習知之振盪器之基準電壓之低值， 所以構成負載電路之電晶體可容易地於線性區運作，俾能 使其較容易減少構成環形振盪器之差動放大器之輸出阻 抗。以後者之優點，可增廣運作電流範圍。 又’不管被輸入以決定同相輸出電壓之基準電壓之電
445723
第20頁 4457 2 3
第21頁 卜44 57 2 3 圖式簡單説明 圖； 圖16係為顯示於圖14或15之一差動放大器之電路圖； 圖17係為顯示於圖16之一負載電路之電路圖；以及 圖18係為顯示於圖16之另一種負載電路之電路圖。 【符號之說明】. CL1、CL2〜負載控制電壓端子 11、12~輸入端子 IC ~電流控制端子 01、02〜輸出端子 1~環形振盪器 2〜環形振盪器控制電路 3〜壓控振盪器 5、6、7、8、19〜差動放大器 10〜電壓放大器 11、12、13 ' 14、16、17、24、25、26、32 ' 33-M0SFET 15〜電阻 1 8〜電壓源 19〜差動放大器 20〜運算放大器 2 1〜差動放大器 22、23〜負載電路 31〜輸出端·子
第22頁 、45723__ 圖式簡單說明
90-NMOSFET 1 0 1 ~環形振盪器 102〜環形振盪器控制電路 1 0 3〜壓控振盪器 I 0 4〜環形振盪器 105〜差動放大器 105、106、107、108、113〜差動放大器 108~差動放大器 II 0〜電阻
11 1-NMOSFET
112-PMOSFET 113〜差動放大器 114~運算放大器 11 5〜電源端子 121~差動放大器 122、123〜負載電路
124 、 125〜NMOSFET
126-NMOSFET 13卜輸出端子
132 、 133 、 134〜NMOSFET
第23頁
Claims (1)
- 44 572 3 六、申請專利範圍 1. 一種壓控振盪器， 器包含複數之差動放大器 入端子、一第二輸入端子 端子、與一限流端子，該 二輸入端子和與其對應之 -輸出端子.係環形連接， 一第一負栽電路，連 一第二負載電路，連 第一負载電路始終於一線 2. 如申謗專利範圍第 差動放大器包含： 包含—環形振盪器，該環形振盪 ’每個差動放大器具有一第一輸 、一第一輪出端子、一第二輸出 複數之差動放大器之該第一與第 該複數差動放大器之該第一與第 各該差動放大器包含： 接至該第一輸出端子；及 接至該第二輪出端子，該第一與 性運作區運作。 ’ 1項之壓控振盪器，其中，各該 一第一電 間，並具有一 一第二電 之間，並具有 一第三電 之間，並具有 一負載電路係 該第一負载電 間。 3.如申請 一負载電路包 一第四電 線之間，並具 專利範圍第2項之壓控振盪器，其中 含： 、 晶體’連接於一第一電 個被供給以一電流控制 晶體’連接於該第一節 一個被供給以一第一輸 晶體’連接於該第一節 一個被供給以一第二輸 連接於該第一節點與一 路係連接於該第一節點 源線與一第一節點之 電壓之閘極； 點與該第一輸入端子 入信號之閘極；以及 點與該第二輸入端子 入信號之閱極，該第 第二電源線之間，且 與該第二電源線之 該第 晶體，連接於該第一輸入端子與該第二電源 有一個，被供給以一第一負载控制電壓之閘 Μ 第24頁 445723六、申請專利範園 極；以及 一第五電晶體，連接於該第 線之間，並具有一個被供給以一 一輸入端子與該第二電 第二負載控制電壓之閘極， 且其中，該第二負载電路包含： 一第六電晶體，連接於該第二輸入端子與該第二電源 線之間，並具有一個被供給以第一負載控制電塵之閘極； 以及 一第七電晶體，連接於該第二輸入端子與該第二電源 〇 線之間，並具有一個被供給以第二負載控制電壓之閘極。 4.如申請專利範圍第3項之壓控振盪器，其中，該第 四電晶體之電流放大係與該第五電晶體之電流放大不同’ 且該第六電晶體之電流放大係與該第七電晶體之電流放大 不同。 ， 5 ·如申請專利範圍第3項之壓控振盪器，其中，該第 四電晶體之閘極寬度/閘極長度比率係與該第五電晶體之 閘極寬度/閘極長度比率不同，且該第六電晶體之閘極寬 度/閘極長度比率係與該第七電晶體之閘極寬度/閘極長度 比率不同。 X 6.如申請專利範圍第3項之壓控振盪器，更包含一 、 形振盪器控制電路，因應於一振盪頻率控制電壓以產生 控制電壓與不同於第—負載控制電壓之第二負戴控 如申請專利範圍第6項之壓控振盪器，其中，該環第25頁 445723 六、申請專利範圍 形振盪器控制電路包含： 一第一負载控制電壓產生電路，因應於振盪頻率控制 電壓與基準電壓，以產生第一負載控制電壓；以及 一第二負載控制電壓產生電路，因應於第一負載控制 電壓以產生與第一負載控制電壓成比例之第二負載控制 電壓。 8 一、種壓控振盪器，包含一環形振盪器，該環形振 銓入t含複數之差動放大器’每個差動放大器具有一第一出端^子、一第二輸入端子、一第一輸出端子、一第二輸 第二輪與一限流端子，該複數之差動攻大器之該第一與 盆=坠^端子和與其對應之該複數差動放大器之該第一與 一 ^端子係環形連接，各該差動放大器包含： 备葡：^仏"'負載電路，連接至該第一輸出端子，並接收一 貝戰徑制電壓；以及一與第1二負載電路’連接至該第二輸出端子’並接收第 一與第I負栽控制電壓’該第一與第二負載電路因應於第 9 負載控制電壓’用以始終於一線性運作區運作》 載控制專利範園第8項之壓控振盪器，更包含一負 篦一备番產生電路’用以產生第一負載控制電壓以及與 W載控制電壓不同之第二負載控制電壓。 • b申請專利範圍第9項之壓控振盪器，其中： w第一負載電路包含： 源線之間—電晶0，連接於第一輸出端子與、第-電 並具有一個被供給以第一負載控制電壓之閘/Μ 5723 六、申請專利範圍 極；以及 一第二電晶體，連接於該第一輸出端子與該第一 電溽線之間，並具有一個毯供給以第二.負載控制電壓之閘 極；且 該第二負載電路包含： —第三電晶體，連接於該第二輸出端子與該第一 電源線之間、，並具有一個被供給以第一負載控制電壓之閘 極；以及 一第四電晶體，連接於該第二輸出端子與該第一 .電源線之間，並具有一個被供給以第二負載控制電壓之閘 極，其中，第一與第二負載控制電壓係被提供以使當該第 一與第三電晶體係於飽和區運作時，該第二與第四電晶體 係於線性區運作。第27頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12416399A JP3512676B2 (ja) | 1999-04-30 | 1999-04-30 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW445723B true TW445723B (en) | 2001-07-11 |
Family
ID=14878514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089107968A TW445723B (en) | 1999-04-30 | 2000-04-26 | Voltage-controlled oscillator |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6452458B1 (zh) |
| EP (1) | EP1056207B1 (zh) |
| JP (1) | JP3512676B2 (zh) |
| KR (1) | KR100393287B1 (zh) |
| CN (1) | CN1161883C (zh) |
| DE (1) | DE60006449T2 (zh) |
| TW (1) | TW445723B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI783554B (zh) * | 2021-06-25 | 2022-11-11 | 瑞昱半導體股份有限公司 | 壓控振盪裝置及其電源穩定電路 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1311628C (zh) * | 2001-08-16 | 2007-04-18 | 皇家飞利浦电子股份有限公司 | 差分环形振荡器级 |
| US6771105B2 (en) | 2001-09-18 | 2004-08-03 | Altera Corporation | Voltage controlled oscillator programmable delay cells |
| KR100404143B1 (ko) * | 2001-11-08 | 2003-11-05 | 주식회사 하이닉스반도체 | 링 오실레이터 |
| US7599673B2 (en) | 2003-04-14 | 2009-10-06 | Silicon Laboratories, Inc. | Receiver architectures utilizing coarse analog tuning and associated methods |
| JP2004356800A (ja) * | 2003-05-28 | 2004-12-16 | Rohm Co Ltd | 発振回路 |
| US7019570B2 (en) | 2003-09-05 | 2006-03-28 | Altera Corporation | Dual-gain loop circuitry for programmable logic device |
| US6924678B2 (en) | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
| JP2005130092A (ja) * | 2003-10-22 | 2005-05-19 | Yamaha Corp | 電圧制御発振器 |
| US7310506B2 (en) * | 2004-03-03 | 2007-12-18 | Matsushita Electric Industrial Co., Ltd. | Differential voltage control oscillator including radio-frequency switching circuits |
| US7075365B1 (en) | 2004-04-22 | 2006-07-11 | Altera Corporation | Configurable clock network for programmable logic device |
| US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
| JP4563737B2 (ja) * | 2004-07-02 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | パルス幅変調回路 |
| US20060181320A1 (en) * | 2005-02-11 | 2006-08-17 | International Business Machines Corporation | Circuit for optimizing the duty cycle of a received clock transmitted over a transmission line |
| JP2006319399A (ja) | 2005-05-10 | 2006-11-24 | Nec Electronics Corp | パルス幅変調回路及び多相クロック生成回路 |
| US7436228B1 (en) | 2005-12-22 | 2008-10-14 | Altera Corporation | Variable-bandwidth loop filter methods and apparatus |
| US7307483B2 (en) * | 2006-02-03 | 2007-12-11 | Fujitsu Limited | Electronic oscillators having a plurality of phased outputs and such oscillators with phase-setting and phase-reversal capability |
| US7728674B1 (en) | 2006-05-19 | 2010-06-01 | Altera Corporation | Voltage-controlled oscillator methods and apparatus |
| JP2008054134A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | リング発振器及びそれを備えた半導体集積回路及び電子機器 |
| US8275314B1 (en) | 2007-08-13 | 2012-09-25 | Marvell International Ltd. | Bluetooth scan modes |
| US8577305B1 (en) * | 2007-09-21 | 2013-11-05 | Marvell International Ltd. | Circuits and methods for generating oscillating signals |
| US8588705B1 (en) | 2007-12-11 | 2013-11-19 | Marvell International Ltd. | System and method of determining Power over Ethernet impairment |
| JP2009260607A (ja) | 2008-04-16 | 2009-11-05 | Nec Electronics Corp | 電圧制御発振器及び位相同期回路 |
| US7973576B2 (en) * | 2008-05-21 | 2011-07-05 | Mediatek Inc. | Voltage controlled oscillators and phase-frequency locked loop circuit using the same |
| EP2635077B1 (en) | 2008-06-16 | 2016-11-23 | Marvell World Trade Ltd. | Short-range wireless communication |
| US8600324B1 (en) | 2008-06-27 | 2013-12-03 | Marvell International Ltd | Circuit and method for adjusting a digitally controlled oscillator |
| CN101350611B (zh) * | 2008-07-29 | 2010-06-09 | 友达光电股份有限公司 | 振荡器电路 |
| US8472968B1 (en) | 2008-08-11 | 2013-06-25 | Marvell International Ltd. | Location-based detection of interference in cellular communications systems |
| KR101566417B1 (ko) | 2008-08-29 | 2015-11-05 | 삼성전자주식회사 | 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이 |
| US9288764B1 (en) | 2008-12-31 | 2016-03-15 | Marvell International Ltd. | Discovery-phase power conservation |
| US8472427B1 (en) | 2009-04-06 | 2013-06-25 | Marvell International Ltd. | Packet exchange arbitration for coexisting radios |
| US9066369B1 (en) | 2009-09-16 | 2015-06-23 | Marvell International Ltd. | Coexisting radio communication |
| US8767771B1 (en) | 2010-05-11 | 2014-07-01 | Marvell International Ltd. | Wakeup beacons for mesh networks |
| JP2010273386A (ja) * | 2010-08-16 | 2010-12-02 | Renesas Electronics Corp | 電圧制御発振器 |
| KR101616491B1 (ko) | 2010-10-20 | 2016-04-28 | 마벨 월드 트레이드 리미티드 | 프리-어소시에이션 디스커버리 |
| US8592746B2 (en) * | 2010-12-07 | 2013-11-26 | Honeywell International Inc. | Systems and methods for driving an optical modulator |
| CN102006036B (zh) * | 2010-12-23 | 2013-01-02 | 东南大学 | 一种扩频时钟抖动信号的产生方法 |
| US8750278B1 (en) | 2011-05-26 | 2014-06-10 | Marvell International Ltd. | Method and apparatus for off-channel device invitation |
| US8983557B1 (en) | 2011-06-30 | 2015-03-17 | Marvell International Ltd. | Reducing power consumption of a multi-antenna transceiver |
| US9125216B1 (en) | 2011-09-28 | 2015-09-01 | Marvell International Ltd. | Method and apparatus for avoiding interference among multiple radios |
| WO2013119810A1 (en) | 2012-02-07 | 2013-08-15 | Marvell World Trade Ltd. | Method and apparatus for multi-network communication |
| US9450649B2 (en) | 2012-07-02 | 2016-09-20 | Marvell World Trade Ltd. | Shaping near-field transmission signals |
| JP6315164B2 (ja) * | 2012-09-28 | 2018-04-25 | セイコーエプソン株式会社 | 発振回路、振動デバイス、電子機器、移動体、振動デバイスの調整方法及び感度調整回路 |
| US9383764B1 (en) * | 2015-01-29 | 2016-07-05 | Dialog Semiconductor (Uk) Limited | Apparatus and method for a high precision voltage reference |
| CN105811925B (zh) * | 2016-03-02 | 2019-06-21 | 二十一世纪（北京）微电子技术有限公司 | 环形振荡器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264785A (en) | 1992-02-04 | 1993-11-23 | Intel Corporation | Voltage-controlled resistance element with superior dynamic range |
| US5412349A (en) | 1992-03-31 | 1995-05-02 | Intel Corporation | PLL clock generator integrated with microprocessor |
| US5285173A (en) * | 1992-07-13 | 1994-02-08 | Analog Devices, Inc. | Signal-controlled ring oscillator with delay cells having constant gain with change in frequency |
| US5515012A (en) | 1995-05-17 | 1996-05-07 | Vlsi Technology, Inc. | Very low noise, wide frequency range phase lock loop |
| US5563553A (en) | 1995-08-15 | 1996-10-08 | Sigmatel Inc. | Method and apparatus for a controlled oscillation that may be used in a phase locked loop |
| FR2743458B1 (fr) * | 1995-11-30 | 1998-03-27 | Sgs Thomson Microelectronics | Circuit de transmission de signaux |
| US5821823A (en) | 1997-07-31 | 1998-10-13 | Northern Telecom Limited | Voltage-controlled oscillator |
| US6294962B1 (en) * | 1998-12-09 | 2001-09-25 | Cypress Semiconductor Corp. | Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator |
-
1999
- 1999-04-30 JP JP12416399A patent/JP3512676B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-26 TW TW089107968A patent/TW445723B/zh not_active IP Right Cessation
- 2000-04-26 US US09/558,062 patent/US6452458B1/en not_active Expired - Fee Related
- 2000-04-28 EP EP00109234A patent/EP1056207B1/en not_active Expired - Lifetime
- 2000-04-28 DE DE60006449T patent/DE60006449T2/de not_active Expired - Fee Related
- 2000-04-28 KR KR10-2000-0022768A patent/KR100393287B1/ko not_active IP Right Cessation
- 2000-04-29 CN CNB001072730A patent/CN1161883C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI783554B (zh) * | 2021-06-25 | 2022-11-11 | 瑞昱半導體股份有限公司 | 壓控振盪裝置及其電源穩定電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6452458B1 (en) | 2002-09-17 |
| KR20000077108A (ko) | 2000-12-26 |
| CN1272725A (zh) | 2000-11-08 |
| JP3512676B2 (ja) | 2004-03-31 |
| DE60006449D1 (de) | 2003-12-18 |
| EP1056207A1 (en) | 2000-11-29 |
| EP1056207B1 (en) | 2003-11-12 |
| DE60006449T2 (de) | 2004-10-28 |
| JP2000315939A (ja) | 2000-11-14 |
| KR100393287B1 (ko) | 2003-07-31 |
| CN1161883C (zh) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW445723B (en) | Voltage-controlled oscillator | |
| KR100570188B1 (ko) | 반도체 집적회로장치 | |
| US6229403B1 (en) | Voltage-controlled oscillator | |
| KR101209405B1 (ko) | 저위상 노이즈 증폭기 회로 | |
| JPWO2006011364A1 (ja) | 発振器 | |
| US7511586B2 (en) | Noise generator | |
| US7372342B2 (en) | Oscillator | |
| KR20190004332A (ko) | 발진기 | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| EP0895354B1 (en) | Voltage-controlled oscillator | |
| JP4550805B2 (ja) | ランダムシーケンス発生器 | |
| JP3597961B2 (ja) | 半導体集積回路装置 | |
| EP1488516A2 (en) | Differential inverter circuit | |
| Faseehuddin et al. | Schmitt trigger based on dual output current controlled current conveyor in 16nm CMOS technology for digital applications | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| US9479144B2 (en) | Extended range ring oscillator using scalable feedback | |
| JP3767697B2 (ja) | 半導体集積回路装置 | |
| JP4134160B2 (ja) | 半導体集積回路装置 | |
| KR100246603B1 (ko) | 차동반전증폭기및그를이용한차동링전압제어발진회로 | |
| JP2008199673A (ja) | 半導体集積回路装置 | |
| Bhowmick et al. | Design of VCO with harmonic extraction circuits | |
| EP0905989A1 (en) | Installing apparatus into subscriber lines | |
| JPS6195601A (ja) | Ｃｍｏｓ発振回路 | |
| JP2008263312A (ja) | 水晶発振回路 | |
| JP2001156600A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |