CN1272725A - 压控振荡器 - Google Patents

压控振荡器 Download PDF

Info

Publication number
CN1272725A
CN1272725A CN00107273A CN00107273A CN1272725A CN 1272725 A CN1272725 A CN 1272725A CN 00107273 A CN00107273 A CN 00107273A CN 00107273 A CN00107273 A CN 00107273A CN 1272725 A CN1272725 A CN 1272725A
Authority
CN
China
Prior art keywords
voltage
circuit
load
control voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00107273A
Other languages
English (en)
Other versions
CN1161883C (zh
Inventor
谷本晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1272725A publication Critical patent/CN1272725A/zh
Application granted granted Critical
Publication of CN1161883C publication Critical patent/CN1161883C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Abstract

压控振荡器3由环形振荡器控制电路2和环形振荡器1构成,环形振荡器1则由多个差动放大器5至8构成,每个差动放大器5至8都包括由晶体管24和25组成的差动对以及分别与各上述各晶体管相连的负载电路22和23。负载电路22和23的结构使得差动放大器总能够根据负载驱动电压CL1和CL2而工作于线性区之中。

Description

压控振荡器
本发明涉及一种压控振荡器。具体来说，本发明涉及一种含有一环形振荡器的压控振荡器，该环形振荡器由多个带有负载电路的差动放大器构成。
在用于CD-ROM光盘伺服系统等的现代锁相环(PLL)中，其输出频率范围需最多达到PLL参考振荡频率的几倍至十倍。众所周知，PLL含有一个压控振荡器，其输出频率可根据输入电压而发生相应改变。
现代的PLL都具有集成芯片(on-chip)的结构，因为现代的潮流就是提高集成电路的规模并提高其操作速度。这种PLL的压控振荡器应具有适于被集成入一个芯片的结构。也就是说，需要开发出一种压控振荡器，无论制造过程如何变化，它都非常稳定，而且不需在制造完成后进行调节，并且能够耐受集成电路中所产生的噪声。
为了实现这种压控振荡器，人们提出了一种由多个各自带有负载的差动放大器所构成的环形振荡器(环形振荡器的能力可由这些差动放大器来控制)，例如，固态电路IEEE杂志，第6期，第25卷，1990年11月，第1385至1394页，固态电路IEEE杂志，第11期，第27卷，1992年11月，第1559至1607页以及美国专利No.5,412,349。这些文章中所提出的各种环形振荡器都具有适合被集成入一个芯片的特性，因为该环形振荡器是由多个对电压源噪声的灵敏度很低的差动放大器构成，由于工作点的同步反馈控制而使采样工作点之间的工作点变化很小，并且由于负载的输入阻抗很小，所以因芯片内的相对变化而产生的工作点的变化也很小。
以下将参考附图13至18对这些现有技术进行更为详细的说明。现有技术中的压控振荡器如图13所示。在图13中，压控振荡器103由一环形振荡器101和一用于控制环形振荡器操作的环形振荡器控制电路102组成。
图14是环形振荡器101的电路框图，它由具有相同电路结构的差动放大器105至108构成。各差动放大器都包括一正输入端I1，一负输入端I2，一正输出端O1，一负输出端O2，一电流控制电压IC以及一负载控制电压端CL。差动放大器105至108被串联连接，而且差动放大器108的输出端被以相反的相位反馈至差动放大器105的输入端，从而构成了一个四级环形振荡器104。由于环形振荡器104是由差动放大器105至108组成，所以它对电压源噪声的灵敏度受到了限制，这是因为它具有能够消除电压源电压变化的高能力所致。各差动放大器的电流控制电压端IC都具有可对其电路电流进行控制的功能，并且其负载控制电压端CL都具有可对同相输出电压进行控制的功能，这样就可通过调节差动放大器负载的特性，从而使同相输出电压总与图13中所示的参考电压保持相同。
图15是图13所示环形振荡器控制电路102的电路框图。在图15中，NMOSFET 111的栅极与作为压控振荡器103一个输入端的振荡频率控制电压端相连，其源极与一电阻110相连，其漏极则与一PMOSFET 112的漏极相连。PMOSFET 112的栅极与其漏极相连，且PMOSFET 112的源极与电源端115相连。差动放大器113具有与各差动放大器105至108相同的结构，其输入端I1和I2共同连接至参考电压端，其输出端O1和O2则共同连接至单端运算放大器114的正输入端。单端运算放大器114的输出端则与差动放大器113的负载控制电压端CL相连。PMOSFET 112的漏极与差动放大器113的电流控制电压端IC相连。运算放大器114的负输入端与参考电压源相连。运算放大器114可控制差动放大器113的负载控制电压端CL的电压，从而使差动放大器113的输出电压变得与参考电压相同。由于差动放大器113具有与构成环形振荡器101的各差动放大器105至108相同的结构，并且其负载控制电压也与差动放大器105至108之中任何一个的负载控制电压相同，所以其同相输出电压也变得与差动放大器105至108的同相输出电压相同。
图16是结构相同的差动放大器105至108以及113之一(121)的电路框图。在图16中，差动放大器121包括一个由NMOSFET 124和125组成的输入差动对以及一个作为电流源的NMOSFET 126。负载电路122和123具有如图17或18所示的相同电路结构。图17中所示的负载电路由一NMOSFET 132和一NMOSFET 133构成，NMOSFET132的栅极上加载有一个负载控制电压，而NMOSFET 133的栅极和漏极则与其栅极连接在一起。其端点131与图16所示的输出端O1和O2之一相连。由于NMOSFET 133的栅极是与输出端131相连的，所以从NMOSFET 133的端点131看去所得到的阻抗(即，输出阻抗)与NMOSFET 133的跨导成反比且数值很小。另外，当负载控制电压较低且输出端131上的电压Vo与负载控制电压VCL之间建立了以下关系：VCL-Vth＜Vo(其中的Vth为NMOSFET 132的门限电压)时，栅极上加载有负载控制电压的NMOSFET 132将工作于饱和区。所以，负载的输出阻抗将变得非常大。也就是说，输出阻抗由ΔV/Δi(即电压变化ΔV与电流变化Δi之比)来表示。在饱和区中，由于电流i基本恒定，所以Δi非常接近于0且输出阻抗基本上变成了无穷大。但是，为了在即使当工作电流被改变时也保持同相输出电压的恒定，则使用可由负载控制电压控制其性能的NMOSFET 132将是不可缺少的。也就是说，由于同相输出电压是由工作电流改变的，所以仅靠NMOSFET133来控制同相输出电压是不可能的。因此，可以同时利用NMOSFET132和NMOSFET 133将负载的输出阻抗减小到一个较小的值并使同相输出电压保持恒定。
除了图17所示的NMOSFET 132和NMOSFET 133之外，图18所示的负载电路还包括有一个栅极上加载有负载控制电压且位于NMOSFET 133的源极一侧的NMOSFET 134。在图17所示的负载电路中，当工作电流被减小且工作电流的实质部分流过NMOSFET 133时，振荡频率输出的幅度也将在小于工作电流的工作电流范围内减小。在图18所示的负载电路中，这种现象不会出现，因为它设置了NMOSFET134。
但是，在这种情况下，包括NMOSFET 133和134在内的串联电路的输出阻抗是由NMOSFET 134来决定，所以当NMOSFET 134在饱和区中工作时，串联连接的NMOSFET 133和134的输出阻抗将变得非常大。其结果是，用差动放大器121构成的压控振荡器103将具有较低的输出频率范围限制。
现在将对保持同相输出电压恒定的必要性的原因进行说明。为了将压控振荡器与一普通CMOS数字电路相连，有必要把环形振荡器101(即，压控振荡器103)的差动输出转换为一单端CMOS电平。为了实现这种转换，就有必要稳定压控振荡器103差动输出的同相输出电压，否则，用于将差动输出转换为单端CMOS电平的电路就不能正常工作，或者即使能够正常工作，其工作速度和/或任务周期也会降低。
减小负载输出阻抗的目的是为了防止差动放大器105至108的工作点因差动放大器105至108和113的电流源晶体管126与构成负载电路的晶体管之间的相对变化而产生较大变化，并且也是为了限制经其它布线和/或集成电路的硅衬底的耦合而带来的影响。
如上所述，尽管包含有上述环形振荡器(由含有图17或18所示负载电路的差动放大器121构成)的压控振荡器具有适合电路集成的特性，但其振荡频率的范围很窄。所以，很难将现有技术的压控振荡器应用于光盘伺服系统(如CD-ROM)的PLL之中，因为它要求输出频率范围是参考频率的几倍到十倍。
另外，尽管图17或18所示的负载电路包括了一个栅极与漏极短接的晶体管，当晶体管的门限值较高时，差动放大器的同相输出电压也必须足够的高。但是，当同相输出电压较高时，成对的差动晶体管124和125并未达到饱和，这样就不可能获得所需的电压增益。所以，必须充分地减小差动放大器121的同相输出电压。因此，在其制造过程中必须专门增加特殊的步骤以减小构成负载电路的晶体管的门限电压。
本发明的一个目的是提供一种具有宽振荡输出频率范围的压控振荡器，而且制造这种压控振荡器时不需在普通的压控振荡器制造方法中增加任何特殊的制造步骤。
为了实现上述目的，根据本发明的第一个方面所述的压控振荡器包括一由多个差动放大器构成的环形振荡器，每个环形振荡器都含有第一输入端、第二输入端、第一输出端、第二输出端以及限流端，差动放大器的第一和第二输入端与差动放大器对应的第一和第二输出端环形连接，第一负载电路与各第一输出端相连，第二负载电路则与各第二输出端相连，而且它们的特征在于，第一和第二负载电路总保持工作在线性区中。
根据本发明的第二个方面所述的压控振荡器包括一由多个差动放大器构成的环形振荡器，每个环形振荡器都含有第一输入端、第二输入端、第一输出端、第二输出端以及限流端，差动放大器的第一和第二输入端与差动放大器对应的第一和第二输出端环形连接，第一负载电路与各第一输出端相连，并被加载有第一和第二负载控制电压，第二负载电路则与各第二输出端相连并也被加载有第一和第二负载控制电压，而且它们的特征在于，第一和第二负载电路能够根据第一和第二负载控制电压而总保持工作在线性区中。
利用本发明所述压控振荡器的这种结构，差动放大器的输出阻抗可总被限制在一个较低的水平，因而就可以加宽其振荡频率。
通过以下对本发明的详细文字说明并参考附图，就可使本发明的上述及其它目的、特征和优点变得更加清晰易懂，在附图中：
图1是根据本发明第一实施例所述的压控振荡器的电路框图；
图2是图1所示环形振荡器的电路框图；
图3是图1所示环形振荡器控制电路的电路图；
图4是图2或图3所示差动放大器的电路图；
图5是图4所示负载电路的电路图；
图6是根据本发明第二实施例所述的压控振荡器的电路框图；
图7是图6所示环形振荡器的电路框图；
图8是图6所示环形振荡器控制电路的电路图；
图9是图7或图8所示差动放大器的电路图；
图10是图9所示负载电路的电路图；
图11是图8所示环形振荡器的改进电路图；
图12是图9所示负载电路的改进电路图；
图13是传统压控振荡器的电路框图；
图14是图13所示环形振荡器的电路框图；
图15是图13所示环形振荡器控制电路的电路图；
图16是图14或15所示差动放大器的电路图；
图17是图16所示负载电路的电路图；
图18是图16所示另一负载电路的电路图；
以下将参考图1对根据本发明第一实施例所述的压控振荡器进行说明。
在图1中，压控振荡器3包括一个其上加载了一振荡频率控制电压和一参考电压的环形振荡器控制电路2以及一个其上加载了由环形振荡器控制电路2所输出的一电流控制电压和一负载控制电压1和2的环形振荡器1。环形振荡器1的输出成为压控振荡器3的输出。图2是图1所示环形振荡器1的电路图。环形振荡器1由多个差动放大器构成，本实施例中，环形振荡器1由四个差动放大器5至8构成，其中每个差动放大器都含有一正输入端I1，一负输入端I2，一正输出端O1，一负输出端O2，一电流控制电压端IC以及一对负载控制电压端CL1和CL2。差动放大器5至8被按照这种顺序串联连接，并且差动放大器8的输出端O1和O2上的输出被以相反的相位反馈回差动放大器5的输入端，从而构成了一个四级环形振荡器。在通过利用负载控制电压端CL1和CL2上的负载控制电压来调节环形振荡器1的同相输出电压以使其恒定的同时，可通过利用一加载到电流控制电压端IC上的电流控制电压改变其工作电流以控制环形振荡器1的振荡频率。尽管图中所示的环形振荡器具有四级结构，但众所周知，当它为3级以上的结构时，环形振荡器都可具有一个振荡器的功能。
差动放大器5至8具有相同的结构，其中的任何一个都与图4所示的差动放大器21相同。如图4所示，差动放大器21包括：负载电路22和23，其上加载有从负载控制电压端CL1和CL2产生的负载控制电压1和2；PMOSFET 24和25组成的差动对，它们的栅极分别与输入端I1和I2相连，其漏极则分别与输出端O2和O1相连；以及PMOSFET 26，其栅极与电流控制端IC相连且源极与电源线路18相连，从而构成了一个电流源。
如图5所示，图4所示的差动放大器的各负载电路22和23都含有一个NMOSFET 32以及一个NMOSFET 33。其中，NMOSFET 32的栅极上加载有负载控制电压1，NMOSFET 33的栅极上加载有负载控制电压2。将NMOSFET 32的(栅极宽度)/(栅极长度)设为K32，而将NMOSFET 33的(栅极宽度)/(栅极长度)设为K33，并且K32被设置为等于或大于K33。负载电路22的输出端31与PMOSFET 24的漏极相连，而负载电路23的输出端31则与PMOSFET 25的漏极相连。
图3显示出了图1所示环形振荡器控制电路2的结构。如图3所示，该环形振荡器控制电路2包括：一NMOSFET 16，其栅极上加载有振荡频率控制电压，它也是压控振荡器的输入端；一电阻15，它连接在地与NMOSFET 16的源极之间；一PMOSFET 17，其漏极和栅极都与NMOSFET 16的漏极相连，其源极则与电源线18相连；一差动放大器19，其电流控制端IC上加载有一个电流控制电压，该电压产生于PMOSFET 17和NMOSFET 16之间的连接点上；一运算放大器20，其正输入端上加载有差动放大器19的输出，并输出负载控制电压1；以及一电压放大器10，其上加载有负载控制电压1并输出负载控制电压2。差动放大器5至8的工作电流受到加载至其电流控制端IC上的电流控制电压的控制。
差动放大器19可以是能够输出与差动放大器5至8之一的同相输出电压相同的电压的任一放大器。但是，本实施例中，差动放大器19所具有的电路结构与差动放大器5至8之一的电路结构相同，而且具有共同与参考电压相连的一正输入端I1和一负输入端I2(作为压控振荡器3的输入)以及都与运算放大器20的正输入端相连的输出端O1和O2。当然，差动放大器19也可采用其它的结构。例如，差动放大器19可以具有与图4所示差动放大器21相同的电路结构，只是其电流源26的栅极宽度被减小了1/2，而且负载电路23和晶体管25也被除去。另外，差动放大器19也可具有与差动放大器21相同的结构，只是除去了PMOSFET 24和25，并且将PMOSFET 26直接与负载电路22和23相连。在后一种情况下，其上未加载参考电压。
电压放大器10由以下部分构成：一NMOSFET 11，其源极接地，且栅极上加载有负载控制电压1；一PMOSFET 12，其源极与电源线路18相连且其栅极和漏极共同与NMOSFET 11的漏极相连；一PMOSFET 13，其源极与电源线路18相连，且其栅极与PMOSFET 12的栅极相连；以及一NMOSFET 14，其源极接地，且其栅极和漏极共同与PMOSFET 13的漏极相连。NMOSFET 14的漏极电压被输出作为负载控制电压2。此负载控制电压2被加载给差动放大器19以及构成环形振荡器1的差动放大器5至8。
以下将对根据本实施例所述压控振荡器3的工作原理进行说明。
压控振荡器3输出一个振荡频率，该频率由输入至环形振荡器控制电路2的振荡频率控制电压来控制，如图1所示。在图1的电路中，振荡频率随着振荡频率控制电压的增加而增加。这个工作过程将首先得到说明。
各差动放大器19和差动放大器5至8的工作电流是由其栅极上加载有IC端电压的电流源(即，PMOSFET 26)来提供的，并且工作电流由流经图3所示PMOSFET 17的源·漏电路的电流的米勒效应而决定。流经PMOSFET 17的源·漏电路的电流与流经电阻15的电流相同。当振荡频率控制电压等于或小于NMOSFET 16的门限电压时，流经电阻15的电流基本上为零。众所周知，当振荡频率控制电压超过NMOSFET 16的门限电压时，流经电阻15的电流基本上与由以下公式所代表的电流成正比：
{(振荡频率控制电压)-(NMOSFET 16的门限电压)}/R  (1)
其中R为电阻15的阻值。因此，各差动放大器5至8和19的工作电流都基本上与公式(1)成正比。
顺便提一下，环形振荡器1的振荡频率由以下公式表示：
1/(2πCLRL)       (2)
其中CL为各差动放大器5至8的输出O1和O2的负载电容，它包括有PMOSFET 24和25以及NMOSFET 32和33(它们构成了负载电路22和23)的漏区结电容、下一级PMOSFET 24和25的栅极电容以及导线电容，而RL则是输出O1和O2的输出阻抗，它是负载电路22和PMOSFET 24的输出阻抗的总和或是负载电路23和PMOSFET 25的输出阻抗的总和。以下将对振荡频率由公式(2)给出的原因进行说明。由公式(2)给出的振荡频率是差动放大器5至8的第一极(pole)频率，并且差动放大器5至8的输出的相位在此频率上被转动45°。另外，振荡发生于一个频率上，在该频率上，相位从差动放大器5的输入到差动放大器8的输出被转动了180°，而且，由于环形振荡器1具有四级结构，所以振荡所发生的频率在一级上的相位被转动了45°。因此，环形振荡器1在第一极频率上发生振荡。当然，当电路的电流增加时，RL将被减小。因此，由于工作电流基本上与公式(1)成正比，所以当振荡控制电压变高时，压控振荡器3的输出频率也会增大。由于当振荡频率控制电压处于地电位电平时没有电流流动，因而此时振荡将被终止。尽管具有非四级结构的环形振荡器的振荡频率是由与公式(2)不同的公式给出的，但也可通过类似的方式来获得振荡频率，并且压控振荡器的输出频率也会随着振荡频率控制电压的增加而增大。
现在将对构成本实施例所述环形振荡器1的差动放大器5至8的输出阻抗可以被减小的原因进行说明。首先将对图2中负载控制电压1与负载控制电压2之间的关系进行说明。此处，在图3中，假设NMOSFET 11和12及PMOSFET 13和14的(栅极宽度)/(栅极长度)比分别由K11、K12、K13和K14来代表，NMOSFET 11和14的门限电压共同为Vtn且PMOSFET 12和13的门限电压共同为Vtp。MOSFET11至14被设置成分别工作于其饱和区中。在这种情况下，流经MOSFET 11至14的电流I11至I14分别由以下公式给出：
I11＝μnCoxK11(Vgsn11-Vtn)2/2    (3)
I12＝μnCoxK12(Vgsp-Vtp)2/2      (4)
I13＝μnCoxK13(Vgsp-Vtp)2/2      (5)
I14＝μnCoxK14(Vgsn14-Vtn)2/2    (6)
其中：μn和μp是电子和空穴在硅中的迁移率，Cox是单位面积的栅极电容，Vgsn11是NMOSFET 11栅极与源极之间的电压，Vgsp是PMOSFET 12和PMOSFET 13的栅极与源极之间的电压，Vgsn14是NMOSFET 14的栅极与源极之间的电压。由于PMOSFET 12和13共用栅极，且其源极也共同与电压源18相连，所以其栅极与源极之间的电压互等。另外，由于流经NMOSFET 11和PMOSFET 12的电流相同，且流经PMOSFET 13和NMOSFET 14的电流也相同，所以下列公式成立：
I11＝I12            (7)
I13＝I14            (8)
通过公式(3)至(8)，可以得到以下公式：
Vgsn14-Vtn＝{K11K13/(K12K14)}1/2(Vgsn11-Vtn)    (9)
从公式(9)中可以明显看出，(Vgsn14-Vtn)总等于(Vgsn11-Vtn)与{K11K13/(K12K14)}1/2的乘积。例如，当K11等于K12的两倍并且K13等于K14的两倍时，电压(Vgsn14-Vtn)也总是电压(Vgsn11-Vtn)的两倍。也就是说，只要将K11至K14(它们分别是MOSFET11至14的栅极宽度与栅极长度之比)设置为适当的数值，就可以总使负载控制电压2与Vtn之差保持为一个常数和负载控制电压1与Vtn之差的乘积。所以，在分别构成NMOSFET 32和33的负载电路22和23中，可以任意地使NMOSFET 33的栅极与源极之间的电压大于NMOSFET 32的栅极与源极之间的电压。结果，即使当负载控制电压1的电压值允许NMOSFET 32工作于饱和区中时，也可保证NMOSFET 33工作在线性区之中。我们已经知道，NMOSFET 32或33的工作区由以下公式决定
(栅极与源极之间的电压)-(门限电压)
本实施例中，由于同相输出电压被固定为参考电压。而且由于根据公式(9)可以将NMOSFET 33的这个电压设置为任意高的数值，这样，即使当振荡频率控制电压较低且负载控制电压1也足够低以使NMOSFET 32工作于饱和区中时，也可以通过设定K13和K14的数值而使负载控制电压2达到可使NMOSFET 33工作于线性区的数值。顺便提一下，通过利用具有高电压增益精度的电压放大器来代替电压放大器10也可获得相同的操作。
另外，有必要使构成各负载电路22和23的NMOSFET 32和33之一(首先达到饱和区的那个)的驱动能力小于另一个工作于线性区的晶体管的驱动能力。这是因为，如果工作于饱和区的NMOSFET的驱动能力占优势，则工作于线性区中的NMOSFET的输出阻抗基本上不会对负载电路的输出31的输出阻抗起到作用，这样负载电路的输出31的输出阻抗将变大。因此，使工作于线性区的NMOSFET的栅极宽度大于工作于饱和区的NMOSFET的栅极宽度就已足够。因为栅极宽度可通过并联NMOSFET而变大，所以不会增加其制造步骤的数目。
本发明第二实施例如图6至10所示。除了其负载电路包括n个并联连接的晶体管(如图10所示)以及有n个负载控制电压(如图10所示)被分别提供给相应的n个晶体管以外，第二实施例的基本结构与第一实施例基本相同。其中n是大于2的整数。如图8所示，n个负载控制电压由一环形振荡器控制电路产生，该环形振荡器控制电路包括(n-1)个电压放大器50，每个电压放大器50都与图3所示的电压放大器相同。假设根据第一实施例中用于确定电压放大倍数的公式{K11K13/(K12K14)}1/2而得到的n个负载控制电压的数值为α1，α2，…αn-1，则本实施例中这些数值被设置为满足以下条件：
α1＜α2＜…＜αn-1
即，负载控制电压被设置为符合以下条件：(负载控制电压1)＜(负载控制电压2)＜…＜(负载控制电压n)。
利用本发明的这种电路结构，就可以使构成负载电路的任何一个晶体管在比第一实施例更宽的工作电流范围内都能工作于线性区之中。也就是说，它可以在较宽的工作电流范围内减少构成环形振荡器的差动放大器的输出阻抗，从而实现了具有较宽稳定振荡频率范围的压控振荡器。
当晶体管的驱动能力被改变，以使工作于饱和区中的晶体管的驱动能力小于工作于线性区中的晶体管的驱动能力时，本发明将更为有效。
可以用图11所示的环形振荡器控制电路来代替图8所示的环形振荡器控制电路。在这种情况下，与图8所示的环形振荡器控制电路相比，其晶体管的数量可被减少。通过用相应各晶体管的数值来替换用于图3所示的负载电路10的公式{K11K13/(K12K14)}1/2中的K13和K14，图11所示的环形振荡器控制电路就能以与图8所示环形振荡器控制电路相类似的方式进行工作。
图12是对图10所示负载电路的改进，在图12中，在图10所示的负载电路之中增加了一NMOSFET 90。这种改进可以也可实现一种能以类似于图6所示压控振荡器的方式进行工作的压控振荡器。由于在使用小工作电流的情况下，图10所示负载电路的所有晶体管都工作于饱和区中，而且其输出阻抗也会被增大。而当采用图12所示的电路时，因为设置了NMOSFET 90，所以其输出阻抗也得到减小。这样就可以解决在图10所示负载电路中存在的问题，即，当工作电流足够小以使其所有的晶体管都工作于饱和区时，由于晶体管的工作的相对变化而会导致振荡被终止。因此，即使同相输出电压被降低以及操作精度等性能下降，也能用它可靠地获得振荡输出。
根据本发明，提供了一种能够在较宽频率范围内进行稳定振荡的压控振荡器。通过增加负载电路中并联负载晶体管的数目以增加负载控制电压的数目，就可以任意加宽压控振荡器的振荡频率范围。与传统的压控振荡器相比，由于这种压控振荡器的参考电压可被设置成一个较低的数值，因而构成其负载电路的晶体管就可以十分容易地工作于线性区之中，这样就便于减小构成环形振荡器的差动放大器的输出阻抗。利用后一个优点，工作电流的范围也可被加宽。
另外，也可实现一种与用作确定同相输出电压的输入的参考电压数值以及MOSFET的门限电压无关的压控振荡器。

Claims (10)

1.一种压控振荡器，其特征在于含有由多个差动放大器构成的环形振荡器，每个差动放大器都含有第一输入端、第二输入端、第一输出端、第二输出端以及限流端，多个所述差动放大器的所述第一和第二输入端与所述差动放大器相应的第一和第二输出端环形连接，各所述差动放大器都含有与其所述第一输出端相连的第一负载电路以及与其所述第二输出端相连的第二负载电路，而且所述第一和第二负载电路总工作于线性工作区中。
2.如权利要求1所述的压控振荡器，其特征在于，所述各差动放大器都含有第一晶体管、第二晶体管、第三晶体管、第一负载电路和第二负载电路，所述第一晶体管连接在第一电源线路与第一节点之间，且其栅极上加载有电流控制电压；所述第二晶体管连接在所述第一节点与其所述第一输入端之间，且其栅极上加载有第一输入信号；所述第三晶体管连接在所述第一节点与其所述第二输入端之间，且其栅极上加载有第二输入信号；所述第一负载电路连接在所述第一节点与第二电源线路之间，所述第二负载电路连接在所述第一节点与所述第二电源线路之间。
3.如权利要求2所述的压控振荡器，其特征在于所述第一负载电路含有第四晶体管以及第五晶体管，所述第四晶体管连接在所述第一输入端与所述第二电源线路之间，且其栅极上加载有第一负载控制电压，所述第五晶体管连接在所述第一输入端与所述第二电源线路之间，且其栅极上加载有第二负载控制电压，而且所述第二负载电路含有第六晶体管以及第七晶体管，所述第六晶体管连接在所述第二输入端与所述第二电源线路之间，且其栅极上加载有第一负载控制电压，所述第七晶体管连接在所述第二输入端与所述第二电源线路之间，且其栅极上加载有第二负载控制电压。
4.如权利要求3所述的压控振荡器，其特征在于，所述第四晶体管的电流放大倍数不同于所述第五晶体管的电流放大倍数，而且所述第六晶体管的电流放大倍数也不同于所述第七晶体管的电流放大倍数。
5.如权利要求3所述的压控振荡器，其特征在于，所述第四晶体管的栅极宽度/栅极长度比不同于所述第五晶体管的栅极宽度/栅极长度比，而且所述第六晶体管的栅极宽度/栅极长度比也不同于所述第七晶体管的栅极宽度/栅极长度比。
6.如权利要求3所述的压控振荡器，其特征在于，该压控振荡器还含有环形振荡器控制电路，该电路对振荡频率控制电压作出响应以产生第一负载控制电压以及与第一负载控制电压不同的第二负载控制电压。
7.如权利要求6所述的压控振荡器，其特征在于，所述环形振荡器控制电路含有第一负载控制电压发生电路，该电路对振荡频率控制电压及参考电压作出响应，以产生第一负载控制电压；以及第二负载控制电压发生电路，该电路对第一负载控制电压作出响应以产生正比于第一负载控制电压的第二负载控制电压。
8.一种压控振荡器，含有由多个差动放大器构成的环形振荡器，每个差动放大器都含有第一输入端、第二输入端、第一输出端、第二输出端以及限流端，多个所述差动放大器的所述第一和第二输入端与所述差动放大器相应的第一和第二输出端环形连接，各所述差动放大器都含有与其所述第一输出端相连并接收负载控制电压的第一负载电路以及与其所述第二输出端相连并接收第一和第二负载控制电压的第二负载电路，所述第一和第二负载电路响应于第一和第二负载控制电压，从而总工作于线性工作区之中。
9.如权利要求8所述的压控振荡器，其特征在于，它还含有一个负载控制电压发生电路，该电路能够产生第一负载控制电压以及与第一负载控制电压不同的第二负载控制电压。
10.如权利要求9所述的压控振荡器，其特征在于，所述第一负载电路含有第一晶体管和第二晶体管，所述第一晶体管连接在第一输出端与第一电源线路之间，且其栅极上加载有第一负载控制电压，所述第二晶体管连接在所述第一输出端与所述第一电源线路之间，且其栅极上加载有第二负载控制电压，所述第二负载电路含有第三晶体管以及第四晶体管，所述第三晶体管连接在所述第二输出端与所述第一电源线路之间，且其栅极上加载有第一负载控制电压，所述第四晶体管连接在所述第二输出端与所述第一电源线路之间，且其栅极上加载有第二负载控制电压，而且所述第一和第二负载控制电压被按以下方式供给，即，当所述第一和第三晶体管处于饱和区中时，使所述第二和第四晶体管则处于线性区中。
CNB001072730A 1999-04-30 2000-04-29 压控振荡器 Expired - Fee Related CN1161883C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP124163/1999 1999-04-30
JP12416399A JP3512676B2 (ja) 1999-04-30 1999-04-30 電圧制御発振器

Publications (2)

Publication Number Publication Date
CN1272725A true CN1272725A (zh) 2000-11-08
CN1161883C CN1161883C (zh) 2004-08-11

Family

ID=14878514

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001072730A Expired - Fee Related CN1161883C (zh) 1999-04-30 2000-04-29 压控振荡器

Country Status (7)

Country Link
US (1) US6452458B1 (zh)
EP (1) EP1056207B1 (zh)
JP (1) JP3512676B2 (zh)
KR (1) KR100393287B1 (zh)
CN (1) CN1161883C (zh)
DE (1) DE60006449T2 (zh)
TW (1) TW445723B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311628C (zh) * 2001-08-16 2007-04-18 皇家飞利浦电子股份有限公司 差分环形振荡器级
CN1312839C (zh) * 2003-10-22 2007-04-25 雅马哈株式会社 压控振荡器
CN100352161C (zh) * 2003-05-28 2007-11-28 罗姆股份有限公司 振荡电路
CN101350611B (zh) * 2008-07-29 2010-06-09 友达光电股份有限公司 振荡器电路
CN102006036A (zh) * 2010-12-23 2011-04-06 东南大学 一种扩频时钟抖动信号的产生方法
CN101588165B (zh) * 2008-05-21 2012-12-12 联发科技股份有限公司 压控振荡器以及相位与频率锁定回路电路
CN103715985A (zh) * 2012-09-28 2014-04-09 精工爱普生株式会社 振荡电路、振动器件及其调整方法、灵敏度调整电路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771105B2 (en) * 2001-09-18 2004-08-03 Altera Corporation Voltage controlled oscillator programmable delay cells
KR100404143B1 (ko) * 2001-11-08 2003-11-05 주식회사 하이닉스반도체 링 오실레이터
US7599673B2 (en) * 2003-04-14 2009-10-06 Silicon Laboratories, Inc. Receiver architectures utilizing coarse analog tuning and associated methods
US7019570B2 (en) 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US6924678B2 (en) 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US7310506B2 (en) * 2004-03-03 2007-12-18 Matsushita Electric Industrial Co., Ltd. Differential voltage control oscillator including radio-frequency switching circuits
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
US7230495B2 (en) 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
JP4563737B2 (ja) * 2004-07-02 2010-10-13 ルネサスエレクトロニクス株式会社 パルス幅変調回路
US20060181320A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Circuit for optimizing the duty cycle of a received clock transmitted over a transmission line
JP2006319399A (ja) 2005-05-10 2006-11-24 Nec Electronics Corp パルス幅変調回路及び多相クロック生成回路
US7436228B1 (en) 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US7307483B2 (en) * 2006-02-03 2007-12-11 Fujitsu Limited Electronic oscillators having a plurality of phased outputs and such oscillators with phase-setting and phase-reversal capability
US7728674B1 (en) 2006-05-19 2010-06-01 Altera Corporation Voltage-controlled oscillator methods and apparatus
JP2008054134A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リング発振器及びそれを備えた半導体集積回路及び電子機器
US8369782B1 (en) 2007-08-13 2013-02-05 Marvell International Ltd. Bluetooth wideband scan mode
US8577305B1 (en) 2007-09-21 2013-11-05 Marvell International Ltd. Circuits and methods for generating oscillating signals
US8588705B1 (en) 2007-12-11 2013-11-19 Marvell International Ltd. System and method of determining Power over Ethernet impairment
JP2009260607A (ja) 2008-04-16 2009-11-05 Nec Electronics Corp 電圧制御発振器及び位相同期回路
KR101650109B1 (ko) 2008-06-16 2016-08-22 마벨 월드 트레이드 리미티드 단거리 무선 통신
US8600324B1 (en) 2008-06-27 2013-12-03 Marvell International Ltd Circuit and method for adjusting a digitally controlled oscillator
US8472968B1 (en) 2008-08-11 2013-06-25 Marvell International Ltd. Location-based detection of interference in cellular communications systems
KR101566417B1 (ko) 2008-08-29 2015-11-05 삼성전자주식회사 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이
US9288764B1 (en) 2008-12-31 2016-03-15 Marvell International Ltd. Discovery-phase power conservation
US8472427B1 (en) 2009-04-06 2013-06-25 Marvell International Ltd. Packet exchange arbitration for coexisting radios
US9066369B1 (en) 2009-09-16 2015-06-23 Marvell International Ltd. Coexisting radio communication
US8767771B1 (en) 2010-05-11 2014-07-01 Marvell International Ltd. Wakeup beacons for mesh networks
JP2010273386A (ja) * 2010-08-16 2010-12-02 Renesas Electronics Corp 電圧制御発振器
WO2012054210A1 (en) 2010-10-20 2012-04-26 Marvell World Trade Ltd. Pre-association discovery
US8592746B2 (en) * 2010-12-07 2013-11-26 Honeywell International Inc. Systems and methods for driving an optical modulator
US8750278B1 (en) 2011-05-26 2014-06-10 Marvell International Ltd. Method and apparatus for off-channel device invitation
US8983557B1 (en) 2011-06-30 2015-03-17 Marvell International Ltd. Reducing power consumption of a multi-antenna transceiver
US9125216B1 (en) 2011-09-28 2015-09-01 Marvell International Ltd. Method and apparatus for avoiding interference among multiple radios
WO2013119810A1 (en) 2012-02-07 2013-08-15 Marvell World Trade Ltd. Method and apparatus for multi-network communication
US9450649B2 (en) 2012-07-02 2016-09-20 Marvell World Trade Ltd. Shaping near-field transmission signals
US9383764B1 (en) * 2015-01-29 2016-07-05 Dialog Semiconductor (Uk) Limited Apparatus and method for a high precision voltage reference
CN105811925B (zh) * 2016-03-02 2019-06-21 二十一世纪（北京）微电子技术有限公司 环形振荡器
TWI783554B (zh) * 2021-06-25 2022-11-11 瑞昱半導體股份有限公司 壓控振盪裝置及其電源穩定電路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264785A (en) 1992-02-04 1993-11-23 Intel Corporation Voltage-controlled resistance element with superior dynamic range
US5412349A (en) 1992-03-31 1995-05-02 Intel Corporation PLL clock generator integrated with microprocessor
US5285173A (en) * 1992-07-13 1994-02-08 Analog Devices, Inc. Signal-controlled ring oscillator with delay cells having constant gain with change in frequency
US5515012A (en) 1995-05-17 1996-05-07 Vlsi Technology, Inc. Very low noise, wide frequency range phase lock loop
US5563553A (en) 1995-08-15 1996-10-08 Sigmatel Inc. Method and apparatus for a controlled oscillation that may be used in a phase locked loop
FR2743458B1 (fr) * 1995-11-30 1998-03-27 Sgs Thomson Microelectronics Circuit de transmission de signaux
US5821823A (en) 1997-07-31 1998-10-13 Northern Telecom Limited Voltage-controlled oscillator
US6294962B1 (en) * 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311628C (zh) * 2001-08-16 2007-04-18 皇家飞利浦电子股份有限公司 差分环形振荡器级
CN100352161C (zh) * 2003-05-28 2007-11-28 罗姆股份有限公司 振荡电路
CN1312839C (zh) * 2003-10-22 2007-04-25 雅马哈株式会社 压控振荡器
CN101588165B (zh) * 2008-05-21 2012-12-12 联发科技股份有限公司 压控振荡器以及相位与频率锁定回路电路
CN101350611B (zh) * 2008-07-29 2010-06-09 友达光电股份有限公司 振荡器电路
CN102006036A (zh) * 2010-12-23 2011-04-06 东南大学 一种扩频时钟抖动信号的产生方法
CN103715985A (zh) * 2012-09-28 2014-04-09 精工爱普生株式会社 振荡电路、振动器件及其调整方法、灵敏度调整电路

Also Published As

Publication number Publication date
DE60006449T2 (de) 2004-10-28
US6452458B1 (en) 2002-09-17
TW445723B (en) 2001-07-11
KR20000077108A (ko) 2000-12-26
DE60006449D1 (de) 2003-12-18
EP1056207A1 (en) 2000-11-29
EP1056207B1 (en) 2003-11-12
CN1161883C (zh) 2004-08-11
JP3512676B2 (ja) 2004-03-31
JP2000315939A (ja) 2000-11-14
KR100393287B1 (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
CN1161883C (zh) 压控振荡器
US5136260A (en) PLL clock synthesizer using current controlled ring oscillator
KR920003597B1 (ko) 레벨변환회로
CN1866727A (zh) 压控振荡器和使用了该压控振荡器的无线通信机
US8258836B2 (en) Locked loops, bias generators, charge pumps and methods for generating control voltages
US10101758B2 (en) Linear regulator with real-time frequency compensation function
CN1165427A (zh) 运算放大电路
CN101404481B (zh) 半导体电路
CN1318899A (zh) 运算放大器的倒相保护
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN106209086A (zh) 电压控制环形振荡器
CN1518795A (zh) 用于电压控制振荡器且具有恒定输出振幅和可变时间延迟的cmos电路
CN1565076A (zh) 多相位压控振荡器
US6525613B2 (en) Efficient current feedback buffer
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたｐｌｌ回路
CN1208996A (zh) 电荷激励电路及锁相环路频率合成器
US6946917B2 (en) Generating an oscillating signal according to a control current
US7173500B2 (en) Differential oscillator circuit
JP3572538B2 (ja) 発振器および半導体集積回路
US20020175729A1 (en) Differential CMOS controlled delay unit
JP2006521729A (ja) ランダムシーケンス発生器
US7009436B2 (en) Pulsewidth control loop device with complementary signals
CN102064777B (zh) 放大电路
US6054904A (en) Voltage controlled ring oscillator and charge pump circuit
CN1332518A (zh) 放大器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PRISMLAB CHINA LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040811

Termination date: 20140429