TWI783554B

TWI783554B - 壓控振盪裝置及其電源穩定電路

Info

Publication number: TWI783554B
Application number: TW110123409A
Authority: TW
Inventors: 劉熙恩
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2021-06-25
Filing date: 2021-06-25
Publication date: 2022-11-11
Also published as: TW202301809A; US11868150B2; US20220413530A1

Abstract

一種具有雜訊抑制機制的電源穩定電路，配置以驅動壓控振盪電路。電源穩定電路包含：電流調節N型電晶體及調節電壓產生電路。電流調節N型電晶體包含：汲極、源極及閘極。汲極接收第一操作電壓。源極產生電源訊號至壓控振盪電路，以使壓控振盪電路根據電源訊號運作。閘極接收調節電壓。調節電壓產生電路根據高於第一操作電壓的第二操作電壓運作，並接收根據第一操作電壓分壓產生的參考電壓產生調節電壓。調節電壓為參考電壓及電流調節N型電晶體之閾值電壓之和，使電流調節N型電晶體操作於飽和區，並使電源訊號之電流變動量小於預設值。

Description

壓控振盪裝置及其電源穩定電路

本發明是關於壓控振盪電路技術，尤其是關於一種壓控振盪裝置及其電源穩定電路。

在鎖相迴路（phase lock loop；PLL）以及時脈與資料恢復（clock and data recovery；CDR）電路中，往往配置有壓控振盪器以提供具有振盪頻率的振盪訊號，以迴受的機制進行相位或頻率的鎖定。其中，壓控振盪器可透過控制電壓的調整，來改變振盪訊號的振盪頻率。

壓控振盪器容易受到電源訊號的雜訊影響而產生抖動。常見的技術是透過低壓降穩壓器（low dropout regulator；LDO）進行穩壓。然而，在製程的演進下，元件耐壓愈來愈小，使得電壓的餘裕不足。並且，低壓降穩壓器是由運算放大器以迴受機制進行濾波，不僅面積與功耗大，運算放大器自身的雜訊也容易對壓控振盪器造成影響。

鑑於先前技術的問題，本發明之一目的在於提供一種壓控振盪裝置及其電源穩定電路，以改善先前技術。

本發明包含一種具有雜訊抑制機制的電源穩定電路，配置以驅動壓控振盪電路。電源穩定電路包含：電流調節N型電晶體以及調節電壓產生電路。電流調節N型電晶體包含：汲極、源極以及閘極。汲極配置以接收第一操作電壓。源極配置以產生電源訊號至壓控振盪電路，以使壓控振盪電路根據電源訊號運作。閘極配置以接收調節電壓。調節電壓產生電路配置以根據高於第一操作電壓的第二操作電壓運作，並接收根據第一操作電壓分壓產生的參考電壓產生調節電壓，其中調節電壓為參考電壓以及電流調節N型電晶體之閾值電壓之和，以使電流調節N型電晶體操作於飽和區，進而使電源訊號之電流變動量小於電流變動預設值。

本發明另包含一種壓控振盪裝置，包含：壓控振盪電路以及電源穩定電路。壓控振盪電路根據電源訊號運作。電源穩定電路包含：電流調節N型電晶體以及調節電壓產生電路。電流調節N型電晶體，包含：汲極、源極以及閘極。汲極配置以接收第一操作電壓。源極配置以產生電源訊號至壓控振盪電路。閘極配置以接收調節電壓。調節電壓產生電路配置以根據高於第一操作電壓的第二操作電壓運作，並接收根據第一操作電壓分壓產生的參考電壓產生調節電壓，其中調節電壓為參考電壓以及電流調節N型電晶體之閾值電壓之和，以使電流調節N型電晶體操作於飽和區，進而使電源訊號之電流變動量小於電流變動預設值。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本發明之一目的在於提供一種壓控振盪裝置及其電源穩定電路，產生穩定不受干擾且具有足夠餘裕的電源訊號至壓控振盪電路，以使壓控振盪電路穩定輸出具有振盪頻率的振盪訊號。

請參照圖1。圖1顯示本發明一實施例中，一種壓控振盪裝置100的方塊圖。壓控振盪裝置100包含：壓控振盪電路110以及電源穩定電路120。

壓控振盪電路110配置以接收電源訊號CS，並根據電源訊號CS運作。於一實施例中，壓控振盪電路110包含控制電壓接收電路140以及振盪器150。其中，控制電壓接收電路140配置以接收控制電壓VCTL，進而使振盪器150根據控制電壓VCTL的變化，產生不同振盪頻率的振盪訊號（未繪示）。

於一實施例中，壓控振盪電路110可應用於例如，但不限於鎖相迴路（phase lock loop；PLL）、時脈與資料恢復（clock and data recovery；CDR）電路或其他根據迴受機制進行鎖相或鎖頻的電路。壓控振盪電路110可根據此些電路中的其他電路模組接收控制電壓VCTL，來決定振盪訊號的振盪頻率大小。

須注意的是，圖1所示的控制電壓接收電路140以及振盪器150的電路僅為一範例。在其他實施例中，控制電壓接收電路140以及振盪器150可以其他的電路結構實現。

電源穩定電路120包含：電流調節N型電晶體MNA以及調節電壓產生電路130。

電流調節N型電晶體MNA包含：汲極DA、源極SA以及閘極GA。汲極DA配置以接收第一操作電壓VDD1。於一實施例中，第一操作電壓VDD1為1.8伏特。源極SA配置以產生電源訊號CS至壓控振盪電路110，其中電源訊號CS具有對應的電流IC及電壓VC。閘極GA配置以接收調節電壓VA。

調節電壓產生電路130配置以產生調節電壓VA。於一實施例中，電源穩定電路120可選擇性包含濾波電路160，設置於調節電壓產生電路130產生調節電壓VA至電流調節N型電晶體MNA之閘極GA的路徑上，以提供濾波並穩定調節電壓VA的功用。於一實施例中，濾波電路160可如圖1所示，為包含電阻RF以及電容CF的容阻電路。然而本發明並不以此為限。

調節電壓產生電路130根據高於第一操作電壓VDD1的第二操作電壓VDD2運作。於一實施例中，第二操作電壓VDD2為3.3伏特。進一步地，調節電壓產生電路130接收根據第一操作電壓VDD1分壓產生的參考電壓VREF產生調節電壓VA。

調節電壓VA為參考電壓VREF以及電流調節N型電晶體MNA之閾值電壓VTHA之和，亦即VA=VREF+VTHA。因此，電流調節N型電晶體MNA操作於飽和區，進而使電源訊號CS對應的電流IC之電流變動量小於電流變動預設值。

於一實施例中，電流調節N型電晶體MNA相對第一操作電壓VDD1具有高阻抗。在這樣的狀況下，電源訊號CS對應的電流IC會被前述的控制電壓VCTL所定義。而在電流調節N型電晶體MNA由穩定對地的電壓調節電壓VA的控制下，電源訊號CS的電壓VC將被電流IC以及電流調節N型電晶體MNA的閘極至源極電壓差所定義。

因此，由於電流調節N型電晶體MNA從汲極DA一端看入為高阻抗，將可有效抑制第一操作電壓VDD1因為製程、電壓及溫度（process、voltage、temperature；PVT）變異造成的雜訊帶來的擾動，使電流IC之電流變動量小於電流變動預設值，進而使電壓VC之電壓變動量小於電壓變動預設值。

請參照圖2。圖2顯示本發明一實施例中，調節電壓產生電路130的電路圖。調節電壓產生電路130包含：第一電阻R1、第二電阻R2、第一N型電晶體MN1、第二N型電晶體MN2以及第三N型電晶體MN3。

第一N型電晶體MN1包含汲極D1、源極S1以及閘極G1。汲極D1配置以接收第一操作電壓VDD1。源極S1透過該第一電阻R1電性耦接至接地端GND。閘極G1配置以接收參考電壓VREF。

參考電壓VREF是由第一操作電壓VDD1進行分壓產生。於一實施例中，參考電壓VREF的大小可為第一操作電壓VDD1的大小的80%至90%。以第一操作電壓VDD1為1.8伏特為例，參考電壓VREF可小於第一操作電壓VDD1約200至300毫伏特，而為1.5伏特至1.6伏特。這樣的大小配置，將有利於使電流調節N型電晶體MNA在受到第一操作電壓VDD1的擾動時，仍可保持在飽和區，而有效抑制電源雜訊。

於一實施例中，參考電壓VREF是由可變電阻RVA接收第一操作電壓VDD1進行分壓產生，且可變電阻RVA可設置於調節電壓產生電路130內或是獨立於調節電壓產生電路130外。於其他實施例中，參考電壓VREF亦可由其他類型的分壓電路產生。

第二N型電晶體MN2包含汲極D2、源極S2以及閘極G2。源極S2透過第一電阻R1電性耦接至接地端GND。閘極G2與汲極D2相電性耦接，以形成二極體連接形式（diode-connected）。

第三N型電晶體MN3包含汲極D3、源極S3以及閘極G3。汲極D3透過第二電阻R2接收第二操作電壓VDD2。於一實施例中，第二操作電壓VDD2為3.3伏特。源極S3電性耦接至第二N型電晶體MN2之汲極D2。閘極G3與汲極D3相電性耦接，以形成二極體連接形式。

進一步地，閘極G3與圖1中的電流調節N型電晶體MNA之閘極GA電性耦接以輸出調節電壓VA。

操作上，第一電阻R1以及第二電阻R2之阻值大小，是使第一N型電晶體MN1、第二N型電晶體MN2以及第三N型電晶體MN3均運作於弱反轉區。

由於運作於弱反轉區，第一N型電晶體MN1將產生極小的電流，並使第一N型電晶體MN1的閘極G1與源極S1間的電壓差實質上為第一N型電晶體MN1的閾值電壓VTH1。在這樣的狀況下，源極S1的電壓將為VREF-VTH1。須注意的是，「實質上」一詞是指兩者間的電壓差可不必須完全等於閾值電壓VTH1，而可具有合理範圍內的誤差。

第二N型電晶體MN2的源極S2的電壓與源極S1的電壓相同，為VREF-VTH1。由於運作於弱反轉區，第二N型電晶體MN2將產生極小的電流，並使第二N型電晶體MN2的閘極G2與源極S2間的電壓差實質上為第二N型電晶體MN2的閾值電壓VTH2。須注意的是，「實質上」一詞是指兩者間的電壓差可不必須完全等於閾值電壓VTH2，而可具有合理範圍內的誤差。

於一實施例中，第二N型電晶體MN2與第一N型電晶體MN1相匹配，而使第二N型電晶體MN2的閾值電壓VTH2與第一N型電晶體MN1的閾值電壓VTH1相同，亦即VTH1=VTH2。因此，第二N型電晶體MN2的閘極G2的電壓將為VREF-VTH1+VTH2=VREF。更進一步地，由於第二N型電晶體MN2之閘極G2與汲極D2相電性耦接，汲極D2的電壓亦為VREF。

由於運作於弱反轉區，第三N型電晶體MN3將產生極小的電流，並使第三N型電晶體MN3的閘極G3與源極S3間的電壓差實質上為第三N型電晶體MN3的閾值電壓VTH3。須注意的是，「實質上」一詞是指兩者間的電壓差可不必須完全等於閾值電壓VTH3，而可具有合理範圍內的誤差。

閾值電壓VTH3不必須與閾值電壓VTH1及閾值電壓VTH2相同。因此，第三N型電晶體MN3的閘極G3的電壓將為VREF+VTH3。進一步地，由於第三N型電晶體MN3之閘極G3與汲極D3相電性耦接，汲極D3的電壓亦為VREF+VTH3。

由於第三N型電晶體MN3的閘極G3所產生的電壓為調節電壓VA，因此調節電壓VA將為VREF+VTH3。於一實施例中，第三N型電晶體MN3與電流調節N型電晶體MNA相匹配，而使第三N型電晶體MN3的閾值電壓VTH3與電流調節N型電晶體MNA的閾值電壓VTHA相同，亦即VTH3=VTHA。因此，調節電壓VA亦可表示為VREF+VTHA。進一步地，在圖1中的電流調節N型電晶體MNA的源極SA所產生電源訊號CS所具有的電壓VC，將為VREF+VTHA-VTHA=VREF。

由於用以產生調節電壓VA的調節電壓產生電路130是以高於第一操作電壓VDD1的第二操作電壓VDD2，因此間接使電源訊號CS所具有的電壓VC具有足夠的餘裕（headroom）。並且，在電源穩定電路120中的各電晶體均不會超過1.8伏特的耐壓。

因此，本發明的電源穩定電路120可藉由全以N型電晶體的架構穩定提供調節電壓VA，控制相對於第一操作電壓VDD1具有高阻抗的電流調節N型電晶體MNA產生具有穩定的電流IC的電源訊號CS，進而使電源訊號CS的電壓VC既不受第一操作電壓VDD1的雜訊變動，同時擁有足夠的餘裕。

於一實施例中，圖2的第三N型電晶體MN3與圖1的電流調節N型電晶體MNA可為一般電晶體元件。然而當元件有耐壓限制時，第三N型電晶體MN3與電流調節N型電晶體MNA可分別包含深N型井（deep N well），以在電路要關閉時不至產生超壓的問題。

須注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。應瞭解到，在上述的實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。

綜合上述，本發明中的壓控振盪裝置及其電源穩定電路可產生穩定不受干擾且具有足夠餘裕的電源訊號至壓控振盪電路，以使壓控振盪電路穩定輸出具有振盪頻率的振盪訊號。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:壓控振盪裝置 110:壓控振盪電路 120:電源穩定電路 130:調節電壓產生電路 140:控制電壓接收電路 150:振盪器 160:濾波電路 CF:電容 CS:電源訊號 D1、D2、D3、DA:汲極 G1、G2、G3、GA:閘極 GND:接地端 IC:電流 MN1:第一N型電晶體 MN2:第二N型電晶體 MN3:第三N型電晶體 MNA:電流調節N型電晶體 R1:第一電阻 R2:第二電阻 RF:電阻 RVA:可變電阻 S1、S2、S3、SA:源極 VA:調節電壓 VC:電壓 VCTL:控制電壓 VDD1:第一操作電壓 VDD2:第二操作電壓 VREF:參考電壓 VTH1、VTH2、VTH3、VTHA:閾值電壓

［圖1］顯示本發明之一實施例中，一種壓控振盪裝置的方塊圖；以及［圖2］顯示本發明之一實施例中，電源穩定電路的電路圖。

100:壓控振盪裝置

110:壓控振盪電路

120:電源穩定電路

130:調節電壓產生電路

140:控制電壓接收電路

150:振盪器

160:濾波電路

CF:電容

CS:電源訊號

DA:汲極

GA:閘極

IC:電流

MNA:電流調節N型電晶體

RF:電阻

SA:源極

VA:調節電壓

VC:電壓

VCTL:控制電壓

VDD1:第一操作電壓

VDD2:第二操作電壓

VREF:參考電壓

VTHA:閾值電壓

Claims

一種具有雜訊抑制機制的電源穩定電路，配置以驅動一壓控振盪電路，該電源穩定電路包含：一電流調節N型電晶體，包含：一汲極，配置以接收一第一操作電壓；一源極，配置以產生一電源訊號至該壓控振盪電路，以使該壓控振盪電路根據該電源訊號運作；以及一閘極，配置以接收一調節電壓；以及一調節電壓產生電路，配置以根據高於該第一操作電壓的一第二操作電壓運作，並接收根據該第一操作電壓分壓產生的一參考電壓產生該調節電壓，其中該調節電壓為該參考電壓以及該電流調節N型電晶體之一閾值電壓之和，以使該電流調節N型電晶體操作於一飽和區，進而使該電源訊號之一電流變動量小於一電流變動預設值。
如請求項1所述之電源穩定電路，其中該調節電壓產生電路更包括：一第一電阻以及一第二電阻；一第一N型電晶體，包含：一汲極，配置以接收該第一操作電壓；一源極，透過該第一電阻電性耦接至一接地端；以及一閘極，配置以接收該參考電壓；一第二N型電晶體，與該第一N型電晶體相匹配，且包含：一汲極；一源極，透過該第一電阻電性耦接至該接地端；以及一閘極，與該第二N型電晶體之該汲極相電性耦接；以及一第三N型電晶體，與該電流調節N型電晶體相匹配，包含：一汲極，透過該第二電阻接收該第二操作電壓；一源極，電性耦接至該第二N型電晶體之該汲極；以及一閘極，與該第三N型電晶體之該汲極相電性耦接，且與該電流調節N型電晶體之該閘極電性耦接以輸出該調節電壓；其中該第一電阻以及該第二電阻之阻值大小使該第一N型電晶體、該第二N型電晶體以及該第三N型電晶體均運作於一弱反轉區。
如請求項2所述之電源穩定電路，其中該第一N型電晶體以及該第二N型電晶體之該源極的一第一電壓為該參考電壓與該第一N型電晶體之一閾值電壓之差，該第二N型電晶體之該汲極的一第二電壓為該參考電壓，該第三N型電晶體之該閘極以及該汲極的一第三電壓為該參考電壓與該第三N型電晶體之一閾值電壓之和，且該電源訊號對應於該電流調節N型電晶體之該源極的一第四電壓為該參考電壓。
如請求項2所述之電源穩定電路，更包含一可變電阻電路，配置以接收該第一操作電壓進行分壓，以輸出為該參考電壓至該第一N型電晶體之該閘極。
如請求項2所述之電源穩定電路，其中該參考電壓的大小為該第一操作電壓的大小的80%至90%。
如請求項2所述之電源穩定電路，其中該第三N型電晶體與該電流調節N型電晶體分別包含深N型井（deep N well）。
如請求項1所述之電源穩定電路，更包含一濾波電路，設置於該調節電壓產生電路產生該調節電壓至該電流調節N型電晶體之該閘極的一路徑上。
如請求項1所述之電源穩定電路，其中該電源訊號之一電壓變動量小於一電壓變動預設值。
如請求項1所述之電源穩定電路，其中該電流調節N型電晶體相對該第一操作電壓具有一高阻抗。
一種壓控振盪裝置，包含：一壓控振盪電路，根據一電源訊號運作；以及一電源穩定電路，包含：一電流調節N型電晶體，包含：一汲極，配置以接收一第一操作電壓；一源極，配置以產生該電源訊號至該壓控振盪電路；以及一閘極，配置以接收一調節電壓；以及一調節電壓產生電路，配置以根據高於該第一操作電壓的一第二操作電壓運作，並接收根據該第一操作電壓分壓產生的一參考電壓產生該調節電壓，其中該調節電壓為該參考電壓以及該電流調節N型電晶體之一閾值電壓之和，以使該電流調節N型電晶體操作於一飽和區，進而使該電源訊號之一電流變動量小於一電流變動預設值。