TW444341B - Manufacturing method of ultra-small opening - Google Patents

Manufacturing method of ultra-small opening Download PDF

Info

Publication number
TW444341B
TW444341B TW089102589A TW89102589A TW444341B TW 444341 B TW444341 B TW 444341B TW 089102589 A TW089102589 A TW 089102589A TW 89102589 A TW89102589 A TW 89102589A TW 444341 B TW444341 B TW 444341B
Authority
TW
Taiwan
Prior art keywords
photoresist layer
manufacturing
patent application
scope
small opening
Prior art date
Application number
TW089102589A
Other languages
English (en)
Inventor
Jin-Sheng Yang
Tzung-Han Li
Kuen-Ji Lin
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW089102589A priority Critical patent/TW444341B/zh
Priority to US09/532,282 priority patent/US6465360B2/en
Application granted granted Critical
Publication of TW444341B publication Critical patent/TW444341B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Description

經濟部智慧財產局員工消費合作社印製 4443 4 1 A7 ___ 5697twf.doc/008 β7 五、發明說明(ί ) 本發明是有關於一種半導體元件的製造方法,且特 別是有關於一種具有小臨限尺寸(Critical Dimension)的 開口之製造方法。 在半導體元件的製造中,藉由在指定的晶粒區(die) 上增加元件的密度可以提供諸如速度以及電力效率等顯 著的優勢。小到約0.15至0.2微米的開口,例如介層窗 (Via)或接觸窗(contain) ’ 一般是由絕緣層的微影定義所 形成的。第1A圖到第1C圖係繪示依據傳統的應用,使 用微影技術形成一種介層窗或接觸窗的開口之實例說 明。 如第1A圖所示’提供具有一絕緣材料層1〇2的一 晶圓基底100,在絕緣材料102的表面塗佈一光阻層 104,例如,負光阻。 請參照第1B圖’一光罩層1〇6精確地對準並且排 列在基底100上,接著,將光阻層104曝露在通過光罩 層106的光或其他的輻射線來源下,然後再進行顯影。 再請參照第1C圖’移除絕緣材料1〇2曝露出的部 位以及光阻層104,而在絕緣材料1〇2中形成一介層窗 或接觸窗的開口 108。 雖然,微影技術能夠在基底上產生非常好的解析 度;然而,當半導體元件的尺寸逐漸縮小時,因爲光解 析度以及聚焦深度(Depth of Focus,DOF)的限制,使得 在微影製程中臨限尺寸的控制受到了阻礙。由於製造技 術上的限制,再加上產生極高解折度的技術能力,嚴重 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------- - ----裝---I---丨訂 ----I--線' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 444341 A7 5697twf.doc/008 R7 五、發明說明(>) 阻礙了具有較大元件密度和較小元件尺寸的晶粒的發 展。 最近,係利用深紫外波長(Deep-UV Wavelengths) 進行高解析微影。理論上,曝光光源切換到較高的頻率, 將可產生較大的密度以及較小的元件尺寸,但是由於短 波長的使用需要發展新的設備、製造技術,或是光阻, 使得深紫外波長的使用並不是非常經濟的(Cost-Effective)。 在其他的方法中要縮小元件的臨限尺寸,通常需要 使用更複雜光罩’例如,相移式光罩(Phase Shifting Mask ’ PSM),以及導入特殊的曝光技術,例如,偏軸 式照明(Off-Axial Illumination)。前述的方法雖可用來達 成縮小臨限尺寸的目的,然而,也顯著地增加積體電路 的製造費用。再者,相鄰區域的建設性干涉常被視爲單 一的大區域,而造成在某些例子中無法解析。 要形成寬度約〇·1微米或更小的開口,另外二種的 選擇是電子束(E-Bean)曝光系統以及X射線(X-Ray)系 統。不幸的是,電子束以及X射線系統仍然停留在硏究 階段。再加上,使用電子束以及X射線系統也不是非常 經濟的。 因此本發明係提供一種極小開口的製造方法,係可 藉由現有以及較不昂貴的技術形成尺寸較小的開口,例 如,小於0.1微米的極小開口。 本發明係提供一種形成具有小臨限尺寸的開口之方 4 本紙張尺度適用中囷國家標準(CNS)A4規格(210 X 297公釐) ----------,---J -- (請先閱讀背面之注意事項再填寫本頁) 言
4443 4 1 Α7 Α7 5697twf,doc/008 R7 經濟部智慧財產局員工消費合作社印製 五、發明說明(々) 法,例如,小於〇 1微米的開口,在此,在一半導體基 底上塗佈一第一光阻層。然後,具有一小開口圖案的一 光罩層精確地對準基底,之後,第一光阻層曝露在通過 光罩層的光線下,接著再顯影。在移除第一光阻層上未 聚合的部分之後,在第一光阻層上形成一開口,然後, 在殘留的第一光阻層之表面導入電漿處理製程,以使得 在第一光阻層的表面形成自由基和橋狀鍵結》第二光阻 的一薄層再共形地塗佈在第一光阻層的活性表面,造成 一極小開口的結果。 於是,本發明提供一種較小尺寸的開口之製程,例 如,小於0.1微米。藉由在光阻層進行表面處理製程, 因此不需借助短波長的曝光光源即可形成極小開口。再 者,可以在不損失解析度的情況下,使用具有長波長光 源之便宜方法。因此,本發明係在可控制之方式中調整 現有的技術,以增加產品的效能。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉較佳實施例,並配合所附圖式,作詳細說 明如下: 圖式之簡單說明: 領1A圖至第1C圖係繪示依據習知技藝的一種小 開口之製造流程剖面圖:以及 弟2A圖至第2F圖係繪示依據本發明的實施例, 一種極小開口的製造流程剖面圖。 標號說明: 5 •-----11--— — 11 — I (請先閱讀背面之注意事項再填寫本頁) ί ·*& Τ 本紙張尺度逋用中國國家標準(CNS)A4規格(210 x 297公爱) 444341 A7 5697twf.doc/008 B7 ! * ' 1 100 半導體基底 102 絕緣材料層 104 光阻層 106 光罩層 108 開口 200 半導體基底 202 絕緣材料層 204 光阻層 206 軟烤製程 208 光罩層 210 曝光 214 開口 216 自由基以及橋狀鍵結 218 光阻層 218a 光阻層 220 極小開口 五、發明說明(少) ------------裝 - ----- 訂------I 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 實施例 本發明之較佳實施例係使用已有的以及較不昂貴的 技術,以形成一種極小開口的方法。 請參照第2 Α圖,提供一材料層202形成在一半導 體基底200上。基底200可以是多層內連線(Multilevel Interconnect)中之一層,材料層202是絕緣層。材料層 202,例如爲氧化矽,可使用標準的化學氣相沉積 (Chemical Vapor Deposition,CVD)方法或其他適合的技 6 本紙張尺度適用令國國家標準(CNS)A4規格(210x 297公釐) A7 4443 4 1 5697twf.doc/008 β7 五、發明說明((:) 術來沉積。材料層202的厚度決定後來形成在該材料層 202中的開口深度。 請再參照第2A圖,一感光膜,例如,一光阻層 (PR)204,旋塗在材料層202的表面上,光阻層204可以 是一正光阻,即顯影時除去暴露在光線下的部分,也可 以是一負光阻,即顯影時除去未暴露在光線下的部分。 大部分的負光阻,其高分子是聚異戊間二烯(Polyisoprene) 型,而正光阻的主成分是酧-甲醋(Phenol-formaldehyde) 型高分子,這二種光阻型在其結構中均包括未飽和鍵。 本發明之較佳實施例係以一負光阻的形成做說明。在光 阻層2〇4沉積之後,導入軟烤製程206以蒸除光阻層204 中部分的溶劑,此溶劑會干擾接下來之製程。 I靑繼繪參照桌2B圖,將具有所需的圖案之一光罩 層208精確地對準並且排列在光阻層204上,然後導 入曝光製程並將圖案曝在光阻層204上。在負光阻的情 況下,光阻層2〇4曝露在光線下的區域,標示如圖中光 阻層204的交叉線區域,將從未聚合的情況變成聚合的 條件。 請參照第2C圖,用化學溶劑或是顯影液除去光阻 層204未聚合的部分,而在光阻層204中形成一開口 214,開口 214相對於第2B圖中光罩層208上的不透光 圖案。在光阻層204上的圖案顯影之後,導入硬烤製程 來額外地蒸除溶劑。 請參照第2D圖,在光阻層204上導入表面處理製 7 --I-----I----裝----I---訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4443 4 1 A7 5697twf . doc/008_B7 五、發明說明(& ) 程,例如,使用表面活化氣體源(R)的電漿處理,以在光 阻層204的表面上形成自由基以及橋狀鍵結,表面活化 氣體源包括氟(F2)氣、氯(Cl2)氣、溴(Br2)氣、氟化氫(HF)氣、 氯化氫(HC1)氣、溴化氬(HBr)氣、氧(02)氣、氬(Ar)氣、一氧化碳(CO) 氣、二氧化碳(co2)氣、氮(N2)氣、氨(NH3)氣、四氟化碳(CF4)氣或三 氟甲院(CHF3)氣。在電漿處理之後,在光阻層204的表面 上形成一些自由基(·)以及橋狀鍵結,例如,PR-R鍵、 PR·、PR-R·、R·,這些自由基以及橋狀鍵結標記爲參考 號碼216。 請繼續參照第2E圖,在光阻層204的活性表面上 以及開口 214中共形地塗佈一光阻層218,在光阻層204 表面的自由基以及橋狀鍵結216與光阻層218的未飽和 鍵或官能基進行共價反應,光阻層218最好與在下面的 光阻層204具有相同的光阻型,以避免聚合 (aggregation) 〇 請參照第2F圖,導入熱處理以加速光阻層204與 光阻層218間的自由基連鎖反應(如第2E圖所示)。當以 負光阻爲一較佳實施例時,光阻層218不用曝光就可直 接顯影。在正光阻爲較佳實施例的情況下,在曝光製程 之後光阻層的圖案始顯影出來。接著,在顯影製程中除 去共形的光阻層218未共價鍵結的部分,僅在光阻層204 上留下一共形的薄光阻層218a,因此在光阻層204上形 成一極小開口 220。熱處理的時期決定光阻層204與光 阻層218間反應的程度,也就是決定光阻層218a的厚 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------i---Γ I--裝 -------訂---------線 (請先閱讀背面之注意事項再填寫本頁) B7 4443 4 1 5697twf 五、發明說明(1 ) 度…粕聚就是,能夠由光阻層218a的厚度來控制極 小開口 22〇的尺寸。 來除接下來(未繪示於圖中),藉由通過開口 220的蝕刻 的材料層202以形成—開口,諸如在材料層202中 窗或一接觸窗開口。之後再剝去光阻層2〇4和 a而完成圖案形成製程β 的開圭胃^倒1 ’本發明的優點係能夠製造非常小 層204磲洞(例如,小於Ο」微米),藉由表面處理光阻 阻層2以形成—雙重覆蓋光阻層204,此一雙重覆蓋光 此一小形成本發明的極小開口,因此可以有效地減小 術而失的臨限尺寸’而且不會因使用便宜的微影技 的厚度去解析度。由於熱處理時期決定薄光阻層2183 方法丨吏得開口 220的尺寸容易控制。故’本發明的 進之增對半導體元件的積集度及微型化二者提供一種改 ’籍由在可控制之方式中調整現有的技術’以符 α鸾求的一種節省成本的方式。 然其並τ上所述’雖然本發明已以較佳實施例揭露如上’ 、’菲用以限定本發明’任何熟習此技藝者,在不脫 離本發日Β 月之精神和範圍內’當可作各種之更動與潤飾, 去@發明之保護範圍當視後附之申請專利範圍所界定 者爲壤。 _________ 9 本紙張尺度適用中-------- 準(CNS)A4規格⑵〇 X 297公釐) ----I 1-111_111· ^------J I ^ i I--I-- (請先閱讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作杜印製

Claims (1)

  1. A8 B8 C8 D8 4443 41 5697twf.doc/008 A、申請專利範圍 }.一種極小開口的製造方法,其中提供一基底, / 包括: 在該基底上形成一第一光阻層; 將具有一小開口的一圖案之一光罩層排列在該第一 光阻層上; 將該第一光阻層曝光: 將該第一光阻層顯影以除去該第一光阻層的一未聚 合部分,其中在該第一光阻層中形成一第一開口; 導入一種電漿處理製程,在該第一光阻層的一表面 上形成自由基以及橋狀鍵結; 在該第一光阻層上以及該第一開口中塗佈一共形的 第二光阻層,其中,一部分的該共形之第二光阻層與該 第一光阻層共價鍵結; 導入一種熱處理製程: 將該共形的第二光阻層顯影以除去該共形的第二光 阻層之一未鍵結部分,而在該第一光阻層中形成一第二 開口: 通過該第二開口蝕刻暴露出的一部份該材料層,而 在該材料層中形成一第三開口;以及 剝除該第一以及該第二光阻層。 2. 如申請專利範圍第1項所述之極小開口的製造 方法,其中該電漿處理製程係使用一種表面活化氣體 源。 3. 如申請專利範圍第2項所述之極小開口的製造 10 ------—J---裝------订------'•線 t請先閱讀背面之注$項再填寫本'λ ) 經濟部中央樣牟局貝工消費合作杜印装 本紙張尺度適用中國國家橾车{ CNS > Α4規格(210X297公釐) 4443 4 1 5697twf,. doc/008
    經濟部中央橾车局貝工消费合作社印裝 六、申請專利範圍 方法’其中該表面活化氣體源是由一群氣體中所選出, 該群氣體是由氟化氫氣、氯化氫氣、溴化氫氣、氧氣、氬氣、一 氧化碳氣、二氧化碳氣、氮氣、氨氣、四氟化碳氣、三氟甲垸氣' 氯氣、氟氣以及溴氣所組成。 4·如申請專利範圍第1項所述之極小開口的製造 方法,其中該共形之第二光阻層,與該第一光阻層具有 相同的光阻型。 如申請專利範圍第1項所述之極小開口的製造 方法’其中當該共形的第二光阻層塗佈在該第一光阻層 上以及該第一開口中時,該第一光阻層表面上的自由基 與該第二光阻層反應。 6. 如申請專利範圍第1項所述之極小開口的製造 方法’其中該熱處理製程加速該共形的第二光阻層與該 第一光阻層之間的鍵結。 7. 如申請專利範圍第1項所述之極小開口的製造 方法’其中該熱處理製程的一段時期,決定該共形的第 二光阻層與該第一光阻層的鍵結部分之一厚度。 8·如申請專利範圍第1項所述之極小開口之製造 方法’其中該第一光阻層包括負光阻。 9.如申請專利範圍第1項所述之極小開口之製造 方法’其中該第一光阻層包括正光阻。 1(>·如申請專利範圍第1項所述之極小開口的製造 方法,其中當該共形的第二光阻層是一種正光阻時,在 該共形的第二光阻層顯影之前導入一曝光步驟。 ----:--:---裝------訂------線 (請先閲tit背面之注意事項再填寫本頁) 本紙張从逋用中國困家標率(CNS丨(210χ297公釐) 4443 41 5697twf.doc/ODfl A8 BS C8 D8 經濟部中央標準局員工消費合作杜印策 六、申請專利範圍 11. 如申請專利範圍第1項所述之極小開口的製造 方法,其中該第二開口之一尺寸比該第一開口小。 12. 如申請專利範圍第1項所述之極小開口的製造 方法,其中該第二開口的尺寸由該第二光阻層之一厚度 所決定。 13. 如申請專利範圍第1項所述之極小開口的製造 方法,其中在該材料層中的該第三開口之一種尺寸小於 〇-1微米。 14. —種極小開口之製造方法,用以縮小該極小開 口之一臨限尺寸,其中提供一基底,包括: 在該基底的一表面上形成一第一光阻層; 將具有一小開口的一圖案之光罩層排列在該第一光 阻層上; ·’ 將該第一光阻層曝光: 將該第一光阻層顯影,而在該第一光阻層中形成一 第一開口; 在該第一光阻層的一表面上導入一種表面處理製 程’在該第一光阻層的該表面上形成自由基以及橋狀鍵 結; 在該第一光阻層上以及該第一開口中形成一第二光 阻層,其中一部分的該第二光阻層與該第一光阻層共價 鍵結;以及 將該第二光阻層顯影以除去該第二光阻層之一未鍵 結部分,而在該第一光阻層中形成一第二開α。 _____12 本張尺度適用>國國家揲準(CNS ) Α4規格(210>:297公釐) " I I 裝 I 訂 I 線 (请先閲讀背面之注意事項再填寫本頁) 4443 4 1 S697twf,doc/008 B8 C8 D8 經濟部中央標率局员工消費合作社印裝 六、申請專利範圍 15. 如申請專利範圍第14項所述之極小開口之製 造方法,其中該表面處理製程係使用一種電漿處理製 程。 16. 如申請專利範圍第15項所述之極小開口的製 造方法,其中該電漿處理製程係使用一種表面活化氣體 源。 17. 如申請專利範圍第16項所述之極小開口的製 造方法,其中該表面活化氣體源是由一群氣體中所選 出,該群氣體是由氟化氫氣、氯化氫氣、溴化氫氣、氧氣、氬氣、 一氧化碳氣、二氧化碳氣、氮氣、氨氣、四氟化碳氣、三氟甲烷氣、 氯氣、氟氣以及溴氣所組成》 18. 如申請專利範圍第14項所述之極小開口的製 造方法,其中該第二光阻層與該第一光阻層具有相同的 光阻型。 19. 如申請專利範圍第14項所述之極小開口的製 造方法,其中在該第一光阻層上以及該第一開口中形成 該第二光阻層時,該第一光阻層表面上的該自由基與該 第二光阻層反應。 20. 如申請專利範圍第14項所述之極小開口的製 造方法,其中在該第一光阻層上以及該開口中形成該第 二光阻層之後,再導入一種熱處理製程,以加速該第二 光阻層與該第一光阻層之間的鍵結。 21. 如申請專利範圍第20項所述之極小開口的製 造方法,其中該熱處理製程的一段時期,決定該第二光 本紙法尺度適用中國國家標準(CNS ) A4说格(210X297公釐) -----:---8---裝-------订------線 t請先W讀背面之注意事項再填寫本頁) 4341 5697twf . A8 BS C8 D8 六、申請專利範圍 阻層與該第一光阻層的鍵結部分之一厚度。 22. 如申請專利範圍第14項所述之極小開口之製 造方法,其中該第一光阻層包括負光阻。 23. 如申請專利範圍第14項所述之極小開口之製 造方法,其中該第一光阻層包括正光阻。 24. 如申請專利範圍第14項所述之極小開口的製 造方法,其中當該第二光阻層是一種正光阻時’在該第 二光阻層顯影之前導入一曝光步驟。 25. 如申請專利範圍第I4項所述之極小開口的製 造方法,其中該第二開口之一尺寸比該第一開口小。 26. 如申請專利範圍第14項所述之極小開口的製 造方法,其中該第二開口之一尺寸小於〇.1微米。 27. 如申請專利範圍第14項所述之極小開口的製 造方法,其中該第二開口的尺寸由該第二光阻層之一厚 度所決定。 (請先w讀背面之注$項再填寫本页) .V9 經濟部中央標率局員工消费合作社印¾ 本紙涑尺度適用申困固家搞準(CNS )八4说格(210X297公兼)
TW089102589A 2000-02-16 2000-02-16 Manufacturing method of ultra-small opening TW444341B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089102589A TW444341B (en) 2000-02-16 2000-02-16 Manufacturing method of ultra-small opening
US09/532,282 US6465360B2 (en) 2000-02-16 2000-03-23 Method for fabricating an ultra small opening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089102589A TW444341B (en) 2000-02-16 2000-02-16 Manufacturing method of ultra-small opening

Publications (1)

Publication Number Publication Date
TW444341B true TW444341B (en) 2001-07-01

Family

ID=21658797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102589A TW444341B (en) 2000-02-16 2000-02-16 Manufacturing method of ultra-small opening

Country Status (2)

Country Link
US (1) US6465360B2 (zh)
TW (1) TW444341B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435354B2 (en) * 2005-01-06 2008-10-14 United Microelectronic Corp. Treatment method for surface of photoresist layer and method for forming patterned photoresist layer
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7799503B2 (en) * 2007-05-17 2010-09-21 International Business Machines Corporation Composite structures to prevent pattern collapse
JP2010287861A (ja) * 2009-06-15 2010-12-24 Toshiba Corp 半導体装置の製造方法
US9378941B2 (en) * 2013-10-02 2016-06-28 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma
US10872760B2 (en) * 2016-07-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and manufacuturing method of semiconductor structure using the same
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
CN109659222B (zh) * 2017-10-10 2020-10-27 联华电子股份有限公司 半导体装置的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570609B1 (de) * 1992-05-20 1999-11-03 International Business Machines Corporation Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
US5468595A (en) * 1993-01-29 1995-11-21 Electron Vision Corporation Method for three-dimensional control of solubility properties of resist layers
US5714037A (en) * 1996-05-17 1998-02-03 Microunity Systems Engineering, Inc. Method of improving adhesion between thin films
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US6162591A (en) * 1998-09-01 2000-12-19 Industrial Technology Research Institute Photolithography process with gas-phase pretreatment

Also Published As

Publication number Publication date
US20020094693A1 (en) 2002-07-18
US6465360B2 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
TW498407B (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
TWI380350B (en) Double patterning strategy for contact hole and trench in photolithography
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
TW580733B (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
JPWO2009096371A1 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
KR100835486B1 (ko) 반도체 소자의 미세패턴 형성방법
TW444341B (en) Manufacturing method of ultra-small opening
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US6811959B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
TW399234B (en) Wiring forming method
KR100456312B1 (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR20030002145A (ko) 반도체소자의 패턴 형성 방법
CN1959529B (zh) 形成蚀刻掩模的方法
TW384514B (en) Method for forming fine patterns of a semiconductor device
TW411503B (en) Method of forming bottom anti-reflective coating on substrate
US6849538B2 (en) Semiconductor device and a fabrication method thereof
KR100498716B1 (ko) 미세 패턴 형성방법
KR950004910B1 (ko) 다층감광막 사진식각방법
TWI231959B (en) Process for the production of a semiconductor apparatus
TW473929B (en) Forming method of contact opening
JP2010118501A (ja) 半導体装置の製造方法
KR100610762B1 (ko) 패턴 형성 방법
TW523804B (en) Method to reduce device line width
EP0525721A1 (en) High resolution lithography method
JP3479937B2 (ja) 感光性レジスト組成物及びパターン形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees