TW442937B - Method for forming interconnections in semiconductor devices - Google Patents

Method for forming interconnections in semiconductor devices Download PDF

Info

Publication number
TW442937B
TW442937B TW89107321A TW89107321A TW442937B TW 442937 B TW442937 B TW 442937B TW 89107321 A TW89107321 A TW 89107321A TW 89107321 A TW89107321 A TW 89107321A TW 442937 B TW442937 B TW 442937B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
hole
flow rate
patent application
Prior art date
Application number
TW89107321A
Other languages
English (en)
Inventor
Guan-Ren Lai
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW89107321A priority Critical patent/TW442937B/zh
Application granted granted Critical
Publication of TW442937B publication Critical patent/TW442937B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

44293 7 A7 B7 五、發明說明( 發明之背f 1. 發明之领域 本發明係關於一種形成半導體元件中内連線的方法,更 具體而言’係關種於半導體元件中的接觸窗或介層洞 内形成插塞以連接位於該孔洞以上以及以下之導電層的方 法。 2. 先前技藝之說明 隨著積體電路技術的發展,如何在有限的空間製造出最 多的兀件 > 成為技術上需要不斷突破與克服的課題。以接 觸窗或介層洞連接上下二層導電層是普遍用來形成半導體 元件中内連線的技術。當接觸窗或介層洞的尺寸隨著製程 要求不斷縮小的同時,如何在其中形成良好的導電插塞以 連接上下二導電層,使得導電效果不至於因為尺寸縮小而 變差*是最重要的難題之一。 習知形成半導體元件中内連線的方法之一,是在形成於 半導體基材上之介電層中形成一孔洞。該介電層以下具有 一第一導電層。該第一導電層可以是植入摻雜物的半導體 基材部分或者是任何導電層。接著沈積一層通常是由鈦所 組成的接觸滑在孔洞的内部表面、以及一層通常是由氮化 鈇所組成的阻障層在接觸層上。然後沈積一第二導電層填 滿孔洞以形成一導電插塞。灸再形成一第三導電層於該 第二導電層上,使得該第三^電層藉由孔洞中的第二導電 層與其下的第一導電層,如此即可以形成内連線。 在上述習知方法中,接觸層係用以有效接合孔洞中原本 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 .ki-----"—訂 *---!_!線!、--I-------- 44293 7 A7 經濟部智慧財產局員工消費合作杜印製 一 _B7___.五、發明說明(2 ) 接合效果不佳的金屬第二導電層以及介電層,而且輿底下 的第三導電層產生良好的歐姆接觸。例如,當第三導電層 含有矽時,接觸層鈦與矽反應形成鈦化矽化合物,可以形 成有效的歐姆接觸。阻障層則係用以保護接觸層不會受到 後續步騾沈積第二導電層時所使用的反應性氣體破壞。例 如,第二導電層通常為鎢化合物。於形成鎢插塞過程中需 要使用V、氟化鶴’而六肌化鶴會形成反應性的獻離子攻擊 接觸層。 由於使用習知方法無法避免阻障層因為沈積過程覆蓋不 良造成接觸層裸露且遭受氟離子的攻聲,所造成的接觸層 流失、接觸層與阻障層剝離以及沈積物隆起之火山效應等 問題。因此,有所謂的快速退火製程引入該方法中。美國 專利號碼第5,5 9 1,6 7 2號揭示一種退火製程,其在—接觸窗 内沈積鈦接觸層以及氮化鈦阻障層之後,先通入氨氣且加 溫至攝氏700度以上進行快速退火處埋,使氨氣與裸露的鈦 接觸層反應形成氮化鈦以避免受氟離子的攻擊,然後再沈 積金屬層填滿接觸窗《 其加溫方式是在快速升溫退火反應腔内通以標準狀態下 每分知—十升的氮氣且溫度為攝氏350度至450度時將冷的 晶圓片置入,然後開始第一段升溫,反應腔快速升溫至攝 氏5 7 5度至6 2 5度’停留6 0秒:終進行第二段升溫,快速升溫 至攝氏7 0 0度至7 4 5度,二階段升溫過程中所通入的氣體皆 為標準狀態下每分鐘二至五升的氨氣,然後通入標準狀態 下每分鐘二十升的氮氣將溫度快速下降到攝氏35〇度,然後 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) (請先間讀背面之注意事項再填寫本頁) '哀·!--- -丨訂!--.--*線— .-i I ί I I n 1 I h I I- I I 1 ! I n I I I I .
R ’ 44293 7 Α7 Β7 經濟部智慧財產局員工消費合ΐ4 五、發明說明( 將晶圓片取出。 該方法雖然可以減輕火山效應,然而在半導體元件進出 石英加熱腔體的快速退火製程中,使用的氣體是氨氣、升 溫模式為兩段式、而且最高溫高達攝氏7〇〇度以上。其缺點 是氨氣為空氣污染物’無法直接排出,需要經過廢氣處 理。再者’高溫會破壞接觸窗底下的導電層材質,例如源 極/汲極的換雜物,導致元件損壞,並且降低良率。 而美國專利號碼第5,5 9 1,67 1號所揭示的内連線方式,雖 然也有進行南溫處理,然而其係在沈積鈦接觸層以及氮化 鈦阻障層之後,先沈積金屬層填滿接觸窗,然後再進行高 溫熱處理'其目的是要避免接觸層以及阻障層不至於因為 问溫熱處理而氧化,因此將高溫熱處理步驟挪到接觸窗填 滿金屬層以後進行^至於填滿金屬層於接觸窗之過程中所 可能導致如以上所討論之火山效應等缺點,則無法避免。 更重要的是,其升溫方式係在爐管中進行,而傳統爐管為 預防石英管破裂,升降溫速率大约是在每分鐘升降攝氏四 至五度,其升降溫並非快速升降溫製程,溫度升降方式為 緩升緩降。其較佳實施例是於攝氏45〇度以上氮氣爐管中’ 升溫至攝氏500度至550度,歷時十至六十分鐘。 發明之概诚 本發明I一目的在提供一,形成半導體元件中内連線的 方法,其主要目的係為了 &充縮小尺寸的接觸窗或介層洞 以内連線半導體元件中的二導電層。4了在_低溫以避 免高溫破壞導電層材質的條件下,仍然能夠得到良好的内 本紙張尺度通用令國國豕標準(CNS)A4規格(2】〇 κ 297公楚) ----------- V—------------- {請先閱讀背面之注意事項再填寫本頁)
> —9 n n I n I I ίβ t n I 44293 7 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 ) 連線,本發明提出一更有效的快速退火製程。其主要是在 沈積接觸層與阻障層之後、以及填充金屬於接觸窗内之 前’在純氮的環境下,以精簡的升溫程式快速升溫,並且 避免使用需要廢氣處理的氨氣。因此,可以進一步増進效 率以及降低氣體處理成本。 為達成上述目的並避免習知技藝的缺點,本發明揭示— 種形成半導體元件中内連線之方法,包含下列步驟: 提供一半導體基材並且形成一第一導電層於該半導體基 材上’形成一介電層於該第一導電層上,形成—第—孔洞 穿越該介電層,該第一孔洞的底部與該第一導電層相接 觸;形成一接觸層於該介電層以及第一導電層與該第一孔 洞相抵接的表面,致使該第一孔洞缩小形成一第二孔洞以 及;形成一阻障層於該接觸層上,致使該第二孔洞縮小形 成一第三孔洞。 接著*進行一快速退火製程,該快速退火製程包含下列 步驟.將钵溫的該半導體元件置於石英加熱腔中,該石英 加熱腔中只通入氮氣,且該氮氣流量為—第一流量;將氮 氣流量降低為一第二流量,並且快速加熱該半導體元件, 其中該半導體元件被加熱至一鬲溫,並且持續一段時間; 以及將說氣流量升高為一第三流量,並且快速降溫該半導 體元件之後,將該半導體元件#出石英加熱腔。 然後,形成一第二導電扁i真滿該第三孔洞,以及形成— 第三導電層於該第二導電層上,該第三導電層經由該第二 導電層與位於其下的第一導電層相導通,並且形成半導體 (請先閱讀背面之注$項再填寫本頁} * It I n n I ϋ n n I I n -
I 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 ,4429 3 7 ‘ A7 ______B7_______ 五、發明說明(5 ) 元件中的内連線。 其中,該半導體元件加熱之高溫介於攝氏500度至600度 之間,較佳者係介於攝氏530度至58 0度之間。該半導體元 件加熱至高溫持續的一段時間係介於15至120秒鐘。該氮氣 之第一流量以及第三流量係介於標準狀態下每分鐘1 5至4 0 公升,而該氮氣之第二流量係介於標準狀態下每分鐘2至7 ,公升。 較佳地,該第一導電層係由摻雜不純物質的部分該半導 體基材所组成,或者是一多晶秒層或一金屬導線。再者, 該接觸層較佳係由鈇所組成,而該阻障層係由氮化鈥所組 成。 藉由本發明所揭示的方法,不僅可以避免火山效應,而 且引入純氮且將快速退火製程的溫度降低,藉以避免使用 需要處理的氨氣以及避免高溫所造成的元件破壞,可以精 簡製程並且提高良率β 本發明之前述和其他目的、優點以及達成方式,根據下 列詳細說明配合圖式將更加清楚,其中: 圖式簡輩說明 圖1至7例示根據本發明一實施例之形成内連線方法的剖 面圖,其中, 圖1例示提供一半導體基材於其上形成一第一導電層; 圖2例示形成介電層於該糸—導電層上; 圖3例示形成一第一孔洞穿越該介電層; 圖4例示形成一接觸層以及一第二孔洞; 本紙張尺錢財固國家標準(CNS)A4規格 (請先閱讀背面之注意事項再填寫本頁) V/L^ I I I I i I I *llllltll - I -·1 - I -'----- 2 第一導電層 4 介電層 6 接觸層 8 阻障層 1 0第二導電層 經濟部智慧財產局員工消費合作社印製 442^3 7 丨 A7 _ ____ B7_ 一 五、發明說明(6 ) 圖5例示形成一阻障層以及一第三孔洞,並且進行—快速 退火製程; 圖6例示形成一第二導電層填滿該第三孔洞; 圖7例示形成一第三導電層以形成半導體元件中的內連 線;以及 圖8例示快速退火製程中之溫度與時間之關係。 圖式元件符號說明 1 半導體基材 3 場氧化層 5 第一孔洞 7 第二孔洞 9 第三孔洞 11第三導電層 較佳具體實例之說明 以下,參考圖式詳細說明本發明之一具體實施例。 首先,請參考圖1。在一半導體基材1上形成一第一導電 層2 15該半導體基材1係一梦晶圓片,而該第一導電層2則係 在氧化部分半導體基材1以形成用以區隔導電區域的絕緣場 氧化層3之後,植入摻雜物所形成的N型或P型導電區域。 在另一方面,該第一導電層2也可以是一多晶矽導電層或 者金屬導電層。在這種情況 >,後續步驟所形成的孔洞可 以被稱做介層洞。 、’ 圖2所示則為形成一介電層4於該第一導電層2上。該介電 層4可以是由二氧化矽、硼磷矽玻璃或其他技藝人士所熟知 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) * - - I - - ϋ ϋ-H-^J· n - ^ - I It _ I I - I - - - - - - - —1 it - - - —. - - I - I --. 經濟部智慧財產局員Η消費合作社印製 • 44293 7 - A7 B7 ______ 五、發明說明(7 ) 的介電物質所組成。其形成方式可以是習知的化學氣相沈 積法。 接著,圖3例示形成一第一孔洞5穿越該介電層4。於本實 施例的情況下,該孔洞為一般所習知的接觸洞,其大小視 製程要求而定.,其尺寸可能為0‘30微米或以下。其形成方 法為利用微影及蝕刻製程蝕刻穿透該介電層4,蝕刻終點達 到底下的第一導電層2。 請參考圖4。一接觸層6形成於如圖3所示之第一孔洞5内 部表面上,其係利用氣相沈積法將款金屬沈積在第一孔洞5 内以及介電層4的平面表面上。接觸層的厚度一般介於3〇〇 至1 200埃之間,所形成的孔洞稱為第二孔洞7 - 請參考圖5。沈積一阻障層8於該接觸層6之上,其可以利 用化學氣相沈積法或濺鍍法將氮化鈦沈積於其上而形成。 阻障層厚度一般介於400至1 200埃之間,所形成的孔洞稱 為第三孔洞9,其尺寸因為沈積接觸層6以及阻障層8之後較 ,第一及第二孔洞小。接著進行一快速退火製程,其將在下 文中詳細說明β 請參考圖6,一第二導電層10沈積填滿如圖5所示之第三 孔洞9 ’形成一插塞。最常見的插塞物質為鶴,其係利用六 氟化鎢/氫氣或六氟化鎢/>?夕甲烷/氫氣為反應氣體以低壓化 學氣相沈積法沈積而得,通還接著有—回蝕刻步驟以完 成該第二導電層1 〇所形成的、嬙▲ ^ 最後’請參考圖7。一第三導電層π形成於該第二導電層 1 0之上,一般該第三導電層u係由多晶矽或金屬等傳導物 t ^ -10 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) w - ------ 訂i I 線!'----------------------- 4 429 3 7 A7 B7 五、發明說明(8 ) 質所組成。於全面沈積該傳導物質後,經由微影圖案布置 後蝕刻部分該傳導物質以形成導線。藉此,第一導電層2得 以透過弟一導電層10與第三導電層Η相連接,並且形成半 導體元件中的内連線》 圖8進一步例示根據本發明之一具體實施例的快速退火製 程之溫度與時間關係圖·半導體元件於完成接觸層6以及阻 障層8沈積之後,於常溫下置入一石英加熱腔内,該石英加 熱腔内只通以一具有第一流量之氮氣,該第一流量係介於 標準狀態下每分鐘15至40公升。 接著,將氮氣的第一流量降低至一第二流量,並且將半 導體元件的溫度快速升高至一高溫,並且保持於該高溫持 續一段時間,較佳者歷時約1 5至1 20秒鐘。該高溫係介於攝 氏5 00度至600度之間,較佳者係介於攝氏53〇度至580度 之間,而該氮氣的第二流量係介於標準狀態下每分鐘2至7 公升。該將半導體元件由常溫快速升溫至該高溫的過程, 於不到十秒鐘内即可以達成。 傳統爐管的升溫降溫速度慢,爐管溫度與半導體元件溫 度相近’升溫速率一般為每分鐘攝氏4至5度,最高每分鐘 攝氏25度,降溫速率則是小於每分鐘攝氏5度,以防止石英 管破裂。相對而言,本發明所使用之快速退火石英加熱腔 雖同為石英,但加熱源為紅/t線燈,石英管為紅外線穿 透,半導體元件則不穿透:囱此半導體元件溫度遠高於加 熱腔,升溫速率介於每秒鐘攝氏5至200度,一般為每秒鐘 攝氏8 0度,降溫速度每秒鐘可達攝氏1 6度。 | -11 - 度適用中國國家標準(CNS)A4規格(21(M 297公釐) (請先Μ讀背面之江$項再填寫本頁) ‘k--------訂----- 經濟部智慧財產局員工消費合作社印製 線一C------------------------- 經濟部智慧財產局員工消費合作社印製 • 4429 3 7 , A7 __.____B7__ 五、發明說明(9 ) 於高溫階段,快速高溫退火使得氮化鈦阻障層8與鈦接觸 層6的原子排列結構得以重新排列;釋放沈積過程所累積的 應力,以形成較緻密堆積的薄膜;並1使得沈積過程中反 應不完全之氮化鈦反應得以形成穩定之氮化鈦膜層,此也 包括因為沈積不良而裸露之鈦層,在表面進一步形成氮化 鈦,以避免在後續製程中受氟原子的攻擊而產生氣態的鈦 氟化合物以及所導致的火山口效應。又,鈦接觸層6於高溫 下與半導體基材I反應形成矽鈦化合物,可以形成歐姆接 觸’降低阻值。由於半導體元件的高溫相較於習知退火製 程的攝氏7 0 0度為相對低溫,可以保護第一導電層2材質不 受高溫破壞。 接著,將氣氣流量升高為一第三流量,並且快速降溫該 半導體元件之後,將該半導體元件取出石英加熱腔。其中 .該氮氣的第三流量係介於標準狀態下每分鐘15至40公升, 而降溫時間則視氮氣流量以及半導體元件取出石英加熱腔 時的溫度而定,一般可歷時二十秒鐘或以上。 總結該快速退火製程,係於純然氮氣環境下進行,且半 導體元件的升溫程序則如圖8所示’階段!顯示將半導體元 件置入石英加熱腔中,階段11顯示半導體元件於髙溫中持續 一段時間,以及階段ΙΙΪ顯示半導體元件於降溫後取出石英 加熱腔β 根據本發明的貫施’不同沾蔽接觸層,搭配埃厚产的 氮化鈦阻障層,於不同的高溫下,所顯現的c p L良率結果如 下表所示(快速退火製程所使用的石英加熱腔機台為
I -12 - 本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁)
杈--------tl---------線 L -n n D n n . 4429 3 7 A7 B7 ¾ 發明說明(10 )
Anelva D106Ο ): \^高溫 5 00°C 530〇C 5 8 0〇C 接觸層厚 1 00埃 8 2.57% 8 5.4 5% 8 6.59% 200埃 8 3.78% 8 8.41% 8 5.4 1 % 400埃 8 3.00% 8 4.4 6 % 8 2.2 4 % 800埃 8 0.30% 8 3 . 1 1 % 8 2.2 9 % 其中氮氣的第二流量為標準狀態下每分鐘4公升,並jl維 持高溫之一段時間為45秒鐘。 藉由本發明所揭示之形成半導體元件的方法,不僅接觸 層得以完整保護且避免火山效應,而且藉由引入純氮且將 快速退火製程的溫度降低,可以避免使用需要廢氣處理的 氨氣以及避免高溫造成元件破壞,使製程得以精簡並且良 率得以提高。 以上,雖已例舉本發明之較佳實施例作一說明,但在不 背離本發明之猜神與範圍下,仍可作任何等效之變更.因 此’任何熟習此項技術領域人士所顯而易見之變更或修 飾,都應包含在如下所附申請專利範園之界定範圍内。 (請先閲讀背面之注i項再填寫本頁) X--------訂-----線人 經濟部智慧財產局員工消費合作社印製 -13 - 本紙張尺度適用中固國家標準(CNS)A4規x 297公釐)'
-I n I— l·— K 1 1 n I n I

Claims (1)

  1. 442 9 3 A8 B8 C8 D8 六、申請鲁利範園 經濟部智慧財產局員工消費合作社印製 種形成半導體元件中内連線之方法,包含下列步鄉. 提供一半導體基材; 形成一第一導電層於該半導體基材上; 形成一介電層於該第一導電層上; 形成一第一孔洞穿越該介電層,該第一孔洞的底部與 該第一導電層相接觸; 形成一接觸層於該介電層以及第一導電層與該第—孔 洞相抵接的表面,致使該第一孔洞縮小形成—第二孔 洞; 形成一阻障層於該接觸層上,致使該第二孔洞縮小形 成一第三孔洞; 進行一快速退火製程,該快速退火製程包含下列步 驟: 將常溫的該半導體元件置於石英加熱腔中,該石英 加熱腔中只通入氮氣,且該氮氣流量為一第一流 量; 將氮氣流量降低為一第二流量,並且快速加熱該半 導體元件,其中該半導體元件被加熱至一高溫,並 且持續一段時間;以及 將氮氣流量升高為一第三流量,並且快速降溫該半 導體元件之後,將半導體元件取出石英加熱腔; 形成一第二導電層填滿該第三孔洞;以及 形成一第三導電層於該第二導電層上,該第三導電層 經由該第二導電層與位於其下的第一導電層相導通, 14 - 私紙張尺度適用中國國家標準(CNS ) M規格(210X297公釐) --------^^-- r - (#先聞讀背面之注意事項再填寫本頁) -訂 44293 7 A8 BS C8 _ D8 六、申請專利範圍 並且形成半導體元件中的内連線。 (請先閲讀背面之注意事項再填寫本頁} 2 ·根據申請專利範圍第1項之方法,其中核半導體元件加 熱之高溫介於攝氏5〇〇度至600度之間。 3,根據申請專利範園第1項之方法’其中該半導體元件加 熱之高溫介於攝氏530度至5 80度之間。 4 .根據申請專利範園第1項之方法,其中該半導體元件加 熱至高溫持績的一段時間係介於1 5至i 2 〇秒鐘。 5 .根據申請專利範園第1項之方法’其中該氮氣之第一流 量係介於標準狀態下每分鐘15至40公升, 6 .根據申請專利範圍第1項之方法,其中該氮氣之第二流 量係介於標準狀態下每分鐘2至7公升。 7 .根據申請專利範園第1項之方法,其中該氮氣之第三流 量係介於標準狀態下每分鐘15至40公升。 8.根據申請專利範園第1項之方法,其中該第一導電層.係 由摻雜不純物質的部分該半導體基材所組成。 9 -根據申請專利範圍第1項之方法,其中該第一導電層係 —多晶砂層。 ίο.根據申請專利範園第1項之方法,其中該第一導電層係 經濟部智慧財產局員工消費合作社印製 一金屬導線。 η ·根據申請專利範園第1項之方法,其中該接觸層係由鈦 r,〆*: 所組成 1 2 .根據申請專利範圍第1項之方法,其中該阻障層係由氮 化鈥所纽成。 -15 本紙張尺度通用中國國家標準(’CNS ) A<4規格(210X297公釐)
TW89107321A 2000-04-19 2000-04-19 Method for forming interconnections in semiconductor devices TW442937B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89107321A TW442937B (en) 2000-04-19 2000-04-19 Method for forming interconnections in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89107321A TW442937B (en) 2000-04-19 2000-04-19 Method for forming interconnections in semiconductor devices

Publications (1)

Publication Number Publication Date
TW442937B true TW442937B (en) 2001-06-23

Family

ID=21659439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89107321A TW442937B (en) 2000-04-19 2000-04-19 Method for forming interconnections in semiconductor devices

Country Status (1)

Country Link
TW (1) TW442937B (zh)

Similar Documents

Publication Publication Date Title
TW452980B (en) Fabrication process of a semiconductor integrated circuit device
JP3128811B2 (ja) 半導体装置の製造方法
JP3451943B2 (ja) 半導体素子のキャパシタ形成方法
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
JPH0666289B2 (ja) Vlsi相互連結用の窒化プラズマ自己整列タングステン系
JP2002314076A (ja) 金属ゲートの形成方法
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
TW200411765A (en) Improved etch stop layer
TWI279889B (en) Method for fabricating ferroelectric random access memory device
JPH07176627A (ja) 半導体装置の製造方法
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
JP2004356610A (ja) 低い抵抗を有する半導体装置およびその製造方法
JP2004502295A (ja) 自己整合接点形成用エッチングに用いるためのシリサイドゲート積層体の形成方法
TW442937B (en) Method for forming interconnections in semiconductor devices
JPH10209278A (ja) 半導体装置およびその製造方法
JP2001160590A (ja) 配線の形成方法及び半導体装置の製造方法
TWI223393B (en) Method of filling bit line contact via
KR100555505B1 (ko) 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
JPH0917869A (ja) 半導体素子の金属配線間絶縁膜の製造方法
JPH10303144A (ja) 半導体装置のシリサイド層形成方法
TWI258205B (en) Damascene process and method for fabricating bit line for memory
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
TW200524055A (en) High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
JP2001308030A (ja) 半導体装置の製造方法
JP3660474B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent