JPH0666289B2 - Ｖｌｓｉ相互連結用の窒化プラズマ自己整列タングステン系 - Google Patents
Ｖｌｓｉ相互連結用の窒化プラズマ自己整列タングステン系Info
- Publication number
- JPH0666289B2 JPH0666289B2 JP1507094A JP50709489A JPH0666289B2 JP H0666289 B2 JPH0666289 B2 JP H0666289B2 JP 1507094 A JP1507094 A JP 1507094A JP 50709489 A JP50709489 A JP 50709489A JP H0666289 B2 JPH0666289 B2 JP H0666289B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- layer
- forming
- diffusion barrier
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010937 tungsten Substances 0.000 title claims description 29
- 229910052721 tungsten Inorganic materials 0.000 title claims description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims description 21
- 150000004767 nitrides Chemical class 0.000 title 1
- 238000000034 method Methods 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005121 nitriding Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- -1 tungsten nitride Chemical class 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000137 annealing Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の背景］ この発明は一般にシリコンコンタクトの集積回路処理に
関し、特に焼なまし手段のみ必要とし汚染のない化学気
相付着反応器中で行うことができ除去する時間も少なく
てすむ多層の、シリコンコンタクト上の低抵抗拡散バリ
アを形成するための処理に関する。
関し、特に焼なまし手段のみ必要とし汚染のない化学気
相付着反応器中で行うことができ除去する時間も少なく
てすむ多層の、シリコンコンタクト上の低抵抗拡散バリ
アを形成するための処理に関する。
集積回路処理産業では、シリコンコンタクトが低い固有
抵抗の拡散バリアを形成する利点があることが認識され
ている。これは浅い拡散を可能にし、そのうえポリシリ
コンゲートのシート抵抗の低下を可能にする。さらにア
ルミニウムスパイク、すなわち高電流および／または高
温度状態でのシリコン内へのアルミニウムコンタクトの
拡散はまた、阻止されまたは著しく減少される。
抵抗の拡散バリアを形成する利点があることが認識され
ている。これは浅い拡散を可能にし、そのうえポリシリ
コンゲートのシート抵抗の低下を可能にする。さらにア
ルミニウムスパイク、すなわち高電流および／または高
温度状態でのシリコン内へのアルミニウムコンタクトの
拡散はまた、阻止されまたは著しく減少される。
シリコンコンタクト上に拡散バリアを形成するための既
知の技術は、特に1987年９月１日のテキサス インスツ
ルメント社出願のTangなどの米国特許第4,690,730号明
細書に開示されたチタン窒化物／チタンシリサイド積層
体を形成するための技術を含む。
知の技術は、特に1987年９月１日のテキサス インスツ
ルメント社出願のTangなどの米国特許第4,690,730号明
細書に開示されたチタン窒化物／チタンシリサイド積層
体を形成するための技術を含む。
一方米国特許第4,690,730号に開示された技術は低抵抗
の拡散バリアを達成し、重要な態様は以下に示す。処理
は自己整列されず、さらに１回より多い焼なまし段階を
必要とする。さらに処理は、窒化および珪化作用をその
他の中間処理用の処理においてウエハを除去することな
しに同じ反応器中で行うことはできない。
の拡散バリアを達成し、重要な態様は以下に示す。処理
は自己整列されず、さらに１回より多い焼なまし段階を
必要とする。さらに処理は、窒化および珪化作用をその
他の中間処理用の処理においてウエハを除去することな
しに同じ反応器中で行うことはできない。
［発明の解決しようとする課題］ 本発明の目的は、反応器からウェハを途中で取出すこと
なく、集積回路の露出したシリコンおよびポリシリコン
コンタクト上にタングステンの層を自己整列的に化学気
相付着させ、さらに拡散バリアを形成する方法を提供す
ることである。
なく、集積回路の露出したシリコンおよびポリシリコン
コンタクト上にタングステンの層を自己整列的に化学気
相付着させ、さらに拡散バリアを形成する方法を提供す
ることである。
［課題解決のための手段］ この目的は本発明の拡散バリア形成方法によって達成さ
れる。本発明は、集積回路の露出したシリコンおよびポ
リシリコンコンタクト上に拡散バリアを形成する方法に
おいて、堆積反応器においてウェハの露出されたコンタ
クト領域上にタングステン層を自己整列的に化学気相付
着させ、堆積反応器中にウェハを維持したままの状態で
堆積されたタングステン層を横方向が同じ広がりであり
窒化タングステン層および珪化タングステン層の積層を
構成するように変化させるステップを含み、この窒化タ
ングステン層および珪化タングステン層の積層を構成す
るように変化させるステップは、タングステン層をプラ
ズマ窒化処理し、その処理された窒化タングスンテン層
を熱処理することを特徴としている。
れる。本発明は、集積回路の露出したシリコンおよびポ
リシリコンコンタクト上に拡散バリアを形成する方法に
おいて、堆積反応器においてウェハの露出されたコンタ
クト領域上にタングステン層を自己整列的に化学気相付
着させ、堆積反応器中にウェハを維持したままの状態で
堆積されたタングステン層を横方向が同じ広がりであり
窒化タングステン層および珪化タングステン層の積層を
構成するように変化させるステップを含み、この窒化タ
ングステン層および珪化タングステン層の積層を構成す
るように変化させるステップは、タングステン層をプラ
ズマ窒化処理し、その処理された窒化タングスンテン層
を熱処理することを特徴としている。
図面の簡単な説明 第1A図乃至第1C図は、本発明の処理を説明するのに有用
な断面図である。
な断面図である。
第２図は、本発明を実行するための典型的な処理を示す
処理のフロー図である。
処理のフロー図である。
［詳細な説明］ 以下の詳細な説明および幾つかの図において、同じ素子
は同じ参照番号で示される。
は同じ参照番号で示される。
第1A図を参照にすると、その中に形成されたソース領域
13およびドレイン領域15を有するシリコン基体11を含む
処理を受ける集積回路ウエハ10の一部分が示されてい
る。フィールド酸化領域17は、ソース領域13およびドレ
イン領域15を形成されるその他の装置（図示せず）の同
様の領域から分離する。
13およびドレイン領域15を有するシリコン基体11を含む
処理を受ける集積回路ウエハ10の一部分が示されてい
る。フィールド酸化領域17は、ソース領域13およびドレ
イン領域15を形成されるその他の装置（図示せず）の同
様の領域から分離する。
ゲート酸化層19は基体11の表面上でソース領域13とドレ
イン領域15の間に配置され、より小さい横方向寸法のポ
リシリコンゲート21がその上部に形成される。ゲート酸
化層19と横に同一空間にある酸化スペーサ23は、ポリシ
リコンゲート21を取り囲む。
イン領域15の間に配置され、より小さい横方向寸法のポ
リシリコンゲート21がその上部に形成される。ゲート酸
化層19と横に同一空間にある酸化スペーサ23は、ポリシ
リコンゲート21を取り囲む。
第1A図に示されている集積回路ウエハ10の構造は、ゲー
ト酸化物を成長し、ポリシリコンのブランケット層を堆
積し、ポリシリコンをマスクしてエッチングし、低温酸
化物を堆積し、低温酸化物を酸化物スペーサを形成する
ためにエッチングし、ソースおよびドレイン領域を注入
し、焼きなましすることを含むことができる既知の手段
に従って形成される。
ト酸化物を成長し、ポリシリコンのブランケット層を堆
積し、ポリシリコンをマスクしてエッチングし、低温酸
化物を堆積し、低温酸化物を酸化物スペーサを形成する
ためにエッチングし、ソースおよびドレイン領域を注入
し、焼きなましすることを含むことができる既知の手段
に従って形成される。
第1B図および本発明を実行するための典型的な処理を示
す第２図を参照にすると、第1A図に示されている集積回
路ウエハは例えばフッ化水素（HF）溶液内で清浄され、
ソースおよびドレイン領域13,15の露出された表面およ
びポリシリコンゲート21上のタングステン層25の化学気
相付着用の冷却した壁の低圧力化学気相付着反応器中に
配置される。特にタングステンは、以下の状況下で六弗
化タングステン（WF6）ガス、シラン（SiH4）および水
素（H2）を導入することによって化学気相付着される。
す第２図を参照にすると、第1A図に示されている集積回
路ウエハは例えばフッ化水素（HF）溶液内で清浄され、
ソースおよびドレイン領域13,15の露出された表面およ
びポリシリコンゲート21上のタングステン層25の化学気
相付着用の冷却した壁の低圧力化学気相付着反応器中に
配置される。特にタングステンは、以下の状況下で六弗
化タングステン（WF6）ガス、シラン（SiH4）および水
素（H2）を導入することによって化学気相付着される。
WF6:25sccm SiH4:6sccm H2:100sccmm 圧力:200乃至500mTorr 温度:250乃至350℃ 時間:20乃至60秒 ここでsccmは、１分ごとの標準の立方センチメータを表
す。
す。
利用される時間の値は所望される厚さに依存し、前記パ
ラメータを有する約20秒の処理時間で約500オングスト
ロームの厚さが得られる。
ラメータを有する約20秒の処理時間で約500オングスト
ロームの厚さが得られる。
前記タングステンの化学気相付着は自己整列され、タン
グステンが選択的にシリコンおよびポリシリコン上に付
着されるが酸化物上には堆積されないのでマスクは必要
としない。実質的にシリコンが（シリコン消耗と呼ばれ
る）垂直方向または（横の侵入と呼ばれる）横方向にお
いて減少されず、それは気相付着処理において利用する
シランの結果となるよう信じられている。
グステンが選択的にシリコンおよびポリシリコン上に付
着されるが酸化物上には堆積されないのでマスクは必要
としない。実質的にシリコンが（シリコン消耗と呼ばれ
る）垂直方向または（横の侵入と呼ばれる）横方向にお
いて減少されず、それは気相付着処理において利用する
シランの結果となるよう信じられている。
第1C図を参照にすると、堆積されたタングステン層25
は、タングステン層25の化学気相付着用に利用される同
じ反応器において堆積された窒化タングステン層25aお
よび珪化タングステン層25bに変形される。
は、タングステン層25の化学気相付着用に利用される同
じ反応器において堆積された窒化タングステン層25aお
よび珪化タングステン層25bに変形される。
第２図を参照にすると、必要なタングステンの堆積時間
が経過した後、反応器室内へのガスの流入は止められ、
同時に（１）反応器室は排気され、（２）第２図の一番
下の曲線によって表されるように、放射ヒータは室内の
温度を上げるように制御される。反応器の圧力が例えば
排気の開始後約10秒で約20ミリトルに達するとき、窒素
（N2）は約50乃至100sccmの割合で導入され、一方放射
ヒータは温度を上げるように連続して作動する。排気の
開始後約20秒で、約200ミリトルの室圧及び約675℃の温
度で25乃至200ワットの高周波電力を与えられたウエハ1
0は窒化処理のためにプラズマに晒される。約675℃以上
の上昇された温度はまた、珪化タングステン層25bのた
めに珪化タングステンの形成を生じる。プラズマは、温
度が約750℃に保たれている間約１乃至３分間発生され
る。高周波電力がオフされた後、温度は付加的な焼きな
まし時間期間中約750℃に維持され、珪化タングステン
層25bの形成を継続し完全なものにする。
が経過した後、反応器室内へのガスの流入は止められ、
同時に（１）反応器室は排気され、（２）第２図の一番
下の曲線によって表されるように、放射ヒータは室内の
温度を上げるように制御される。反応器の圧力が例えば
排気の開始後約10秒で約20ミリトルに達するとき、窒素
（N2）は約50乃至100sccmの割合で導入され、一方放射
ヒータは温度を上げるように連続して作動する。排気の
開始後約20秒で、約200ミリトルの室圧及び約675℃の温
度で25乃至200ワットの高周波電力を与えられたウエハ1
0は窒化処理のためにプラズマに晒される。約675℃以上
の上昇された温度はまた、珪化タングステン層25bのた
めに珪化タングステンの形成を生じる。プラズマは、温
度が約750℃に保たれている間約１乃至３分間発生され
る。高周波電力がオフされた後、温度は付加的な焼きな
まし時間期間中約750℃に維持され、珪化タングステン
層25bの形成を継続し完全なものにする。
付加的な焼きなまし時間は、利用される温度と共にタン
グステン層25の厚さに依存するであろう。より厚いタン
グステン層は、より低い温度の使用につれてより多くの
時間を必要とする。典型的に、プラズマ窒化処理の開始
から焼きなまし処理の最後までの時間周期は１乃至５分
の範囲である。
グステン層25の厚さに依存するであろう。より厚いタン
グステン層は、より低い温度の使用につれてより多くの
時間を必要とする。典型的に、プラズマ窒化処理の開始
から焼きなまし処理の最後までの時間周期は１乃至５分
の範囲である。
その代わり、プラズマ窒化処理の後の継続した焼きなま
しは、急速に動作温度を上げることができる急速な焼き
なまし装置中で行なわれることもできる。例えば焼きな
ましは、約1000乃至1200℃まで温度を上昇するための時
間を含んで約30秒の時間で達成され得る。
しは、急速に動作温度を上げることができる急速な焼き
なまし装置中で行なわれることもできる。例えば焼きな
ましは、約1000乃至1200℃まで温度を上昇するための時
間を含んで約30秒の時間で達成され得る。
さらに別に、集積回路ウエハ10はプラズマ窒化処理の後
反応器から取り除かれ、その後珪化タングステン層25b
の形成を完全にするために、約900℃まで温度を上昇す
る時間を含んで約30分間炉の中に置かれる。炉内の温度
を上昇するために必要な時間が反応器または急速な焼き
なまし装置よりも典型的に長いので、より長い時間が必
要とされる。
反応器から取り除かれ、その後珪化タングステン層25b
の形成を完全にするために、約900℃まで温度を上昇す
る時間を含んで約30分間炉の中に置かれる。炉内の温度
を上昇するために必要な時間が反応器または急速な焼き
なまし装置よりも典型的に長いので、より長い時間が必
要とされる。
窒化処理用の窒素ガスの導入に先立って、反応器室がア
ルゴンによって満たされ洗い流されることは注意すべき
であるが、そのような付加段階は処理時間を増加させる
であろう。またプラズマ窒化処理用に必要とされる時間
は、窒化タングステン層の所望の厚さに依存する。しか
しながら、プラズマが５分より多く発生されとしてもそ
の厚さは約500オングストロームより大きくならない。
ルゴンによって満たされ洗い流されることは注意すべき
であるが、そのような付加段階は処理時間を増加させる
であろう。またプラズマ窒化処理用に必要とされる時間
は、窒化タングステン層の所望の厚さに依存する。しか
しながら、プラズマが５分より多く発生されとしてもそ
の厚さは約500オングストロームより大きくならない。
生じた窒化タングステン層25aは、アルミニウム金属化
に良好な適合性を与え固有抵抗を減少し、アルミニウム
スパイクおよびシリコン拡散に対して良好なバリアを与
える。窒化タングステン層はさらに、２珪化タングステ
ンおよびその後の焼きなまし処理の間に残るタングステ
ンの酸化を阻止するためのバリアとして機能する。
に良好な適合性を与え固有抵抗を減少し、アルミニウム
スパイクおよびシリコン拡散に対して良好なバリアを与
える。窒化タングステン層はさらに、２珪化タングステ
ンおよびその後の焼きなまし処理の間に残るタングステ
ンの酸化を阻止するためのバリアとして機能する。
珪化タングステン層25bは低接触抵抗を与え、さらに十
分に焼きなましされたとき前述の処理により珪化タング
ステンが平均WSix＝2.3で形成されるのでシリコンと安
定な境界面を設ける。
分に焼きなましされたとき前述の処理により珪化タング
ステンが平均WSix＝2.3で形成されるのでシリコンと安
定な境界面を設ける。
以上は、シリコンおよびポリシリコンコンタクト上に拡
散バリアを自己整列された処理の説明であり、そのよう
な反応器からの処理において集積回路ウエハを除去する
ことなしにそのような処理は化学気相付着反応器として
有益に実現される。説明された処理は既知の技術の複雑
性を有効に回避し、良好な導電性および阻止特性を有す
る拡散バリアを提供する。
散バリアを自己整列された処理の説明であり、そのよう
な反応器からの処理において集積回路ウエハを除去する
ことなしにそのような処理は化学気相付着反応器として
有益に実現される。説明された処理は既知の技術の複雑
性を有効に回避し、良好な導電性および阻止特性を有す
る拡散バリアを提供する。
以上は本発明の特別な実施例の詳細な説明であるけれど
も、添付の特許請求の範囲によって限定される本発明の
技術的範囲を逸脱することなしに各種の修正および変更
は当業者によって成されることができる。
も、添付の特許請求の範囲によって限定される本発明の
技術的範囲を逸脱することなしに各種の修正および変更
は当業者によって成されることができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チン，マウ―ロング アメリカ合衆国 カリフオルニア州 92646 ハンテイングトン・ビーチ，ホー ムステツド・レーン 19172 (56)参考文献 特開 昭63−193522（ＪＰ，Ａ) 特開 昭61−142739（ＪＰ，Ａ) 特開 昭62−283625（ＪＰ，Ａ) 特開 昭61−250172（ＪＰ，Ａ)
Claims (4)
- 【請求項１】集積回路の露出したシリコンおよびポリシ
リコンコンタクト上に拡散バリアを形成する方法におい
て、 堆積反応器においてウェハの露出されたコンタクト領域
上にタングステン層を自己整列的に化学気相付着させ、 堆積反応器中にウェハを維持したままの状態で堆積され
たタングステン層を横方向が同じ広がりである窒化タン
グステン層および珪化タングステン層の積層を構成する
ように変化させる段階を含み、 この窒化タングステン層および珪化タングステン層の積
層を構成するように変化させる段階は、 タングステン層をプラズマ窒化処理し、 その処理された窒化タングステン層を熱処理することを
特徴とするコンタクト上の拡散バリア形成方法。 - 【請求項２】タングステンを化学気相付着させる段階
が、シラン、水素および六弗化タングステンを含む混合
ガスを供給する段階を含んでいる請求項１記載のコンタ
クト上の拡散バリア形成方法。 - 【請求項３】タングステンを化学気相付着させる段階
が、250℃乃至450℃の範囲の温度で実施される請求項２
記載のコンタクト上の拡散バリア形成方法。 - 【請求項４】加熱処理段階が600℃以上に加熱する段階
を含んでいる請求項１記載のコンタクト上の拡散バリア
形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US213,861 | 1988-06-30 | ||
| US07/213,861 US4847111A (en) | 1988-06-30 | 1988-06-30 | Plasma-nitridated self-aligned tungsten system for VLSI interconnections |
| PCT/US1989/001068 WO1990000311A1 (en) | 1988-06-30 | 1989-03-17 | Plasma-nitridated self-aligned tungsten system for vlsi interconnections |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505802A JPH03505802A (ja) | 1991-12-12 |
| JPH0666289B2 true JPH0666289B2 (ja) | 1994-08-24 |
Family
ID=22796800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1507094A Expired - Lifetime JPH0666289B2 (ja) | 1988-06-30 | 1989-03-17 | Ｖｌｓｉ相互連結用の窒化プラズマ自己整列タングステン系 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4847111A (ja) |
| EP (1) | EP0393162A1 (ja) |
| JP (1) | JPH0666289B2 (ja) |
| WO (1) | WO1990000311A1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2636472B1 (fr) * | 1988-09-09 | 1990-11-30 | France Etat | Procede de formation autoalignee de siliciure de tungstene |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| KR930002673B1 (ko) * | 1990-07-05 | 1993-04-07 | 삼성전자 주식회사 | 고융점금속 성장방법 |
| US5077236A (en) * | 1990-07-02 | 1991-12-31 | Samsung Electronics Co., Ltd. | Method of making a pattern of tungsten interconnection |
| FR2670605B1 (fr) * | 1990-12-13 | 1993-04-09 | France Etat | Procede de realisation d'une barriere de diffusion electriquement conductrice a l'interface metal/silicium d'un transistor mos et transistor correspondant. |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| JPH05243178A (ja) * | 1991-10-03 | 1993-09-21 | Hewlett Packard Co <Hp> | 半導体集積回路用相互接続体形成方法 |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5314843A (en) * | 1992-03-27 | 1994-05-24 | Micron Technology, Inc. | Integrated circuit polishing method |
| JPH07245293A (ja) * | 1994-03-04 | 1995-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| DE69517158T2 (de) * | 1994-11-30 | 2001-01-25 | Micron Technology, Inc. | Verfahren zum auftragen von wolframnitrid unter verwendung eines silicium enthaltenden gases |
| US5733816A (en) * | 1995-12-13 | 1998-03-31 | Micron Technology, Inc. | Method for depositing a tungsten layer on silicon |
| US5633200A (en) * | 1996-05-24 | 1997-05-27 | Micron Technology, Inc. | Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer |
| US6204171B1 (en) | 1996-05-24 | 2001-03-20 | Micron Technology, Inc. | Process for forming a film composed of a nitride of a diffusion barrier material |
| US6429120B1 (en) * | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| EP0841690B1 (en) * | 1996-11-12 | 2006-03-01 | Samsung Electronics Co., Ltd. | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method |
| US6153519A (en) | 1997-03-31 | 2000-11-28 | Motorola, Inc. | Method of forming a barrier layer |
| US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
| US6084279A (en) * | 1997-03-31 | 2000-07-04 | Motorola Inc. | Semiconductor device having a metal containing layer overlying a gate dielectric |
| US6872429B1 (en) * | 1997-06-30 | 2005-03-29 | Applied Materials, Inc. | Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber |
| US5962904A (en) * | 1997-09-16 | 1999-10-05 | Micron Technology, Inc. | Gate electrode stack with diffusion barrier |
| JPH11195621A (ja) * | 1997-11-05 | 1999-07-21 | Tokyo Electron Ltd | バリアメタル、その形成方法、ゲート電極及びその形成方法 |
| US6641867B1 (en) * | 1998-03-31 | 2003-11-04 | Texas Instruments Incorporated | Methods for chemical vapor deposition of tungsten on silicon or dielectric |
| US6218288B1 (en) | 1998-05-11 | 2001-04-17 | Micron Technology, Inc. | Multiple step methods for forming conformal layers |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| KR100433509B1 (ko) | 1998-08-21 | 2004-05-31 | 미크론 테크놀로지,인코포레이티드 | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법 |
| US6780758B1 (en) * | 1998-09-03 | 2004-08-24 | Micron Technology, Inc. | Method of establishing electrical contact between a semiconductor substrate and a semiconductor device |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6423629B1 (en) | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6674167B1 (en) * | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| US20030008243A1 (en) * | 2001-07-09 | 2003-01-09 | Micron Technology, Inc. | Copper electroless deposition technology for ULSI metalization |
| US6831292B2 (en) | 2001-09-21 | 2004-12-14 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
| JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
| US7220665B2 (en) | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| WO2006019603A2 (en) * | 2004-07-30 | 2006-02-23 | Applied Materials, Inc. | Thin tungsten silicide layer deposition and gate metal integration |
| JP4447438B2 (ja) * | 2004-11-29 | 2010-04-07 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007165480A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4657628A (en) * | 1985-05-01 | 1987-04-14 | Texas Instruments Incorporated | Process for patterning local interconnects |
| US4676866A (en) * | 1985-05-01 | 1987-06-30 | Texas Instruments Incorporated | Process to increase tin thickness |
| DE3788485T2 (de) * | 1986-09-30 | 1994-06-09 | Philips Nv | Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff. |
-
1988
- 1988-06-30 US US07/213,861 patent/US4847111A/en not_active Expired - Lifetime
-
1989
- 1989-03-17 EP EP19890907397 patent/EP0393162A1/en not_active Withdrawn
- 1989-03-17 JP JP1507094A patent/JPH0666289B2/ja not_active Expired - Lifetime
- 1989-03-17 WO PCT/US1989/001068 patent/WO1990000311A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US4847111A (en) | 1989-07-11 |
| EP0393162A1 (en) | 1990-10-24 |
| JPH03505802A (ja) | 1991-12-12 |
| WO1990000311A1 (en) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666289B2 (ja) | Ｖｌｓｉ相互連結用の窒化プラズマ自己整列タングステン系 | |
| US5393685A (en) | Peeling free metal silicide films using rapid thermal anneal | |
| US6037263A (en) | Plasma enhanced CVD deposition of tungsten and tungsten compounds | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JP2692554B2 (ja) | 半導体装置の製造方法 | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| JPH11233451A (ja) | 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス | |
| US20020168851A1 (en) | Method of forming silicidation blocking layer | |
| US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| JPH0878361A (ja) | 半導体装置の製造方法 | |
| US6121138A (en) | Collimated deposition of titanium onto a substantially vertical nitride spacer sidewall to prevent silicide bridging | |
| KR19990022508A (ko) | 실리사이드를 형성하는 방법 | |
| TW548729B (en) | Selective metal oxide removal | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| US7166525B2 (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
| KR100215528B1 (ko) | 살리사이드 구조 반도체장치의 제조방법 | |
| US6156649A (en) | Method of forming uniform sheet resistivity salicide | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JP2833530B2 (ja) | 半導体装置の製造方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| JP3420743B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11195619A (ja) | 半導体装置の製造方法 | |
| KR100541705B1 (ko) | 반도체소자의 제조방법 |