TW439142B - Etching apparatus, etching method and manufacturing method of a semiconductor device - Google Patents

Etching apparatus, etching method and manufacturing method of a semiconductor device Download PDF

Info

Publication number
TW439142B
TW439142B TW088100012A TW88100012A TW439142B TW 439142 B TW439142 B TW 439142B TW 088100012 A TW088100012 A TW 088100012A TW 88100012 A TW88100012 A TW 88100012A TW 439142 B TW439142 B TW 439142B
Authority
TW
Taiwan
Prior art keywords
gas
etching
processing
voltage
frequency
Prior art date
Application number
TW088100012A
Other languages
English (en)
Inventor
Hirotoshi Ise
Takayuki Ikushima
Minoru Hanazaki
Nobuhiro Nishizaki
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Eng filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW439142B publication Critical patent/TW439142B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

發明說明（1) 發明之詳細說明 發明所屬之技術領域 本發明係關於蚀刻處理裝置及餘刻處理方法。進而詳言 之’係關於脈衝調變使產生電漿進行蝕刻的電漿蝕刻處理 裝置及電漿蝕刻處理方法。此外係關於使用該裝置及方法 之半導體裴置的製造方法以及半導體裝置。 先行技術 近年來，伴隨著半導體元件等的集積度增加，藉由圖案 ^細化之高密度化有著急速的發展。特別是在DRAM、ASIC 等技術領域’被要求做出半微米以下的垂直加工形狀，所 以有必要尋求可對應高精度的蝕刻技術，作為其解決手段 之—’有著乾蝕科技術被廣泛使用。 圖14係顯示從前的藉由施加叮（收音機頻率：Radi〇
Frequency)偏壓之飯刻裝置的構成之圖。此為使用評偏 壓的乾蝕刻技術的最具有代表性之一例。於圖14，丨係供 :持真空的反應容器’藉由真空排氣口2、真空壓力顯示 Ϊ 二壓力設定間4b進行反應容器1的壓力控制。4a係 流量控制器，蝕刻氣體，進行例如c丨 二 制，由氣體導入口 5導入反應容器,/作以= 量控 半導體基板，被保持於形成電容器的1破钱刻式枓6的 向電極7，被捲螬於仳、隹"啼诚, 十對向電極7 ’此對 门电桠丨被接續於供進仃電漿阻抗控制的整人器 (matching b〇X)10以及高頻電源8。由高 ^ 波狀的電壓。 員電源8供應正弦 在這樣的蝕刻裝置 由被產生的電 装所供給的電子與離
、發明說明（2) " ~ ~ --- 7子的的Λ目相比多出了數十倍的緣故’所以形成電容的電極 料側被蓄積負的電荷。由於此電容電荷的緣故，如 園5所示偏負的電壓出現於被蝕刻試料6之半導體基板 其，於此負電壓使得蚀刻粒子之正離子被加速射入半導 土板’而藉此使得向異性形狀的蝕刻成為可能q如曰本 專利特開平6_61182號、特開平8_24 1 885號、特開平 8，2 0 8 8 〇號等公報所示，將使用脈衝波形的電壓作為偏壓 的乾麵刻處理方法已經被提案過。 +在藉由施加使用脈衝波形的偏壓電壓之蝕刻處理方法， f由被餘刻膜之試料膜的蝕刻速度’對於遮罩被蝕刻膜的 ^阻训膜的蝕刻速度之比，也就是藉由（試料膜蝕刻速度 )/(遮罩被蝕刻膜的光阻劑膜的蝕刻速度）之對光阻劑 ，擇比使得高選擇比的蝕刻成為可能使得微細加工範圍提 高。但是’因為對於被蝕刻試料膜的離子入射減少的緣 故，，成為遮罩的例如光阻劑與蝕刻氣體所形成的反應產物 也減少，被蝕刻試料膜，例如金屬配線蝕刻時的侧壁保護 膜也減少。藉此’在金屬配線由於侧面蝕刻/配線側壁侵 姓等使得不易獲得良好的加工形狀。 此外，亦如特開平9 -2 6 0 3 5 9號公報所示的，蝕刻處理氣 體使用Cl2，沈積型氣體使用CHp3，使用脈衝波形之蝕刻處 理方法亦已被提出。但是CHF3與cr等離子所產生的反應性 產物之過剩的堆積物，伴隨蝕刻處理的蝕刻殘渣、配線短 路、被#刻膜的圖案間隔疏密差等形狀上的差異’在近年 來的微細加工钱刻處理’對於被蝕刻膜有產生加工失敗而
五、發明說明（3) - 無法使用的問題。 發明所欲解決之課題 本發明’係為了解決上述課題而完成者》目的在於提供 利用將高頻施加電壓予以脈衝波形調變的蝕刻處理裝置及 處理方法’使用例如、BC13氣體作為處理氣體，使用沈 積型氣體例如CHF3作為形成側壁保護膜的助劑，可以達成 對光阻劑之高選擇比蝕刻，而且不會有由於反應性產物的 雄積所導致的異物影響，進而，沒有R丨G_ 1 ag (被蝕刻膜 中產生於疏密圖案之間的蝕刻速度差），可以得到良好的 垂直钱刻形狀的蝕刻處理裝置以及處理方法。 供解決課題之手段 相關於本發明申請專利範圍第1項的蝕刻處理裝置，其 特徵為具備：處理容器，及相對方向地被配置於此處理用 容器的内部保持被蝕刻材料的1對電極，及對上述處理容 器導入在包含氣氣與氣化硼氣體的主蝕刻處理氣體内添加 包含了碳、氳、氟系的沈積型氣體之餘刻處理氣體的導入 裝置’及從上述處理容器排出蝕刻處理氣體的排氣裝置， 及對上述1對電極施加脈衝波形調變的高頻電壓使電漿產 生於上述1對電極之間的電壓施加裝置；藉由上述電漿蝕 刻上述被蝕刻試料。 此外’相關於本發明申請專利範圍第2項的蝕刻處理裝 置’其特徵為上述電壓施加裝置，係把對上述1對電極施 加高頻電壓的脈衝調變頻率設定為1 Hz〜5OKHz的範圍内。 此外，相關於本發明申請專利範圍第3項的蝕刻處理裝
D:\2D-CODE\88-04\88100012. ptd 第7頁 AS 91 五、發明說明（4) 置，其特徵為 衝調變而施加 内。 此外’相關 置’其特徵為 衝調變而施加 第1指定電壓 第2指定電壓 此外，相關 法’其特徵為 主蝕刻處理氣 之蝕刻處理氣 而配置的被蝕 電壓，使在上 料予以蝕刻。 此外，相關 法，其特徵為 氣體 此外，相關 法，其特徵為 的流量比在1 % 此外，相關 法，其特徵為 13.3Pa (5mTo 上述電壓施加裝置，係把對上述1對電極脈 的高頻電壓的負荷比設定為20%〜75%的範圍 於本發明申請專利範圍第4項的蝕刻處理裝 上述電壓施加裝置，係把對上述1對電極脈 的高頻電壓’於停止放電時設定為〇v以上的 ’於放電時設定為較上述第1指定電壓更高的 〇 於本發明申請專利範圍第5項的蝕刻處理方 對處理容器導入在包含氣氣與氯化硼氣體的 體内添加包含了碳、氫、氟系的沈積型氣體 體’對保持相對方向於上述處理容器的内部 刻試料的1對電極施加脈衝波形調變的高頻 述1對電極之間產生電漿，將上述被蝕刻試 於本發明申請專利範圍第6項的蝕刻處理方 作為上述沈積型氣體，係添加chf3氣體或cf4 於本發明申請專利範圍第7項的蝕刻處理方 上述沈積型氣體的添加量，係對於上述氣氣 〜45%的範圍以内。 於本發明申請專利範圍第8項的蝕刻處理方 進行上述蝕刻的處理壓力係〇 665Pa〜 rr〜l〇〇mTorr )的範圍内。
D:\2D-CODE\88-04\88100012.ptd 4 3 3 7 4 五、發明說明（5) 此外’相關 法，其特徵為 的高頻電壓是 此外，相關 法，其特徵為 的高頻電壓是 此外，相關 法，其特徵為 的高頻電壓， 壓，在放電時 此外，相關 的製造方法， 以上述任一餘 此外，相關 置，其特徵為 發明之實施型 第1實施型態 於本發明申請專利範圍第9項的蝕刻處理方 在上述脈衝波形調變，施加於上述丨對電極 在調變頻率1Hz〜5 0KHZ的範圍内開關的。 於本發明申請專利範圍第1〇項的蝕刻處理方 在上述脈衝波形調變，施加於上述丨對電極 在負荷比2 0 %〜7 5 %的範圍内開關的。 於本發明申請專利範圍第11項的蝕刻處理方 在上述脈衝波形調變，施加於上述1對電極 在停止放電時設定為OV以上的第1指定電 設定為較第1指定電壓更高的第2指定電壓。 於本發明申請專利範圍第12項的半導體裝置 其特徵為：包含將半導體基板的被蚀刻層， 刻處理方法進行蝕刻處理的工程。 於本發明申請專利範圍第6項的半導體裝 :係藉由上述的製造方法所製造者。 態 圖1係顯示根據本發明的第1實施型態之施加脈衝波形的 電壓的敍刻處理裝置的構成之圖。於圖1，1係内部具有保 持真空的反應處理室的反應容器（處理容器），2係其真 空排氣口，3係顯示反應容器1内的真空度的真空壓力顯示 器，4a係控制導入氣體的流量的流量控制器，4b係真空壓 力設定閥’5係將處理氣體導入反應處理室的氣體孔，6係 被敍刻試料，7係供產生電漿的上下電極，8係供對上下電
D:\2D-CODE\88-04\88100012.ptd
五、發明說明（6) ' ------ 靶加脈衝5周變電壓之用的岗頻電源，9係進行根據脈衝 之放電週期以及施加電壓的控制的發振器，1〇係進行 電漿阻抗控制的整合器，U係3對螺線線圈（s〇ien〇id coil) 在產生電敷時，藉由磁場控制電毁密度。 把二量控制器4所設定的處理氣體A及8藉由氣體孔5導入 反應容器1。在此實施型態，導入處理氣體人^，處理 氣體B之BC13。 反應容器1内的反應處理室的壓力控制，係藉由流量控 制器4a、真空壓力設定閥4b，真空壓力顯示器3，真空排 氣口 2而進行的。 上下電極7，透過被蝕刻試料6由高頻電源8被供給電 壓’形成電容器。發振器9被接續於高頻電源8 ( RF電力供 給電源），RF電力從高頻電源8透過整合器1 〇被供給至上 下電極7。 又’藉由含有流量控制器4a的氣體導入管構成氣體導入 裝置’藉由包含真空壓力設定閥4b的排氣管構成氣體排氣 裝置。此外，藉由高頻電源8、發振器9、整合器1〇構成電 壓施加裝置。 藉由如此的蝕刻裝置，被脈衝調變的高頻電壓從高頻電 源被施加至上下電極7，在上下電極間產生電漿。接著， 將電漿所產生的離子，導引至半導體晶圓等被蝕刻試料6 的表面，藉由化學反應及喷錢來#刻被姓刻試料6。 圖2係藉由脈衝波形施加電壓，而產生於被蝕刻試料6之 半導體基板的基板偏壓之一例。因為放電開關（0N/0FF)是
D；\2D-CODE\88-04\88100012. ptd 第10頁 五、發明說明（7) 斷續實行的緣故，放電關（OFF)時，荷電粒子之陽離子的 能量減少，例如僅以C1的自由基成份進行蝕刻。此時，由 被蝕刻試料6之例如鋁配線以及光阻劑層等所導致的反應 產物會減少》 圖3係顯示根據脈衝波形施加電壓之脈衝調變之一例。 2 1係放電開（ON)狀態，2 2係放電關（OFF )狀態。圖4係顯示 根據脈衝波形之施加電壓的脈衝調變之另一例。如圖4所 示，放電關狀態22在0V以上，放電開狀態21在比此更高的 電壓的場合，作為脈衝波形也可以得到同樣的效果。 圖5係顯示根據脈衝波形進行電壓施加的蝕刻處理方法 之脈衝調變的一例。使用負荷比（du t y - r a t i 〇)來表示脈衝 放電的週期。負荷比，是放電時間對於放電時間與停止時 間全體的比例關係，也就是表示放電時間放電時間+ 停止時間）。例如，脈衝頻率為UHz以75 %的負荷比脈衝 放電的場合，係0.75msec的放電與〇 25[1156(：的停止放電之 反復進行的放電狀態。 圖6係顯示使用圖1的勒的丨步壯φ w〜棘刻處理裝置，於施加脈衝波形之 電壓的蝕刻處理方法，隨荃备尸仏认掛/ 1 ^ y 艺叱者負何比的變化而改變蝕刻處理 1頃向之一例。 將脈衝波形的頻率固定认p U 時，使負荷比從m變化至=ζ。蝕刻試料為紹配線 f M (OFF) ^ ^ 使負何比減少的話’放 入，例如Π離子等咸刻Λ料之晶圓的離子射 減少。但是於放電關的時;;阻劑層的化學反應也 寻間紹配線藉由例如C1自由基蝕
五、發明說明（8) 刻。藉由此化學反應，可以進行對光阻劑層具有高選擇比 的蝕刻。此處，對光阻劑層的選擇比，是光阻劑層蝕刻速 度對於鋁配線蝕刻速度之比，也就是，意味著鋁配線蝕刻 速度/光阻劑層姓刻速度。如圊6所示，負荷比2〇沉至75% 的範圍内對光阻劑層的選擇比顯著提高。 又，在本實施塑態雖然將脈衝波形的電壓施加的脈衝調 變頻率固定於最佳頻率之IKHz，但是至少在1HZ至50KHz的 範圍内’此外負荷比至少在2〇%至75%的範圍内，可以得到 與上述同樣的效果。 圖7，係使用圖丨的蝕刻處理裝置，進行根據脈衝波形的 電壓施加的場合，隨著脈衝頻率之蝕刻處理傾向的變化之 一例。在此場合，脈衝調變固定於負荷比5〇%。此外，使 用被触刻試料係鋁+銅膜等被蝕刻膜，在製造金屬配線開 口率在60%以下，在晶圓面内光阻劑層的佔有面積較多， 且金屬配線的最小緻密圖案部的孔深/孔徑比（钱刻的深 度/配線開口寬度）至少在〇. 5至25. 〇的範圍内之DRAM或 AS I C等半導體的晶圓。此外，處理氣體使用c丨2氣體： 80sccm ’BC13氣體：20sccm來進行勉刻。 頻率從1 Ηz至1 0KHz的範圍内，鋁蝕刻速度與光阻劑層蝕 刻速度之比’也就是’鋁蝕刻速度/光阻劑層蝕刻速度之 對光阻劑選擇比顯著提升。 又’於本實施型態脈衝波形的最佳調變負荷比為5〇%， 但是如果負荷比在20%〜75%的範圍内的話，頻率在1 Hz〜 50KHz的範圍也可以得到與上述相同的效果。
D:\2D-CODE\88-04\88100012. ptd 第12頁 五、發明說明（9) ""~一^一'' 圖8係使用圏丨的蝕刻處理裝置，施加脈衝波形之電壓的 蝕刻處理方法，對於負荷比的變化，顯示出根據蝕刻處理 之光阻劑殘留膜量，與被蝕刻膜所形成的配線内疏密間隔 差之蝕=切削量的差（RIE-lag量）的變化傾向之一例。 在此％ s ’作為被银刻試料’使用的是紹+銅膜等之被 蝕刻，，金屬配線開口率為6 0 %以上，光阻劑膜的佔有面 ，在曰曰y圓面内較少，而且金屬配線的最小緻密圖案部的孔 /孔位比（餘刻深度/配線開口寬度）至少由〇. 5起直 到25.0的範圍内之供製造等的半導體的晶圓。 此外，處理氣體使用^2氣體：8〇sccm ,bc13氣體： jSCCD1來進行蝕刻。此外’脈衝波調變：在頻率IKHz，負 有比係由100%調變至50%為止。 # ί時，被形成於被蝕刻膜的配線内疏密間隔差隨著C I-=離子的反應4度以卩電聚密度Μ而產纟触刻速度差。 將此作為疏密圖案間的蝕刻切削量差（κίΕ—丨“量）。 ^8的蝕刻切削量差’記載著由疏鬆圖案的蝕 =案㈣刻量之後的值。（RIE_Ug量在。埃⑷= 爪鬆，、緻密圖案之間的蝕刻速度視為沒有差別）。 於圖8，隨著負荷比的減少，電力_時間比率跟 少。因為藉此使得〇-等的離子的被姓刻膜的拉入量，我 CHC1系、CC1系的反應減少而光阻劑殘膜則增加。但^ 行著藉由Π系自由基之蝕刻。藉此 擇疋： 行蝕刻。 门7^ | y選擇比進 但是eh氣體單體因為在電力關（〇FF)時藉由π系自 田基
t 4391 在 2 五、發明說明（ίο) 進行對被蝕刻膜的側面蝕刻以及側壁侵蝕等的抑制並不充 分的緣故，所以有必要藉由導入BC13氣體濺鍍光阻劑膜形 成CHC 1、CC1系的側壁保護膜，抑制側壁蝕刻或側壁侵 姓。 為了抑制側壁蝕刻以及側壁侵蝕而導入BC13形成CHC1、 CC 1系的側壁保護膜，與高光阻劑選擇比係折衷選擇 (trade-off)的狀態。處理氣體為Cl2、BC13，而且進行脈 衝調變的蝕刻處理時，RIE-lag量不會降低。 圖9係使用圖1的蝕刻裝置，於施加脈衝波形的電壓之餘 刻處理方法，被#刻膜的開口率在6 0 %以下的場合的餘刻 形狀之圖。 在此場合，使用被蝕刻試料係鋁+銅膜等被蝕刻膜，在 製造金屬配線開口率在6 0 %以下，在晶圓面内光阻劑層的 佔有面積較多，且金屬配線的最小緻密圖案部的孔深/孔 徑比（蝕刻的深度/配線開口寬度）至少在〇. 5至2 5. 0的範 圍内之DRAM或ASIC羊半導體的晶圓。此外，處理氣體使用
Cl2 氣體：80sccm，BC13 氣體：20scctn，處理壓力為i.33Pa 〜13_3Pa(10mTorr〜lOOmTorr)的範圍内，脈衝調變的條 件為頻率1 Κ Η z，負荷比為5 0 %來進行蝕刻。 於圖9，31係光阻劑膜，3 2係反射防止膜（a R C )，3 3係 被姓刻膜之紹+銅的合金配線，3 4係鈦+欽合金，3 5係 TE0S絕緣膜，36係31以及32、33、34所產生的反應性產物 所形成的側壁保護膜。 如圖9所示’藉由前述相同的效果，對光阻劑選擇比顯
D:\2D-CODE\88-04\88100012. ptd 第Μ頁 4391 42 五、發明說明（11) 著提升。 又，本實施型態的蝕刻處理方式是採用磁控管 (magnetron)RIE方式，但是並不以此為限，當然也可以應 用於使用其他方式的高頻電波的蝕刻處理裝置以及蝕刻處 理方式。 此外，本實施型態所使用的脈衝調變波形的頻率雖為 ΙΚΗζ，但是只要是在1Hz至50KHZ的範圍内，都可以得到同 樣的效果。 圖1 0係使用圖1的银刻裝置，施加脈衝波形之電壓的钱 刻處理方法，被蝕刻膜開口率為60 %以上的場合的蝕刻形 狀之例示圖。 在此場合’被鞋刻試料為鋁+銅膜，金屬配線膜開口率 為60%以上’光阻劑的佔有面積在晶圓面内較少，而且金 屬配線的最小緻密圖案部的孔深/孔徑比（蝕刻深度/配 線開口寬度）在0.5〜25.0的範圍内之供製造DRAM4ASIC 等的半導體之晶圓。此外’處理氣體使用C i2氣體： 80sccm，BC13 氣體.20sccm，處理歷力為]_.33Pa 〜13 3Pa (lOmTorr〜lOOmTorr )的範圍内，脈衝調變的條件為頻 率1 Κ Η z，負荷比為5 0 %來進行钮刻。 在此場合，與上述同樣地使負荷比減少的話蝕刻後的光 阻劑膜殘留量增加’提高對光阻劑選擇比。但是，因為光 阻劑的佔有面積很小’所以光阻劑與C 1-等離子的反應性 產物的供給量很少’如圖1 0所示於配線側壁部產生側面蝕 刻、側面侵蝕以及膜層剝離等。
D:\2D-CODE\88-04\88100012. ptd 第 15 頁 五、發明說明（12) 如上所述要解決這些問題而通以更多的BC13氣體的緣 故’使得高光阻劑選擇比以及側壁侵蝕與側壁蝕刻的抑制 成為兩難的選擇。此外金屬配線開口率在6 〇 %以上光阻劑 的佔有面積於晶圓面内比較少的話，RIE-lag量也變大’ 要得到良好的形狀是困難的。 第2實施型態 圖11係顯示根據本發明的第2實施型態之施加脈衝波形 的電壓之蝕刻處理裝置的構成之圖。 於圖11，1係供保持反應處理室内部為真空的反應容 器，藉由真空排氣口 2、顯示反應容器内的壓力的真空壓 力顯示器3、真空壓力設定閥4b而進行反應處理室内的壓 力控制。反應容器1 ’由氣體孔5導入流量控制器4所設定 的處理氣體A之Cl2，B之BC13，以及沈積型氣體之c之 CHF3。 發振器9進行控制脈衝波形之放電週期以及施加電壓。 此外，發振器9，被接續於供給RF電力的高頻電源8，透過 進行電疲阻抗控制的整合器1〇對上下電極7供給RF電力。 上下電極7，係由尚頻電源8來供給電壓，透過被蝕刻試料 6形成電容器。此外，藉由3對螺線線圈（s〇len〇id coil)ll，在產生電漿時，藉由磁場控制電漿密度。 藉由如此的蝕刻裝置，將離子導引至半導體晶圓等被蝕 刻拭料6的表面’使進行化學反應及喷滅來钮刻被 料6 〇
D:\2D-CODE\88-04\88100012, ptd 五、發明說明（13) 的蝕刻處理裝置同樣的構成，而且其沈積型氣體還具有 c、Η、F系，例如添加CHF3氣體或者CF4氣體為其特徵。 根據此實施型態之敍刻處理裂置，可以得到與圖1所示 的蝕刻處理裝置同樣的性能，而且如圖1 1所示，作為處理 氣體C導入含有C、Η、F的沈積型氣體，使得蝕刻特性進而 更為提升。 第3實施型態 圖1 2係使用第2實施型態的餘刻處理裝置，顯示施加脈 衝波形的偏壓，而且使用添加沈積型氣體的蝕刻處理方法 之RI Ε- 1 ag量與光阻劑殘留膜量的蝕刻處理傾向圖。 在此場合，使用第2實施型態的蝕刻處理裝置，作為被 蝕刻試料，使用鋁+銅膜等之被蝕刻膜，金屬配線開口率 在6 0%以上，光阻劑的佔有面積在晶圓面内比較少，而且 金屬配線的最小緻密圖案部的孔深/孔徑比（蝕刻的深度 /配線開口寬度）至少在〇5至25.〇的範圍内之供製造 DRAM或AS 1C等半導體的晶圓。 此^卜，處理氣體使用C丨2氣體的流量為8 〇 sc ，π 氣體 的流量為20sccm，處理壓力為3.192pa (24mT〇rr)來進行 餘刻。此外，脈衝調變的頻率為1KHz，負荷比為5〇%，增 加沈積型氣體之哪3的添加量，使對Cl2的流量比至少㈣ 〜45%。在匕時光阻劑殘膜量與被蝕刻膜内所產生的⑽ 量，顯示圖1 2的傾向。 t圖12所! ’光阻劑殘膜量雖然上升，但是RIE-Ug量 顯者減少° 是因為脈衝調變的電力開（〇N)時沈積型氣體
五、發明說明（14) 之CHF；}與C Γ等離子所產生的反應性產物，在疏鬆圖案部過 剩反應而減低了在疏密圖案之間所產生的姓刻速度差的緣 故。 •圖1 2所示的R I E- 1 ag量，係從疏鬆圖案部的蝕刻量減去 敏密圖案部的蝕刻量之後的值。（RIE_lag量在〇埃（八）時 在疏鬆與緻密圓案之間的蝕刻速度視為沒有差別）。 又，本實施型態雖係磁控管RIE方式，但是並不以此為 限’當然也可以應用於其他方式的使用高頻的蝕刻處理裝 置以及蝕刻處理方式。 此外’在本實施型態使用的脈衝調變波形的頻率為 ΙΚΗζ ’但是只要在1HZ至5〇KHz為止的範圍内都可以得到同 樣的效果。 此外’關於負荷比只要在至少20%至75%的範圍內的話都 可以得到同樣的效果。 此外’在本實施型態處理壓力為3. 192Pa(24mTorr )， 但是至少造0.665Pa〜13.3Pa(5tnTorr〜1 OOmTor r )的範圍 内，藉由沈積型氣體之CHF3的添加也可以得到同樣的效 果。 圖1 3，係顯示使用圖1 1的蝕刻裝置，施加脈衝波形的電 壓’而且使用添加沈積型氣體的蝕刻處理方法，被蝕刻膜 開口率為60%以上的場合的钱刻狀態圖。 、 在此場合，使用圖11所示的蝕刻裝置，施加根據本發明 的脈衝波形電壓’而且導入如ciz、BCI3以及chf3氣體作為 處理氣體。此外，所使用的係被蝕刻試料之鋁+銅膜等
D:\2D-CODE\88-04\88100012. ptd 第.18 頁 五、發明說明（15) 金屬配線開口率在6 0 %以上，在晶圓面内光阻劑層的佔有 面積較少，且金屬配線的最小緻密圖案部的孔深/孔徑比 (蝕刻的深度/配線開口寬度）至少在0 · 5至2 5 · 0的範圍 内之供製造Μ AM或ASIC等半導體的晶圓。此外，處理氣體 使用Cl2氣體的流量為80sccra，BC13氣體的流量為20sccra， 處理壓力至少1, 33Pa〜1 3. 3Pa( 1 OmTorr〜1 OOmTorr )的範 圍内，脈衝調變的條件為頻率至少為1Hz至50KHz的範圍， 負荷比至少由20%至75%來進行蝕刻= 於圖1 3，3 7係光阻劑及配線所產生的反應性產物以及含 有C、Η、F的沈積型氣體所導致的反應性產物所形成的側 壁保護膜。此外，藉由添加沈積型氣體之CHF3使對C 12的流 量比達到1%〜45%的範圍内，使得BC13之對於光阻劑的錢 鍍所導致的CHC1、CC1系的反應性產量獲得(:卜等離子與 CHF3之反應性產物的協助，而且如圖1 2所示減低rI- 1 ag 量，而且得到高光阻劑選擇比的姓刻，而且藉由添加作為 BC I3的助劑之最佳流量的CHF；j ’使得可以抑制過剩的反應 性產物，得到沒有異物/殘渣而且沒有RIG-lag之良好^ 垂直形狀。 又’於顯示在第2實施型悲的圖11之飯刻處理裝^置以及 银刻處理方法，對於被钱刻試料之銘+鋼膜莫沾起 配線 開口率在60%以下’在晶圓面内光阻劑層的佔古品社4 3 ®積較 多，且金屬配線的最小緻密圖案部的孔深/ ?丨似α , - 扎偟比（蝕刻 的溧度/配線開口寬度）至少在0. 5至2 5. 〇的益阁& υ Ν祀固内之m 製造DR AM或ASIC等半導體的晶圓，當然也可以β , 4 Μ仟到與上述
五、發明說明（16) 同樣的效果。 此外’在本實施型態中雖然蝕刻處理氣體的流量之最佳 流量為Cl2 :80sccm，BC13氣體的流量為20sccm，但是即使 增加以及減少流量比以及總流量當然也可以得到上述的效 果。 此外在第1實施型態所示的圖6、圖7、圖8的特性，於添 加沈積型氣體的第3實施型態也可以得到同樣的效果，所 以省略其說明。 此處，含有C ' Η、F系的沈積型氣體，係於C、Η、F之中 至少含有2種的化合物，與光阻劑反應產生反應產物，而 附著於蝕刻圖案的侧壁者.以CHf3氣體或CF4氣體為其代表 例。 發明之效果 如以上所說明的，根據本發明的蝕刻處理裝置以及蝕刻 處理方法’將高頻施加電壓予以脈衝波形調變以指定的條 件進行敍刻，主要的蝕刻處理氣體使用C12、BC13氣體，作 為形成側壁保護膜的助劑使用沈積型氣體例如CHf3的緣 故，可以進行對光阻劑具有高選擇比的蝕刻。 此外’可以不受到反應性產物的堆積所導致的異物影響 而進行敍刻。 進而，可以沒有R I E- 1 ag (被蝕刻膜中的疏密圖案間所產 生的银刻速度差）’而得到良好的垂直触刻形狀。 此外，可得適用如此的蝕刻處理方法的半導體裝置的製 造方法’以及根據此製造方法的半導體裝置。
D:\2D-CODE\88-04\88100012. ptd 第20頁 五、發明說明（17) 、興面之簡單說明 ..... i 1係顯示根據本發明的第丨實施 波形偏壓的蝕刻處理裝置的全體構成^。 於施加脈衝 圖2係顯示根據本發明的第1實施 壓時的自我偏壓電壓波形之圖。 〜、 脈衝波形偏 圖3係顯示根據本發明的P實施型態之施力 壓時的輸入電壓波形的概要之圖。 衝波I偏 圖4係顯示根據本發明的第丨實施型態之施加脈 壓時的其他的輸入電壓波形的概要之圖。 / y 圖5係顯示根據本發明的⑺實施型態：施 壓時的輸入電壓波形（0N/0FF時間）的概要之圊。 圖6係顯示根據本發明的以實施型態之施加脈衝波形偏 壓時的負荷比調變所導致的蝕刻處理傾向圖。 圖7係顯示根據太發明的筮1Λ，丨& , 既、士 Α扪第1貫施型態之施加脈衝波形偏 壓時的頻率調變所導致的蝕刻處理傾向圖β 圖8係顯示根據本發明的第丨實施型態之僅施加脈衝波形 偏壓時的RIE-lag量與光阻劑殘膜量的傾向圖。 .圖9係顯示根據本發明的第i實施型態之施加脈衝波形偏 壓時的被蝕刻膜開口率在6 〇 %以下的場合的蝕刻形狀圖。 圖10係顯示根據本發明的第1實施型態之施加脈衝波形 偏壓時的被餘刻暝開口率在6〇%以上的場合的蝕刻形狀 圖。 圖11係根據本發明的第2實施型態之施加脈衝波形偏 壓’且使用沈積型氣體添加的蝕刻處理裝置的全體構成
D:\2D-CODE\88-04\88100012. ptd 第21頁
，圖1 2係根據本發明的第3實施型態： 壓，且使用沈積型氣體添加的蝕刻處 與光阻劑殘膜量的蝕刻處理傾向 態之施如 、他加脈衝波形偏 理方法之R I E -〗a g量 、圖13係根據本發明的第3實施型態之施加脈衝波形偏 壓’且使用沈積型氣體添加的蝕刻處理方法之被蝕刻膜開 口率在6 0 %以上的場合的蝕刻形狀圖。 圖1 4係顯示從前的使用施加RF偏壓的蝕刻裝置的構成之 圖。 圖1 5係顯示從前的使用施加R F偏壓的場合的自我偏歷電 壓波形之圖。 元件編號說明 1 反應容器（處理容器） 2 真空排氣口 3 真空壓力顯示器 4a 流量控制器 4b 真空壓力設定閥 5 氣體孔 6 被餘刻試料 7 上下電極（1對電極） 8 高頻電源 9 發振器 10 整合器 11 3對螺線線圈
修正頁 二 2 修正 案號 88100012 五、發明說明（19) 21 放電開（ON )狀態 22 放電關（OFF )狀態 31 光阻劑膜 32 反射防止膜（ARC ) 33 產呂+銅的合金配線 34 鈦十鈦合金 35 TE0S絕緣膜 36 側壁保護膜 37 側壁保護膜
88100012.ptc 第23頁 修正買 2001.02. 08. 023

Claims (1)

  1. MM. 8810C012 六、申請專利M 側 銜1方：JL刻處理裝置，其特徵為具ff:處理容器，及相 !對電極二置於此處理用容11的内部保持被㈣材料的 體Λ蝕Λ 述處理容器導入在包含氣氣與氯化蝴氣 體的主韻刻處理氣體内添加包含了碳 氣體之蝕刻處理氣體的導氟系的沈檟1 #&丨$ 的導裝置，及從上述處理容器排出 ^的排氣裝置，及對上述1對電極施加脈衝波 / *驶罢阿頻電壓使電漿產生於上述1對電極之間的電壓 & &藉由上述電漿蝕刻上述被蝕刻試料。 2.如％專利範圍第1項之蝕刻處理裝置，其中上述電 Ξ f i ’係把對上述1對電極施加高頻電壓的脈衝調 變頻率設^為1Hz〜50KHz的範圍内。 雷3厭i Γ:專利範圍第1或2項之蚀刻處理裝置，其中上述 瓶+厭ώ! A置’係把對上述1對電極脈衝調變而施加的高 荷比設定為20%，嶋圍内。 ® 4 =專利範圍第1或2項之蝕刻處理裝置，其中上述 頻雷壓σ於4 ’係把1對上述1對電極脈衝調變而施加的高 放電時設定為電時設定為0μ上的第1指定電壓’於 5 錄#'"、較上述第1指定電壓更高的第2指定電壓。 5 · —種蝕刻處理 其特徵為對處理六，係被蚀刻試料的姓刻處理方法’ 刻處理氣體内天rf導入在包含氣氣與氣化蝴氣體的主姓 刻處理氣體，；含了碳、氫、氟系的沈積型氣體之蝕 置的被.虫刻試料的/上對方向於上述處理容器的内部而配 壓，使在卜、+M ,91對電極施加脈衝波形調變的高頻電 對電極之間產生電漿，將上述被蝕刻試料
    88100012.ptc 第25頁 2001. 02. 08. 025
    六、申請專利範圍 予以姓刻 修正 其中作為上 6 ·如申請專利範圍第5項之蝕刻處理方法 述沈積型氣體，係添mCHF3氣體或氣體< 其中上述沈 7. 如申請專利範圍第5項之蝕刻處理方法 積型氣體的添加量’係對於上述氣氣的流量比在1 %〜4 5 % 的範圍以内。 8. 如申請專利範圍第5或6項之蝕刻處理方法，其中進行 上述触刻的處理壓力係〇. 665pa 〜13. SPaCSmTofr〜 1 OOmTorr )的範圍内。 9. 如申請專利範圍第5或6項之蝕刻處理方法，其中於上 述脈衝波形調變’施加於上述丨對電極的高頻電壓是在調 變頻率1Hz〜50KHz的範圍内開關的。 1 0 ·如申請專利範圍第5或6項之蝕刻處理方法，其中於 上述脈衝波形調變，施加於上述丨對電極的高頻電壓是在 負荷比2 0 %〜7 5 %的範圍内開關的。 11.如申請專利範圍第5或6項之蝕刻處理方法，其中於 七述脈衝波形調變，施加於上述】對電極的高頻電歷，在 =止放電時設定為上的以指定電壓’在放電時設定 為較第1指定電壓更高的第2指定電壓。 之1 作2·業一種半導體散置之製造方法’其特徵為包含有以下 J面對著處理，之内部而配置之一對電極 包含被蝕刻層之半導體基板； 亍符違 〜土餓到處理氣體内添加
    88100012.ptc 第26頁 2001.02. 08. 〇26 將在含有氯氣和氣化硼氣體之主蝕|
    88100012 六、申請專利範圍 含有碳、氫、氟系之沉積型氣體之蝕刻處理氣體，導入至 上述處理容器内； 施加脈衝波形調變之高頻電壓至上述一對電極； 在上述一對電極間產生電漿；以及 對於上述半導體基板之被蝕刻層進行蝕刻處理。
    88100012.ptc 第 27 頁 2001.02.08.027
TW088100012A 1998-05-06 1999-01-04 Etching apparatus, etching method and manufacturing method of a semiconductor device TW439142B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12302898 1998-05-06

Publications (1)

Publication Number Publication Date
TW439142B true TW439142B (en) 2001-06-07

Family

ID=14850440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088100012A TW439142B (en) 1998-05-06 1999-01-04 Etching apparatus, etching method and manufacturing method of a semiconductor device

Country Status (3)

Country Link
US (1) US6218196B1 (zh)
KR (1) KR100327783B1 (zh)
TW (1) TW439142B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452624B (zh) * 2007-02-22 2014-09-11 Applied Materials Inc 具有脈衝反應氣體補充以用於蝕刻半導體結構之脈衝電漿系統
TWI501289B (zh) * 2013-04-09 2015-09-21 Hitachi High Tech Corp A plasma processing method and a plasma processing apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533105B2 (ja) * 1999-04-07 2004-05-31 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法と製造装置
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4334723B2 (ja) * 2000-03-21 2009-09-30 新明和工業株式会社 イオンプレーティング成膜装置、及びイオンプレーティング成膜方法。
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6544895B1 (en) * 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
US6485572B1 (en) * 2000-08-28 2002-11-26 Micron Technology, Inc. Use of pulsed grounding source in a plasma reactor
US6770166B1 (en) * 2001-06-29 2004-08-03 Lam Research Corp. Apparatus and method for radio frequency de-coupling and bias voltage control in a plasma reactor
DE10309711A1 (de) * 2001-09-14 2004-09-16 Robert Bosch Gmbh Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma
US6645851B1 (en) 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
US7570028B2 (en) * 2007-04-26 2009-08-04 Advanced Energy Industries, Inc. Method and apparatus for modifying interactions between an electrical generator and a nonlinear load
US8716984B2 (en) 2009-06-29 2014-05-06 Advanced Energy Industries, Inc. Method and apparatus for modifying the sensitivity of an electrical generator to a nonlinear load
US20120302070A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Method and system for performing pulse-etching in a semiconductor device
KR101772309B1 (ko) * 2013-06-04 2017-08-28 도쿄엘렉트론가부시키가이샤 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화
US9978606B2 (en) * 2015-10-02 2018-05-22 Applied Materials, Inc. Methods for atomic level resolution and plasma processing control
KR102496037B1 (ko) 2016-01-20 2023-02-06 삼성전자주식회사 플라즈마 식각 방법 및 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4324611A (en) * 1980-06-26 1982-04-13 Branson International Plasma Corporation Process and gas mixture for etching silicon dioxide and silicon nitride
US4380488A (en) * 1980-10-14 1983-04-19 Branson International Plasma Corporation Process and gas mixture for etching aluminum
JPH03273626A (ja) 1990-03-23 1991-12-04 Matsushita Electron Corp アルミニウム合金膜のエッチング装置
JP2941572B2 (ja) 1992-08-11 1999-08-25 三菱電機株式会社 プラズマエッチング装置及び半導体装置の製造方法
JPH06342769A (ja) 1992-08-21 1994-12-13 Nissin Electric Co Ltd エッチング方法及び装置
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JPH06216089A (ja) 1993-01-13 1994-08-05 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP3093572B2 (ja) 1994-07-07 2000-10-03 株式会社半導体エネルギー研究所 ドライエッチング方法
JPH08241885A (ja) 1995-03-06 1996-09-17 Hitachi Ltd 表面処理方法および表面処理装置
US5614060A (en) 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
JP2996159B2 (ja) * 1995-10-26 1999-12-27 ヤマハ株式会社 ドライエッチング方法
US5891348A (en) * 1996-01-26 1999-04-06 Applied Materials, Inc. Process gas focusing apparatus and method
JPH09260391A (ja) 1996-03-26 1997-10-03 Yamaha Corp 半導体装置の製造方法
JP3371055B2 (ja) 1996-03-27 2003-01-27 松下電器産業株式会社 ドライエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452624B (zh) * 2007-02-22 2014-09-11 Applied Materials Inc 具有脈衝反應氣體補充以用於蝕刻半導體結構之脈衝電漿系統
TWI501289B (zh) * 2013-04-09 2015-09-21 Hitachi High Tech Corp A plasma processing method and a plasma processing apparatus

Also Published As

Publication number Publication date
US6218196B1 (en) 2001-04-17
KR100327783B1 (ko) 2002-03-14
KR19990087841A (ko) 1999-12-27

Similar Documents

Publication Publication Date Title
TW439142B (en) Etching apparatus, etching method and manufacturing method of a semiconductor device
TWI665726B (zh) 電漿蝕刻方法及電漿蝕刻裝置
TWI716378B (zh) 蝕刻方法
TWI766866B (zh) 蝕刻方法
TWI722187B (zh) 蝕刻方法
TW201727737A (zh) 使用對於電漿功率位準起反應之雙模態處理氣體組成物的電漿蝕刻方法與系統
CN105210178A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
TWI713109B (zh) 蝕刻方法（一）
US11456180B2 (en) Etching method
TW201705273A (zh) 蝕刻有機膜之方法
TW201635371A (zh) 蝕刻方法（三）
EP0596593B1 (en) Plasma etch process
US10193066B2 (en) Apparatus and techniques for anisotropic substrate etching
KR20190051817A (ko) 플라즈마 에칭 방법
JP2004111779A (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
JP2023063526A (ja) エッチング方法及びプラズマ処理装置
US20220044938A1 (en) Silicon dry etching method
Tokashiki et al. Synchronous pulse plasma operation upon source and bias radio frequencys for inductively coupled plasma for highly reliable gate etching technology
KR20240004206A (ko) 기판 처리 방법 및 기판 처리 장치
WO2022244638A1 (ja) プラズマ処理装置及びｒｆシステム
JPH04137532A (ja) 表面処理方法及びその装置
JP2000031128A (ja) エッチング処理装置及びエッチング処理方法、並びに半導体装置の製造方法及び半導体装置
TW201248730A (en) Method and system for performing pulse-etching in a semiconductor device
WO2024048543A1 (ja) プラズマ処理方法及びプラズマ処理装置
US20240332031A1 (en) Method for etching high aspect ratio structures

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees